KR100639464B1 - 반도체 장치 및 그 제조 방법 - Google Patents
반도체 장치 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100639464B1 KR100639464B1 KR1020050086098A KR20050086098A KR100639464B1 KR 100639464 B1 KR100639464 B1 KR 100639464B1 KR 1020050086098 A KR1020050086098 A KR 1020050086098A KR 20050086098 A KR20050086098 A KR 20050086098A KR 100639464 B1 KR100639464 B1 KR 100639464B1
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- gate
- drain
- source
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 125000006850 spacer group Chemical group 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims abstract description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 6
- 239000010703 silicon Substances 0.000 claims abstract description 6
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910021334 nickel silicide Inorganic materials 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 238000005498 polishing Methods 0.000 claims description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 12
- 229910017052 cobalt Inorganic materials 0.000 claims description 10
- 239000010941 cobalt Substances 0.000 claims description 10
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 10
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 238000001039 wet etching Methods 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 5
- 150000002500 ions Chemical class 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 238000007517 polishing process Methods 0.000 abstract 1
- 238000010438 heat treatment Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910019001 CoSi Inorganic materials 0.000 description 2
- KMTYGNUPYSXKGJ-UHFFFAOYSA-N [Si+4].[Si+4].[Ni++] Chemical compound [Si+4].[Si+4].[Ni++] KMTYGNUPYSXKGJ-UHFFFAOYSA-N 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 150000002978 peroxides Chemical class 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- 238000005200 wet scrubbing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28097—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a metallic silicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7834—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a non-planar structure, e.g. the gate or the source or the drain being non-planar
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Abstract
본 발명에 따른 반도체 장치는 기판, 기판 위에 형성되어 있으며 실리사이드로 이루어지는 게이트, 게이트의 측벽에 형성되어 있는 스페이서, 그리고 기판 위에 형성되어 있는 소스 및 드레인을 포함하고, 게이트는 상기 스페이서보다 돌출되어 있다.
실리사이드, 게이트, CMP
Description
도 1은 본 발명의 실시예에 따른 반도체 소자의 단면도이다.
도 2 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 공정 순서대로 도시한 단면도이다.
본 발명은 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 소자를 구성하는 트랜지스터의 성능은 트랜지스터의 속도, 구동 전류(drive current) 및 누설 전류(leakage current)와 밀접한 관계가 있다. 따라서 트랜지스터의 속도는 빠르고 누설 전류는 작게 하기 위해서 트랜지스터의 소스 및 드레인의 저항, 트랜지스터의 게이트의 저항 및 접촉구 부분의 저항값이 작아야 한다.
이 부분의 저항을 작게 하기 위해서 드레인과 소스의 계면 및 게이트의 계면에 실리사이드(silicide)를 형성한다. 실리사이드는 주로 티타늄 실리사이드 (TiSi2), 납 실리사이드(PbSi2), 코발트 실리사이드(CoSi2), 니켈 실리사이드(NiSi2)와 같은 금속과 실리콘의 화합물로 이루어진다.
이러한 실리사이드를 포함하는 반도체 소자는 기판 위에 게이트를 형성한 후, 게이트를 덮는 희생막을 형성하고, 화학적 기계적 연마로 연마하여 희생막을 제거하여 게이트 상부를 노출한다. 그리고 게이트 상부에 금속막을 형성한 후 열처리하여 실리사이드화 한다.
그러나 화학적 기계적 연마로 인해서 게이트 상부 표면에 긁힘(scrach)과 찌꺼기(residue) 등이 발생하고, 연마시에 폴리층과 게이트 산화막 층 사이의 스트레스 증가로 인해서 계면 특성과 같은 반도체 소자의 특성이 저하되는 문제점이 있다.
따라서 상기한 문제점을 해결하기 위한 본 발명의 목적은 실리사이드를 형성할 때 게이트 표면의 긁힘 및 찌꺼기 등을 최소화하고, 연마시 스트레스를 감소시켜 안정적으로 실리사이드를 형성함으로써 반도체 소자의 전기적 특성이 감소하지 않는 반도체 장치 및 그의 제조 방법을 제공하는 것이다.
상기한 기술적 과제를 달성하기 위한 본 발명에 따른 반도체 장치는 기판, 기판 위에 형성되어 있으며 실리사이드로 이루어지는 게이트, 게이트의 측벽에 형성되어 있는 스페이서, 그리고 기판 위에 형성되어 있는 소스 및 드레인을 포함하 고, 게이트는 스페이서보다 돌출되어 있다.
소스 및 드레인의 상부에 형성되어 있는 실리사이드를 더 포함할 수 있다.
소스 및 드레인은 엑피택셜로 형성한 규소층일 수 있다.
실리사이드는 니켈 실리사이드일 수 있다.
소스 및 드레인 상부의 실리사이드는 코발트 실리사이드일 수 있다.
게이트는 스페이서보다 350~1,350Å의 범위로 돌출되어 있을 수 있다.
상기한 다른 과제를 달성하기 위한 본 발명에 따른 반도체 장치의 제조 방법은 기판 위에 게이트 산화막, 다결정 규소층 및 하드 마스크를 적층하는 단계, 다결정 규소층의 측벽에 스페이서를 형성하는 단계, 기판 위에 엑피택셜 방법으로 소스 및 드레인을 형성하는 단계, 소스 및 드레인에 도전형 불순물 이온을 고농도로 주입하는 단계, 소스 및 드레인 상부에 실리사이드를 형성하는 단계, 기판 위에 희생막을 형성하는 단계, 희생막 및 하드 마스크를 화학적 기계적 연마로 연마하여 하드 마스크를 일정 두께로 남기는 단계, 남겨진 하드 마스크를 습식 식각으로 제거하여 다결정 규소층의 상부를 노출하는 단계, 노출된 다결정 규소층 상부에 금속층을 형성한 후 실리사이드화 하는 단계를 포함한다.
연마시에 하드 마스크는 50Å이하의 두께로 남길 수 있다.
실리사이드를 형성하는 단계는 니켈 또는 코발트를 증착하여 금속층을 형성하는 단계, 금속층을 실리사이드화 하는 단계를 포함할 수 있다.
희생막은 산화막 및 질화막으로 형성할 수 있다.
첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기 술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이제 본 발명의 실시예를 참조한 도면과 함께 상세히 설명한다.
도 1은 본 발명에 따른 반도체 소자의 단면도이다.
도 1에 도시한 바와 같이, 반도체 기판(10)에는 활성 영역을 정의하는 소자 격리 영역(12)이 형성되어 있다. 그리고 활성 영역의 일부 위에는 게이트 산화막(14)이 형성되어 있고, 게이트 산화막(14) 위에는 게이트(16)가 형성되어 있다. 게이트(16)는 니켈 실리사이드(NiSi2), 코발드 실리사이드(CoSi2)로 이루어진다.
게이트(16)의 측벽에는 완충층(20a)과 스페이서(20b)가 형성되어 있다. 완충층(20a)은 산화 물질로 이루어지고, 스페이서(20b)는 질화 물질로 이루어진다. 그리고 완충층(20a)은 게이트(16)와 스페이서(20b) 사이의 스트레스를 감소시킨다.
게이트(16) 및 스페이서(20b) 양쪽의 반도체 기판(10) 위에는 n 형 또는 p형 불순물이 고농도로 도핑되어 있는 소스와 드레인(22)이 형성되어 있다.
소스 및 드레인(22)의 상부에는 실리 사이드(24)가 각각 형성되어 있다. 실리 사이드(24)는 니켈 실리사이드, 코발드 실리사이드로 이루어지는 것이 바람직하다.
이상 설명한 반도체 장치의 제조 방법을 첨부한 도면을 참조하여 상세히 설명한다.
도 2 내지 도 7은 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 그 공정 순서대로 도시한 도면이다.
우선, 도 2에 도시한 바와 같이, 반도체 기판(10) 위에 LOCOS(local oxidation of silicon, 도시하지 않음) 또는 STI(shallow trench insulation) 방식으로 형성한 절연 물질로 이루어진 소자 분리 영역(12)을 형성한다. LOCOS 방식은 기판의 소정 영역에 부분적으로 산화막을 성장시켜 소자 분리 영역을 형성하는 방식이고, STI 방식은 기판의 소정 영역에 트랜치를 형성한 후 절연 물질을 트랜치에 채워 소자 분리 영역을 형성하는 방식이다.
도 3에 도시한 바와 같이, 기판(10)을 산화하여 기판(10) 위에 산화막을 형성한다. 다음 산화막 위에 화학적 기상 증착 등의 방법으로 다결정 규소막 및 산화막을 적층한다. 다결정 규소층은 1,000~2,000Å의 두께로 형성한다.
이후 선택적 식각 공정으로 산화막, 다결정 규소막 및 산화막을 차례로 패터닝하여 하드 마스크(hard mask)(18), 다결정 규소 패턴(16) 및 게이트 산화막(14)을 형성한다. 하드 마스크(18)는 좀 더 정밀한 배선을 형성하기 위한 것으로 선택 적 식각 공정시 사용하는 감광막의 특성에 따라 생략할 수 있다.
도 4에 도시한 바와 같이, 기판(10) 전면에 산화막 및 질화막을 형성한 후 에치백(etch back)하여 다결정 규소 패턴(16)의 측벽에 스페이서(20b)와 완충층(20a)을 형성한다. 도시하지 않았으나 스페이서 형성 전에 할로이온(haLo), 저농도 도핑 영역 형성용 이온 등을 주입할 수 있다.
도 5에 도시한 바와 같이, 선택적 에피텍셜(epitaxial) 방법으로 노출된 기판(10) 위에 규소층을 형성한다. 이후 규소층에 도전형 불순물 이온을 고농도로 도핑한 후 열처리하여 소스 및 드레인(22)을 형성한다.
이때 주입되는 이온은 n형 또는 p형 불순물로 예를 들면 비소(As), 인(P), 붕소(B) 등을 주입한다.
도 6에 도시한 바와 같이, 기판(10) 위에 자연 산화막을 희석된 HF를 사용하여 제거한다. 그리고 기판(10) 위에 코발트(Co)를 증착한 후 제1 차 열처리하여 소스 및 드레인(22) 위에 실리사이드(24)를 형성한다.
실리사이드(24)는 20Å이하의 두께로 형성하고, 제1 차 열처리는 질소 분위기의 챔버에서 400~600℃의 온도로 2분 이내로 하는 것이 바람직하다.
이후 실리사이드화 되지 않은 코발트는 SPM(sulfuric peroxide mixture) 또는 SC1(standard clean 1)을 혼합하여 습식 세정으로 제거한다. SC1은 NH4OH 또는 TMH, H2O2, H2O의 혼합액이다. 이때 세정은 5~25분 정도로 진행한다. 실리사이드를 안정화시키기 위해서 720~920℃의 온도 범위의 질소 분위기에서 2분 이내로 2차 열처리를 진행하는 것이 바람직하다.
도 7에 도시한 바와 같이, 다결정 규소 패턴(16)을 덮도록 제1 및 제2 희생막을 형성한다. 제1 및 제2 희생막은 각각 산화 물질 및 질화 물질로 형성할 수 있다.
화학적 기계적 연마로 제2 희생막(28), 제1 희생막(26) 및 하드 마스크(18)를 연마하여 하드 마스크(18)를 50Å이하의 두께로 남긴다.
습식 식각으로 하드 마스크(18)를 제거하여 다결정 규소 패턴(16)을 노출한다. 이때, 습식 식각은 희석된 HF, H3PO4, SC1 또는 SPM 등을 사용할 수 있다. 여기서 HF는 100:1~200:1(H2O:HF)로 희석하여 사용하고, H3PO4는 80~90%의 농도인 것을 사용한다. SPM은 H2SO4:H2O2 을 1:1~6:1의 비율로 혼합된 것이다.
이처럼 연마가 아닌 습식 식각으로 다결정 규소 패턴(16) 상부 표면을 노출하기 때문에 다결정 규소 패턴(16)의 표면 손상이 줄어든다.
도 1에 도시한 바와 같이, 기판(10) 전면에 니켈을 증착하여 니켈 금속막을 형성하고 제1 차 열처리하여 실리사이드로 이루어지는 게이트(30)를 형성한다.
열처리시에 니켈 금속막은 2~3배 정도로 부피가 팽창하기 때문에 다결정 규소층이 충분히 실리사이드화 될 수 있는 두께로 형성한다. 예를 들어, 다결정 규소층이 1,500Å의 두께로 형성되었다면, 니켈 금속막은 600~800Å의 두께로 형성하는 것이 바람직하다. 이때, 게이트(30)는 스페이서(20a) 보다 돌출될 수 있으며, 게이트(30)의 돌출된 두께는 350~1,350Å 정도이다.
이후 실리사이드화 되지 않은 니켈 금속막을 제거한 후 게이트(30)를 이루는 실리사이드를 안정화시키기 위해서 열처리를 한다. 니켈 실리사이드를 형성하는 방법은 도 6의 코발드 실리사이드를 형성하는 방법과 동일하다.
게이트(30)를 형성하는 공정 전에 다결정 규소 패턴(16) 표면에 자연 산화막이 형성될 수 있으나 남겨진 하드 마스크(18)를 제거하기 위한 습식 식각시에 제거될 수 있으므로 별도의 세정을 생략할 수 있다.
이상 기술된 바와 같이 게이트 상부에 하드 마스크를 일부 남긴 후 습식 식각하면 연마로 인한 게이트 표면 손상을 감소시킬 수 있다. 그리고 연마 시간을 단축하여 게이트와 게이트 산화막 사이의 스트레스를 감소시킬 수 있어 계면 특성이 저하되는 것을 방지할 수 있다.
따라서 전기적 특성이 저하되지 않는 고품질의 반도체 장치를 제공할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
Claims (10)
- 기판,상기 기판 위에 형성되어 있으며 실리사이드로 이루어지는 게이트,상기 게이트의 측벽에 형성되어 있는 스페이서, 그리고상기 기판 위에 형성되어 있는 소스 및 드레인을 포함하고,상기 게이트는 상기 스페이서보다 돌출되어 있는 반도체 장치.
- 제1항에서,상기 소스 및 드레인의 상부에 형성되어 있는 실리사이드를 더 포함하는 반도체 장치.
- 제1항에서,상기 소스 및 드레인은 엑피택셜로 형성한 규소층인 반도체 장치.
- 제1항에서,상기 실리사이드는 니켈 실리사이드인 반도체 장치.
- 제2항에서,상기 소스 및 드레인 상부의 실리사이드는 코발트 실리사이드인 반도체 장치.
- 제1항에서,상기 게이트는 상기 스페이서보다 350~1,350Å의 범위로 돌출되어 있는 반도체 장치.
- 기판 위에 게이트 산화막, 다결정 규소층 및 하드 마스크를 적층하는 단계,상기 다결정 규소층의 측벽에 스페이서를 형성하는 단계,상기 기판 위에 엑피택셜 방법으로 소스 및 드레인을 형성하는 단계,상기 소스 및 드레인에 도전형 불순물 이온을 고농도로 주입하는 단계,상기 소스 및 드레인 상부에 실리사이드를 형성하는 단계,상기 기판 위에 희생막을 형성하는 단계,상기 희생막 및 상기 하드 마스크를 화학적 기계적 연마로 연마하여 상기 하드 마스크를 일정 두께로 남기는 단계,남겨진 상기 하드 마스크를 습식 식각으로 제거하여 상기 다결정 규소층의 상부를 노출하는 단계,노출된 상기 다결정 규소층 상부에 금속층을 형성한 후 실리사이드화 하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제7항에서,상기 연마시에 상기 하드 마스크는 50Å이하의 두께로 남기는 반도체 장치의 제조 방법.
- 제7항에서,상기 실리사이드를 형성하는 단계는 니켈 또는 코발트를 증착하여 금속층을 형성하는 단계,상기 금속층을 실리사이드화 하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제7항에서,상기 희생막은 산화막 및 질화막으로 형성하는 반도체 장치의 제조 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050086098A KR100639464B1 (ko) | 2005-09-15 | 2005-09-15 | 반도체 장치 및 그 제조 방법 |
| US11/521,306 US20070057330A1 (en) | 2005-09-15 | 2006-09-15 | Semiconductor device and method of fabricating semiconductor device |
| CNB2006101541683A CN100511708C (zh) | 2005-09-15 | 2006-09-15 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050086098A KR100639464B1 (ko) | 2005-09-15 | 2005-09-15 | 반도체 장치 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100639464B1 true KR100639464B1 (ko) | 2006-10-27 |
Family
ID=37621117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050086098A KR100639464B1 (ko) | 2005-09-15 | 2005-09-15 | 반도체 장치 및 그 제조 방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20070057330A1 (ko) |
| KR (1) | KR100639464B1 (ko) |
| CN (1) | CN100511708C (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7732878B2 (en) * | 2006-10-18 | 2010-06-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | MOS devices with continuous contact etch stop layer |
| CN103594364B (zh) * | 2012-08-14 | 2016-06-08 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4008860B2 (ja) * | 2003-07-11 | 2007-11-14 | 株式会社東芝 | 半導体装置の製造方法 |
| US7067379B2 (en) * | 2004-01-08 | 2006-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Silicide gate transistors and method of manufacture |
| TWI252539B (en) * | 2004-03-12 | 2006-04-01 | Toshiba Corp | Semiconductor device and manufacturing method therefor |
| US7176537B2 (en) * | 2005-05-23 | 2007-02-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | High performance CMOS with metal-gate and Schottky source/drain |
-
2005
- 2005-09-15 KR KR1020050086098A patent/KR100639464B1/ko not_active IP Right Cessation
-
2006
- 2006-09-15 US US11/521,306 patent/US20070057330A1/en not_active Abandoned
- 2006-09-15 CN CNB2006101541683A patent/CN100511708C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100511708C (zh) | 2009-07-08 |
| CN1933181A (zh) | 2007-03-21 |
| US20070057330A1 (en) | 2007-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7592262B2 (en) | Method for manufacturing MOS transistors utilizing a hybrid hard mask | |
| US8502316B2 (en) | Self-aligned two-step STI formation through dummy poly removal | |
| CN102468235B (zh) | 鳍片场效应晶体管(finfet)器件及其制造方法 | |
| JP4262433B2 (ja) | 半導体装置の製造方法 | |
| US9647087B2 (en) | Doped protection layer for contact formation | |
| KR101258642B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20140020707A (ko) | 반도체 소자의 접점 구조물 | |
| JP2000114262A (ja) | 半導体装置及びその製造方法 | |
| US20050095795A1 (en) | MOS transistors having recesses with elevated source/drain regions and methods of fabricating such transistors | |
| US20090032881A1 (en) | Semiconductor devices and methods of fabricating the same in which a mobility change of the major carrier is induced through stress applied to the channel | |
| KR20080066156A (ko) | 게이트 실리사이드를 갖는 반도체소자의 제조방법 | |
| JPH118387A (ja) | 半導体装置およびその製造方法 | |
| JP3998665B2 (ja) | 半導体装置およびその製造方法 | |
| JP2009522800A (ja) | 半導体装置の製造方法およびこの方法によって得られた半導体装置 | |
| US6284610B1 (en) | Method to reduce compressive stress in the silicon substrate during silicidation | |
| KR100639464B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2009111046A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR100370128B1 (ko) | 반도체 소자의 제조방법 | |
| JP2007158259A (ja) | 半導体装置およびその製造方法 | |
| US20100032813A1 (en) | Ic formed with densified chemical oxide layer | |
| CN103578953A (zh) | 半导体集成电路制造的方法 | |
| KR100625394B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100461156B1 (ko) | 선택적 에피택셜 성장법을 이용한 규소게르마늄바이씨모스 소자 제조 방법 | |
| KR100588780B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100800907B1 (ko) | 실리사이드막을 갖는 모스 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110920 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120926 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |