JP4008860B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4008860B2 JP4008860B2 JP2003273603A JP2003273603A JP4008860B2 JP 4008860 B2 JP4008860 B2 JP 4008860B2 JP 2003273603 A JP2003273603 A JP 2003273603A JP 2003273603 A JP2003273603 A JP 2003273603A JP 4008860 B2 JP4008860 B2 JP 4008860B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- sige
- concentration
- gate electrode
- sige film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 100
- 238000009792 diffusion process Methods 0.000 claims description 39
- 239000000758 substrate Substances 0.000 claims description 36
- 229910021332 silicide Inorganic materials 0.000 claims description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 29
- 229910052751 metal Inorganic materials 0.000 claims description 29
- 239000010410 layer Substances 0.000 claims description 23
- 239000012535 impurity Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 22
- 239000011229 interlayer Substances 0.000 claims description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 4
- 230000007423 decrease Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims 1
- 229910005883 NiSi Inorganic materials 0.000 description 37
- 229910052710 silicon Inorganic materials 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910052581 Si3N4 Inorganic materials 0.000 description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 11
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910018098 Ni-Si Inorganic materials 0.000 description 2
- 229910018529 Ni—Si Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 238000005903 acid hydrolysis reaction Methods 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000007062 hydrolysis Effects 0.000 description 1
- 238000006460 hydrolysis reaction Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000004767 nitrides Chemical group 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
- H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Description
本発明は半導体装置に係り、特にソース、ドレイン拡散層の上部にシリサイド膜を有するＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）素子に関する。
近年、トランジスタの接合リーク不良の問題を低減するために、エレベーティッド・ソース・ドレイン技術が提案されている。
エレベーティッド・ソース・ドレイン構造を有するＭＯＳ型ＦＥＴ素子は、例えば図１に示すような工程にしたがって製造される。
まず、図１（ａ）に示すように、シリコン酸化膜からなる素子分離絶縁膜１２を半導体基板１１に形成し、半導体基板上には、ゲート絶縁膜１３、ゲート電極１４、およびゲート電極キャップシリコン酸化膜１５を積層してゲート構造を形成する。このゲート構造をマスクとして半導体基板１１に不純物を注入することによって、第１拡散領域１６が基板１１に形成される。
図１（ｂ）に示すように、ゲート電極１４の周囲に側壁絶縁膜１７を形成した後、第１拡散領域１６上に、図１（ｃ）に示すように単結晶の半導体膜１８を形成する。この単結晶半導体膜は、シリコンまたはシリコン・ゲルマニウムを用いて、選択エピタキシャルＣＶＤ技術により形成することができる。
次に、図１（ｄ）に示すように、ゲート電極キャップシリコン酸化膜１５を除去した後、不純物を基板に注入する。これによって、半導体基板１１に第２拡散領域１９が形成され、ゲート電極１４および単結晶半導体膜１８にも不純物が導入される。
得られた構造の全面に、シリサイドを形成するための金属膜（図示せず）を堆積し、熱処理を施す。最後に、余剰の金属膜を選択的に除去することによって、図１（ｅ）に示すように、ゲート電極１４表面および単結晶半導体膜１８表面には、シリサイド膜２０が形成される。
図示するように、ソース・ドレイン拡散層の表面は、シリコンの選択エピタキシャル成長技術によって持ち上げられた構造である。これによって、接合リーク電流発生に対するマージンを高めることができる。
しかしながら、Ｓｉ上と絶縁膜上とにおける選択性を維持しつつ、均一にＳｉ膜を形成するためには、Ｓｉの選択エピタキシャル成長プロセスは、８５０℃以上の高温条件下で行なわなければならない。このような高温のプロセスを行なうことによって、拡散層の接合深さを浅く保持しなければならない第１拡散領域１５が深く広がってしまい、素子特性の劣化につながる。
こうした不具合を回避するために、ソース・ドレイン領域の接合位置を、拡散領域の接合位置と同一かそれより浅く形成する技術が提案されている。（例えば、特許文献１参照）。
また、シリサイドゲートにおいては、ＳｉＧｅ膜とＣｏＳｉ2層との間にポリシリコン層を形成することによって、抵抗を低減することが提案されている（例えば、特許文献２参照）。
しかしながら、ＳｉＧｅ膜上にシリサイドを形成しようとした場合には、モフォロジーの劣化を抑えることが困難である。
特開２００２−１２４６６５号公報
特開２０００−１５０６６９号公報
本発明は、接合リーク不良やゲート絶縁膜不良の発生が抑制されるとともに、寄生抵抗の低減された半導体装置を製造する方法を提供することを目的とする。
本発明の一態様にかかる半導体装置の製造方法は、
素子分離絶縁領域が離間して形成された半導体基板の素子領域に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜および前記ゲート電極をマスクとして前記半導体基板に不純物を導入し、不純物拡散領域を形成する工程と、
前記素子分離絶縁領域の上部を除去して、前記不純物拡散領域の側面を露出する工程と、
前記不純物拡散領域の上面からその側面の一部にわたって、前記不純物拡散領域側のＧｅ濃度が表面側よりも１０原子％以上高いＳｉＧｅ膜を形成する工程と、
前記ＳｉＧｅ膜および前記ゲート電極の全面に金属膜を形成する工程と、
前記金属膜が形成された前記半導体基板を熱処理して、前記ＳｉＧｅ膜の下層領域を５ｎｍ以上残しつつ、この上に金属珪化物層を形成する工程と、
前記金属珪化物層が形成された前記半導体基板の全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成し、導電材料で埋め込んで電気的に接続する工程とを具備することを特徴とする。
素子分離絶縁領域が離間して形成された半導体基板の素子領域に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜および前記ゲート電極をマスクとして前記半導体基板に不純物を導入し、不純物拡散領域を形成する工程と、
前記素子分離絶縁領域の上部を除去して、前記不純物拡散領域の側面を露出する工程と、
前記不純物拡散領域の上面からその側面の一部にわたって、前記不純物拡散領域側のＧｅ濃度が表面側よりも１０原子％以上高いＳｉＧｅ膜を形成する工程と、
前記ＳｉＧｅ膜および前記ゲート電極の全面に金属膜を形成する工程と、
前記金属膜が形成された前記半導体基板を熱処理して、前記ＳｉＧｅ膜の下層領域を５ｎｍ以上残しつつ、この上に金属珪化物層を形成する工程と、
前記金属珪化物層が形成された前記半導体基板の全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成し、導電材料で埋め込んで電気的に接続する工程とを具備することを特徴とする。
本発明の一態様によれば、接合リーク不良やゲート絶縁膜不良の発生が抑制されるとともに、寄生抵抗の低減された半導体装置を製造する方法が提供される。
本発明者らは、ＳｉＧｅ膜を選択エピタキシャル成長させることにより、低温でソース・ドレイン拡散層を持ち上げる、いわゆるＳｉＧｅエレベーティッド・ソース・ドレイン技術とサリサイド技術とを組み合わせることに関して鋭意検討を行なった結果、次のような知見を得た。
まず、エレベーティッド・ソース・ドレイン工程を、単純にＳｉエピ成長技術からＳｉＧｅエピ技術に置き換えただけでは、以下に示すような問題が生じることを見出した。
薄膜ＳｉＧｅ膜上にＮｉＳｉ膜を成膜する場合には、図２に示すように、シリコン基板２１上にＳｉＧｅ膜２２およびＮｉ膜２３を順次形成して、熱処理が施される。ＮｉＳｉ膜２４とＳｉＧｅ膜２２との界面は、粒界等の影響のために完全には平坦にすることができず、凹凸が生じる。下方に突出したＮｉＳｉ膜２４の一部でもシリコン基板２１に達すると、図２（ｂ）に示されるようにＮｉＳｉ膜２４の食い込み２５が生じる。これは、Ｎｉ−Ｓｉの結合エネルギーに比べてＮｉ−Ｇｅの結合エネルギーが小さく、反応しにくいためである。
こうした問題は、ＳｉＧｅ／Ｓｉ境界におけるＮｉＳｉ成膜の際に特に顕著となる。図３（ａ）に示すように、一部にＳｉＧｅ膜２２が形成されたシリコン基板２１上にＮｉ膜２３を堆積して、シリサイデーションを行なう場合である。ＳｉＧｅ膜２２とシリコン基板２１との境界領域において、図３（ｂ）に示すように、ＮｉＳｉ膜２４の甚だしい食い込み２５が生じてしまう。
上述したような理由から、ＭＯＳ型ＦＥＴ素子においては、図４に示すようにＮｉＳｉ膜の食い込み２５が生じる。特に、ゲート電極１４や素子分離絶縁領域１２近傍では、ＳｉＧｅ膜の選択エピタキシャル成長時にファセットが生じることから、図３で説明したような状況となりやすい。このようにＮｉＳｉ膜２０のモフォロジーが著しく劣化してしまい、素子の接合リーク特性が悪化してしまうという問題点が発生してしまう。
本願発明者らは、Ｎｉ−Ｇｅの結合エネルギーがＮｉ−Ｓｉの結合エネルギーよりも小さい点に着目し、ＳｉＧｅ膜上にシリサイド膜を形成する際の表面モフォロジーを改善することを可能にした。
図５を参照して、本発明の一実施形態にかかる概念を説明する。
まず、図５（ａ）に示すようにシリコン基板３１上に、Ｇｅ濃度の異なる第１および第２のＳｉＧｅ膜３２および３３を順次形成する。ＳｉＧｅ膜は、エピタキシャル成長膜およびポリＳｉＧｅ膜のいずれとしてもよい。
第１のＳｉＧｅ膜３２は、第２のＳｉＧｅ膜３３に比べて１０原子％以上濃度が高いことが望ましい。濃度差が１０原子％以下である場合には、ＮｉＳｉ膜３３の下面を平坦に保つことは困難となる。一方、Ｇｅ濃度が３０原子％を越えると、半導体装置の製造プロセス中の酸・アルカリ洗浄工程（硫酸加水、塩酸加水、フッ酸、アンモニア加水処理など）において、膜自体がエッチングされやすくなるおそれがある。この第１のＳｉＧｅ膜の膜厚は、５〜２０ｎｍ程度とすることが好ましい。第１のＳｉＧｅ膜３２は、後の工程で形成されるＮｉＳｉの凝集に対するマージンに応じて決定することができる。ＮｉＳｉ膜形成後の熱工程を５００℃以下に抑える場合には、第１のＳｉＧｅ膜３２の膜厚は、５〜２０ｎｍ程度であれば、表面モフォロジーを向上させるとともにコンタクト抵抗を低減するといった効果を得るのに十分である。
第２のＳｉＧｅ膜３３は、Ｇｅ濃度が相対的に低く、５〜２０原子％程度とすることが好ましい。５原子％未満の場合には、選択エピタキシャル成長を行なう際に、８００℃以下の熱工程で容易に形成することが困難となる。一方、Ｇｅ濃度が２０原子％以下に保つ理由は、第２のＳｉＧｅ膜３３と第１のＳｉＧｅ膜３２との間におけるＧｅ原子の濃度差を、１０原子％以上確保するためである。この第２のＳｉＧｅ膜の膜厚は、その後形成されるＮｉＳｉ膜の膜厚と同程度、あるいは若干厚い程度であれば十分である。
第２のＳｉＧｅ膜３３の上にはＮｉ膜（図示せず）を堆積して、４００〜５００℃で熱処理を施すことによって、図５（ｂ）に示すようにＮｉＳｉ膜３４が形成される。ＮｉとＳｉとの間の反応は、ＳｉＧｅ濃度が高いほど遅くなる。ＮｉとＳｉＧｅとの間の反応も同様に、ＳｉＧｅ濃度が高いほど遅くなる。このため、図５（ｂ）に示すように、ＮｉＳｉ膜３４の下端は、高濃度でＧｅを含有する第１のＳｉＧｅ膜３２を突き破れずに、低濃度でＧｅを含有する第２のＳｉＧｅ膜３３内部にとどまる。
その結果、ＮｉＳｉ膜３４は、シリコン基板３１内に食い込むことはなく、良好な表面モフォロジーを確保することができる。
Ｇｅ濃度の異なる２つの層の積層膜からなるＳｉＧｅ膜は、Ｇｅ濃度に傾斜を設けた単一の層で置き換えることができる。図６を参照して、これについて説明する。
まず、図６（ａ）に示すように、シリコン基板３１上にＳｉＧｅ膜３６を形成する。このＳｉＧｅ膜３６は、シリコン基板３１に接する側においてＧｅ濃度が最大であり、表面に近づくにしたがってＧｅ濃度は減少している。こうした濃度傾斜を有するＳｉＧｅ膜は、例えば、Ｇｅ原料の供給量を減少しつつＣＶＤを行なうことによって、形成することができる。Ｇｅ濃度は、上述したような理由から、最高で３０原子％以下、最低で５原子％以上と設定することが好ましい。ＳｉＧｅ膜３６の膜厚は、後に形成するＮｉＳｉ膜の膜厚よりも厚いことが望まれる。具体的には、（ＮｉＳｉ膜の膜厚）＋（５〜２０ｎｍ）程度とすることができる。
ＳｉＧｅ膜３６の上にはＮｉ膜（図示せず）を堆積して、上述したような温度で熱処理を施すことによって、図６（ｂ）に示すようにＮｉＳｉ膜３４が形成される。すでに説明したように、ＮｉとＳｉとの間の反応、およびＮｉとＳｉＧｅとの間の反応は、ＳｉＧｅ濃度が高いほど遅くなる。このため、図６（ｂ）に示すように、ＮｉＳｉ膜３４の下端は、ＳｉＧｅ膜３６におけるＧｅ濃度の高い領域に侵入せずに、低濃度でＧｅを含有する領域内にとどまる。
ＳｉＧｅ膜３６の膜厚と、後に形成されるＮｉＳｉ膜厚との差分は、ＮｉＳｉ膜形成後の熱工程によって生じるＮｉＳｉの凝集に対するマージンに応じて決定することができる。ＮｉＳｉ膜形成後の熱工程を５００℃以下に抑える場合には、５〜２０ｎｍ程度あれば十分である。
上述したように本発明の実施形態においては、ＳｉＧｅ膜におけるＧｅ濃度を制御することによって、その上に形成されるＮｉＳｉ膜との界面の平坦性を確保することを可能とした。
さらに、ＳｉＧｅ膜の選択エピタキシャル形成によって生じるファセットに起因したＮｉＳｉ膜のモフォロジー劣化は、以下のような方法により低減することができる。
図７には、本発明の一実施形態にかかる半導体装置の製造方法を表わす工程断面図である。
まず、図７（ａ）に示すように、半導体基板４１の表面にシリコン酸化膜による素子分離絶縁膜４２を形成し、基板上には、ゲート絶縁膜４３、ポリシリコンからなるゲート電極４４、シリコン窒化膜４５、およびシリコン酸化膜４６を積層してゲート構造を形成する。このゲート構造をマスクとして半導体基板４１に不純物を注入することによって、第１拡散領域４７が形成される。
図７（ｂ）に示すように、ゲート電極４４の周囲にシリコン窒化膜からなる側壁絶縁膜４８を形成した後、希フッ酸等を用いた等方性エッチングを行なって素子分離絶縁膜４２の表面を除去し、図７（ｃ）に示すように、第１拡散領域４７の側面を露出する。このとき、ゲート構造の最上層に存在していたシリコン酸化膜４６も同時に除去されて、シリコン窒化膜４５が露出する。
等方性エッチングを行なうことにより図７（ｃ）に示したように、第１拡散領域４７の表面は、素子分離絶縁膜４２の表面から高さｈで突出した構造となる。
次に、図７（ｄ）に示すように、第１拡散領域４７の上にＳｉＧｅ膜４９を選択エピタキシャル成長させて、ソース・ドレイン拡散層形成領域の表面を持ち上げる。ＳｉＧｅ膜４９におけるＧｅ濃度は、すでに説明したような手法によって、表面に向けて低下するように制御される。
選択エピタキシャルにより形成されるので、ＳｉＧｅ膜４９におけるゲート電極近傍および素子分離絶縁膜近傍にはファセットが生じる。素子分離絶縁膜近傍では、第１拡散領域４７の側面が露出していることから、ファセットによってＳｉＧｅ膜４９のオーバーハング部５０が形成される。素子分離領域側のファセットを保護するために、ＳｉＧｅ膜４９の膜厚は、前述のｈと同等以上ｈの２倍以下とすることが求められる。第１拡散領域４７の側面に形成されるＳｉＧｅ膜４９の最大膜厚ｗは、前述の突出部分の高さｈ以下となる。これは、選択エピタキシャル成長により形成されるからである。
従って、突出部分の高さｈは、第１拡散領域４７の側面に形成されるＳｉＧｅ膜４９の最大膜厚ｗを最低でも５ｎｍ以上にして、ＮｉＳｉの突出を防止するために、最低でも５ｎｍ以上、望ましくは１０ｎｍ以上確保することが必要となる。また、上述したように等方性エッチングにより素子分離絶縁膜４２の表面をエッチングする場合、突出部分の高さｈを必要以上に大きくしてしまうと、素子分離絶縁膜４２上に形成されたゲート電極４４部分においては、ゲート絶縁膜４３と素子分離絶縁膜４２が接する部分や側壁絶縁膜４８の下の素子分離絶縁膜４２がエッチングされ、ゲート電極４４の下面が露出してしまうという問題が生じるため、突出部分の高さｈは最大でもシリコン窒化膜からなる側壁絶縁膜４８の幅以下であることが望ましい。
さらに、寄生容量、ＧＣ−Ｓ／Ｄ間ショートを抑制するために、ＳｉＧｅ膜４９の膜厚は、ゲート電極４４の膜厚より小さいことが望まれる。
続いて、熱燐酸等で処理を施して、ゲート構造の上部のシリコン窒化膜４５をエッチング除去し、図７（ｅ）に示すようにゲート電極４４を露出する。この処理によって、シリコン窒化膜側壁４８も同時にエッチングされて一回り小さくなる。
その後、全面にシリコン酸化膜５１を堆積し、ＲＩＥ等の異方性エッチングを行なうことにより図８（ｆ）に示すように、シリコン窒化膜側壁４８とＳｉＧｅ膜４９との間にシリコン酸化膜側壁５１が形成される。このとき、素子分離絶縁膜４２端部に形成されたオーバーハング部５０の下方にも、同様のシリコン酸化膜側壁５１が形成される。こうした側壁５１は、シリコン窒化膜により形成してもよい。さらに、イオン注入およびＲＴＡ等の熱処理を行なうことによって、ソース・ドレイン・コンタクト拡散層５２が形成される。このソース・ドレイン・コンタクト拡散層５２は、ｐｎ接合面がＳｉＧｅ膜４９よりも下側のシリコン基板４１中に形成されることが望ましい。これは、シリサイド膜の下面とｐｎ接合面との距離を、制御性良く確保するためである。
露出したシリコン基板４１およびゲート電極４４の表面を希フッ酸溶液等により洗浄した後、図８（ｇ）に示すように、シリサイデーションを行なうためのＮｉ等の金属膜５３を、全面に堆積する。ＳｉＧｅ膜４９のゲート電極近傍および素子分離絶縁膜端に生じたファセット部分５０は、シリコン酸化膜側壁５１により被覆されているため、金属膜５３がこれらファセット部と接することはない。
次に、４００〜５００℃で熱処理を施して、ＮｉをシリコンあるいはＳｉＧｅと反応させ、未反応のＮｉをエッチングにより選択的に除去する。その結果、図８（ｈ）に示すように、ＳｉＧｅ膜４９およびゲート電極４４の上に、ＮｉＳｉ等の金属シリサイド膜５４および５５がそれぞれ形成される。ゲート電極４４上に形成される金属シリサイド膜５５の組成は、金属シリサイド５４とは異なるものとなる。このとき、ＳｉＧｅ膜４９の上に形成されるＮｉＳｉ膜５４のモフォロジーは、前述のＧｅ濃度の変調とファセット部の保護によって良好に保たれる。
最後に、全面に層間絶縁膜５６５を堆積し、この層間絶縁膜５６表面を平坦化し、ＭＯＳＦＥＴ素子の各電極（ゲート、ソース、ドレイン）に達するコンタクトホールを形成する。コンタクトホールを導電材料で埋め込んで金属配線５７を形成することによって、図９に示される本発明の実施形態にかかるトランジスタが完成する。
以上説明したように、本発明の実施形態においては、低温形成可能なＳｉＧｅ膜を使用したエレベーティッド・ソース・ドレイン構造を形成するにあたって、ＳｉＧｅ膜中のＧｅ濃度を表面側に向けて低濃度化させる。さらに、ＳｉＧｅ膜形成領域（不純物拡散領域）の側面を予め露出させておき、ＳｉＧｅ膜の選択エピタキシャル成長時にオーバーハング部を形成する。これによって、良好な膜モフォロジーを有するＮｉＳｉ等のシリサイド膜を形成することが可能となった。その結果、素子特性の劣化を抑制することができる。オーバーハング部およびゲート電極近傍に形成されるファセット部を絶縁膜で覆うことにより、その効果はいっそう高められる。
本発明の実施形態にかかる半導体装置において、例えばゲート長が３０ｎｍのＭＯＳ型ＦＥＴ素子の場合には、各層の膜厚が次の範囲内であれば良好な素子特性が得られることが確認された。ポリシリコンからなるゲート電極の高さを１００〜１５０ｎｍとし、第１拡散領域の突出高さを１０〜２０ｎｍ、ＮｉＳｉ膜厚を２０〜３０ｎｍとする。積層構造でＳｉＧｅ膜を形成する場合には、第１および第２のＳｉＧｅ膜の膜厚は、それぞれ１０ｎｍ程度、および２０〜３０ｎｍ程度とする。濃度傾斜層によりＳｉＧｅ膜を形成する場合には、その膜厚は３０〜４０ｎｍとすればよい。
なお、上述した実施形態にかかる半導体装置においては、ＮｉＳｉ膜とソース・ドレイン・コンタクト領域との界面には高濃度のＧｅが偏析する。このため、コンタクト抵抗をさらに低減することが可能となり、トランジスタ素子の性能（駆動力）も向上する。
図１０には、本発明の他の実施形態にかかる半導体装置の製造方法を表わす工程断面図を示す。
まず、図１０（ａ）に示すように、半導体基板６１の表面に、シリコン酸化膜による素子分離絶縁膜６２を形成し、基板上には、ゲート絶縁膜６３、ポリシリコンからなるゲート電極６４、シリコン窒化膜６５を積層してゲート構造を形成する。このゲート構造をマスクとして半導体基板６１に不純物を注入することによって、第１拡散領域６６が形成される。
図１０（ｂ）に示すように、ゲート電極６４の周囲に側壁絶縁膜６７を形成した後、第１拡散領域６６上に、図１（ｃ）に示すようにＣ含有ＳｉＧｅ膜６８を選択的に形成する。Ｃ含有ＳｉＧｅ膜６８は、例えば次のような方法により形成することができる。Ｓｉの選択成長に用いるガス種であるＳｉＨ2Ｃｌ2とＧｅＨ4との混合ガスに、ＣＨ3ＳｉＨ3を添加する方法である。その膜厚は、形成するＮｉＳｉの膜厚、膜中に含有されるＧｅやＣの濃度等に応じて適宜決定することができるが、２〜２０ｎｍ程度とすることが好ましい。
次に、図１０（ｄ）に示すように、ゲート電極キャップシリコン酸化膜６５を除去した後、不純物を基板に注入する。これによって、半導体基板６１に第２拡散領域６９が形成され、ゲート電極６４およびＣ含有ＳｉＧｅ膜６８にも不純物が導入される。
得られた構造の全面に、シリサイドを形成するためのＮｉ膜等の金属膜（図示せず）を堆積し、熱処理を施す。最後に、余剰の金属膜を選択的に除去することによって、図１０（ｅ）に示すように、ゲート電極４４表面およびＣ含有ＳｉＧｅ膜６８表面には、シリサイド膜７０および７１がそれぞれ形成される。こうしたシリサイド膜のうち、Ｃ含有ＳｉＧｅ膜６８上のシリサイド膜７０は、ＧｅおよびＣを含有するものとなる。
Ｃが含有されることによって、シリサイド膜７０は、シリサイデーションが局所的に進むことがなくなり、均一な組成で平坦に形成することができる。その結果、下層にあるＳｉＧｅ膜６９との界面の平坦性が高められ、膜モフォロジーが向上する。こうした効果を充分に確保するために、Ｃ含有ＳｉＧｅ膜６８中におけるＣ濃度は、０．１原子％以上であることが好ましい。ただし、Ｃが過剰に含有された場合には、ＳｉＧｅ中にＣが固溶できずに、ＣあるいはＳｉＣの析出が生じ、結晶中に欠陥が形成されるおそれがある。こうした不都合を避けるために、Ｃの含有量の上限は４原子％程度にとどめることが望まれる。また、Ｃ濃度はシリサイド膜中で必ずしも均一である必要はなく、Ｇｅ含有量に対応させてＣ濃度も変化させてもよい。
シリサイド膜７０および７１の上には、常法により層間絶縁膜（図示せず）を堆積してコンタクトホールを形成し、導電材料で埋め込んで金属配線（図示せず）を形成することによって、本実施形態にかかる半導体装置が完成する。
こうして得られた半導体装置においては、抵抗率の低いシリサイド膜が優れた平坦性をもって形成されているので、シリサイドの形成された領域で、接合リークのレベルが低いといったように良好な特性を得ることができる。
上述したようなシリサイド膜は、不純物拡散領域上のみならず、ゲート電極上にも形成することもできる。この場合には、例えば、図７（ａ）に示した構造において、シリコン窒化膜４５およびシリコン酸化膜４６を形成せずにゲート電極４４表面を露出しておく。このようにゲート構造を形成する以外は、図７を参照して説明した工程を順次行なえばよい。ゲート電極４４上にも、ＳｉＧｅ膜４９および金属シリサイド膜５４が形成される。
あるいは、図１０（ａ）に示した構造において、シリコン窒化膜６５およびシリコン酸化膜６６を形成せずにゲート電極６４表面を露出しておく。このようにゲート構造を形成する以外は、図１０を参照して説明した工程を順次行なえばよい。ゲート電極６４上にも、ＳｉＧｅ膜６８および金属シリサイド膜７０が形成される。
いずれの場合も、シリサイド膜の膜モフォロジーを大幅に改善することが可能となる。
本発明により、素子性能の安定的な向上が見込まれ、その工業的価値は絶大である。
１１…半導体基板，１２…素子分離絶縁膜，１３…ゲート絶縁膜，１４…ゲート電極，１５…浅い不純物拡散領域，１６…ゲート電極キャップシリコン酸化膜，１７…側壁絶縁膜，１８…単結晶半導体膜，１９…深い不純物拡散領域，２０…シリサイド膜，２１…シリコン基板，２２…ＳｉＧｅ膜，２３…Ｎｉ膜，２４…ＮｉＳｉ膜，２５…ＮｉＳｉ膜の食い込み，３１…シリコン基板，３２…第１のＳｉＧｅ膜，３３…第２のＳｉＧｅ膜，３４…ＮｉＳｉ膜，３６…ＳｉＧｅ膜，４１…半導体基板，４２…素子分離絶縁膜，４３…ゲート絶縁膜，４４…ゲート電極，４５…シリコン窒化膜，４６…シリコン酸化膜，４７…第１拡散領域，４８…側壁絶縁膜，４９…ＳｉＧｅ膜，５０…オーバーハング部，５１…シリコン酸化膜，５２…ソース・ドレイン・コンタクト拡散層，５３…金属膜，５４…金属シリサイド膜，５５…金属シリサイド膜，５６…層間絶縁膜，５７…金属配線，６１…半導体基板，６２…素子分離絶縁膜，６３…ゲート絶縁膜，６４…ゲート電極，６５…浅い不純物拡散領域，６６…ゲート電極キャップシリコン酸化膜，６７…側壁絶縁膜，６８…Ｃ含有ＳｉＧｅ膜，６９…深い不純物拡散領域，７０…シリサイド膜，７１…シリサイド膜。
Claims (9)
- 素子分離絶縁領域が離間して形成された半導体基板の素子領域に、ゲート絶縁膜を介してゲート電極を形成する工程と、
前記ゲート電極の側面に側壁絶縁膜を形成する工程と、
前記側壁絶縁膜および前記ゲート電極をマスクとして前記半導体基板に不純物を導入し、不純物拡散領域を形成する工程と、
前記素子分離絶縁領域の上部を除去して、５ｎｍ以上の高さｈで前記不純物拡散領域の側面を露出する工程と、
前記不純物拡散領域の上面からその側面の一部にわたって、前記上面における膜厚が前記高さｈと同等以上ｈの２倍以下、かつ前記側面における膜厚が前記高さｈ以下であり、前記不純物拡散領域側のＧｅ濃度が表面側よりも１０原子％以上高いＳｉＧｅ膜を形成する工程と、
前記ＳｉＧｅ膜および前記ゲート電極の全面に金属膜を形成する工程と、
前記金属膜が形成された前記半導体基板を熱処理して、前記ＳｉＧｅ膜の下層領域を５ｎｍ以上残しつつ、この上に金属珪化物層を形成する工程と、
前記金属珪化物層が形成された前記半導体基板の全面に層間絶縁膜を形成する工程と、
前記層間絶縁膜にコンタクトホールを形成し、導電材料で埋め込んで電気的に接続する工程と
を具備することを特徴とする半導体装置の製造方法。 - 前記ＳｉＧｅ膜は、前記ゲート電極の上面を越えない高さで形成されることを特徴とする請求項１に記載の半導体装置の製造方法。
- 前記金属珪化物層を形成した後に残るＳｉＧｅ膜の膜厚が５〜２０ｎｍとなるように、前記金属珪化物層を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 前記ＳｉＧｅ膜は、高濃度でＧｅを含有する第１のＳｉＧｅ膜と、低濃度でＧｅを含有する第２のＳｉＧｅ膜とを順次堆積することにより形成されることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
- 前記第１のＳｉＧｅ膜におけるＧｅ濃度は、１５〜３０原子％であることを特徴とする請求項４に記載の半導体装置の製造方法。
- 前記第２のＳｉＧｅ膜におけるＧｅ濃度は、５〜２０原子％であることを特徴とする請求項４または５に記載の半導体装置の製造方法。
- 前記ＳｉＧｅ膜は、Ｇｅ濃度が表面に向けて減少した濃度傾斜を有するＳｉＧｅ膜から形成することを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
- 前記ＳｉＧｅ膜の下面におけるＧｅ濃度は３０原子％以下であり、表面におけるＧｅ濃度は５原子％以上であることを特徴とする請求項７に記載の半導体装置の製造方法。
- 前記ゲート電極は多結晶シリコンからなり、上部に金属珪化物層を有することを特徴とする請求項１ないし８のいずれか１項に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003273603A JP4008860B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体装置の製造方法 |
| US10/743,006 US6924518B2 (en) | 2003-07-11 | 2003-12-23 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003273603A JP4008860B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005033137A JP2005033137A (ja) | 2005-02-03 |
| JP4008860B2 true JP4008860B2 (ja) | 2007-11-14 |
Family
ID=33562734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003273603A Expired - Fee Related JP4008860B2 (ja) | 2003-07-11 | 2003-07-11 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6924518B2 (ja) |
| JP (1) | JP4008860B2 (ja) |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7402207B1 (en) | 2004-05-05 | 2008-07-22 | Advanced Micro Devices, Inc. | Method and apparatus for controlling the thickness of a selective epitaxial growth layer |
| JP2006100599A (ja) * | 2004-09-29 | 2006-04-13 | Toshiba Corp | 半導体装置及びその製造方法 |
| US7402485B1 (en) | 2004-10-20 | 2008-07-22 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
| US7456062B1 (en) | 2004-10-20 | 2008-11-25 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device |
| US7241700B1 (en) | 2004-10-20 | 2007-07-10 | Advanced Micro Devices, Inc. | Methods for post offset spacer clean for improved selective epitaxy silicon growth |
| US20060252191A1 (en) * | 2005-05-03 | 2006-11-09 | Advanced Micro Devices, Inc. | Methodology for deposition of doped SEG for raised source/drain regions |
| US20060281271A1 (en) * | 2005-06-13 | 2006-12-14 | Advanced Micro Devices, Inc. | Method of forming a semiconductor device having an epitaxial layer and device thereof |
| US7553732B1 (en) | 2005-06-13 | 2009-06-30 | Advanced Micro Devices, Inc. | Integration scheme for constrained SEG growth on poly during raised S/D processing |
| JP4984665B2 (ja) * | 2005-06-22 | 2012-07-25 | 富士通セミコンダクター株式会社 | 半導体装置およびその製造方法 |
| US7579617B2 (en) * | 2005-06-22 | 2009-08-25 | Fujitsu Microelectronics Limited | Semiconductor device and production method thereof |
| KR100639464B1 (ko) * | 2005-09-15 | 2006-10-27 | 동부일렉트로닉스 주식회사 | 반도체 장치 및 그 제조 방법 |
| US7572705B1 (en) | 2005-09-21 | 2009-08-11 | Advanced Micro Devices, Inc. | Semiconductor device and method of manufacturing a semiconductor device |
| US7918975B2 (en) | 2005-11-17 | 2011-04-05 | Abbott Diabetes Care Inc. | Analytical sensors for biological fluid |
| CN100411146C (zh) * | 2005-12-06 | 2008-08-13 | 联华电子股份有限公司 | 制作应变硅互补式金属氧化物半导体晶体管的方法 |
| US20080070360A1 (en) * | 2006-09-19 | 2008-03-20 | International Business Machines Corporation | Method and structure for forming silicide contacts on embedded silicon germanium regions of cmos devices |
| JP2009099702A (ja) * | 2007-10-16 | 2009-05-07 | Toshiba Corp | 半導体装置及びその製造方法 |
| DE102007052167B4 (de) * | 2007-10-31 | 2010-04-08 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterbauelement und Verfahren zum Einstellen der Höhe einer Gateelektrode in dem Halbleiterbauelement |
| JP2009111200A (ja) * | 2007-10-31 | 2009-05-21 | Panasonic Corp | 半導体装置及びその製造方法 |
| WO2009093328A1 (ja) * | 2008-01-25 | 2009-07-30 | Fujitsu Microelectronics Limited | 半導体装置及びその製造方法 |
| JP2010103142A (ja) * | 2008-10-21 | 2010-05-06 | Toshiba Corp | 半導体装置の製造方法 |
| JP2011253857A (ja) * | 2010-05-31 | 2011-12-15 | Elpida Memory Inc | 半導体装置およびその製造方法 |
| KR101109231B1 (ko) * | 2010-07-08 | 2012-01-30 | 삼성전기주식회사 | 인쇄회로기판 및 이를 포함하는 진동모터 |
| EP2704199B1 (en) * | 2012-09-03 | 2020-01-01 | IMEC vzw | Method of manufacturing a semiconductor device |
| US20160190319A1 (en) * | 2013-09-27 | 2016-06-30 | Intel Corporation | Non-Planar Semiconductor Devices having Multi-Layered Compliant Substrates |
| US11322588B2 (en) | 2019-10-14 | 2022-05-03 | International Business Machines Corporation | Contact source/drain resistance |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5496750A (en) * | 1994-09-19 | 1996-03-05 | Texas Instruments Incorporated | Elevated source/drain junction metal oxide semiconductor field-effect transistor using blanket silicon deposition |
| JP3616514B2 (ja) | 1998-11-17 | 2005-02-02 | 株式会社東芝 | 半導体集積回路及びその製造方法 |
| JP2002124665A (ja) | 2000-10-12 | 2002-04-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US6303450B1 (en) * | 2000-11-21 | 2001-10-16 | International Business Machines Corporation | CMOS device structures and method of making same |
| US6787864B2 (en) * | 2002-09-30 | 2004-09-07 | Advanced Micro Devices, Inc. | Mosfets incorporating nickel germanosilicided gate and methods for their formation |
-
2003
- 2003-07-11 JP JP2003273603A patent/JP4008860B2/ja not_active Expired - Fee Related
- 2003-12-23 US US10/743,006 patent/US6924518B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005033137A (ja) | 2005-02-03 |
| US20050006637A1 (en) | 2005-01-13 |
| US6924518B2 (en) | 2005-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4008860B2 (ja) | 半導体装置の製造方法 | |
| US7888747B2 (en) | Semiconductor device and method of fabricating the same | |
| US7701010B2 (en) | Method of fabricating transistor including buried insulating layer and transistor fabricated using the same | |
| US7786518B2 (en) | Growth of unfaceted SiGe in MOS transistor fabrication | |
| US8338261B2 (en) | Semiconductor device including field effect transistor and method of forming the same | |
| US7544576B2 (en) | Diffusion barrier for nickel silicides in a semiconductor fabrication process | |
| KR20120047032A (ko) | 반도체 소자 및 이의 제조 방법 | |
| JP2000223703A (ja) | 半導体装置及びその製造方法 | |
| JP2009524260A (ja) | エピタキシャル成長したソース・ドレインに選択的に堆積させたキャッピング層の構造および製造方法 | |
| JPWO2006068027A1 (ja) | 半導体装置およびその製造方法 | |
| JP5181466B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| US7391077B2 (en) | Vertical type semiconductor device | |
| US20110281411A1 (en) | Method for manufacturing semiconductor device | |
| US8049280B2 (en) | Semiconductor device and method of fabricating the same | |
| US20050176220A1 (en) | Semiconductor device and method for manufacturing thereof | |
| JP4745187B2 (ja) | 半導体装置の製造方法 | |
| JP2010080674A (ja) | 半導体装置、およびその製造方法 | |
| JP2008263114A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP4951950B2 (ja) | 半導体装置およびその製造方法 | |
| JP4417808B2 (ja) | 半導体装置の製造方法 | |
| US20080070360A1 (en) | Method and structure for forming silicide contacts on embedded silicon germanium regions of cmos devices | |
| JP2004221115A (ja) | 半導体装置およびその製造方法 | |
| JP4434832B2 (ja) | 半導体装置、及びその製造方法 | |
| JP2006269760A (ja) | 半導体装置およびその製造方法 | |
| JPH10135453A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060317 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070830 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4008860 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |