CN112038235A - 一种改善soi器件性能的制备方法 - Google Patents
一种改善soi器件性能的制备方法 Download PDFInfo
- Publication number
- CN112038235A CN112038235A CN202010877536.7A CN202010877536A CN112038235A CN 112038235 A CN112038235 A CN 112038235A CN 202010877536 A CN202010877536 A CN 202010877536A CN 112038235 A CN112038235 A CN 112038235A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- forming
- film layer
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 119
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 115
- 239000010703 silicon Substances 0.000 claims abstract description 115
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000010408 film Substances 0.000 claims abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 26
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 239000010409 thin film Substances 0.000 claims abstract description 17
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 9
- 239000001301 oxygen Substances 0.000 claims abstract description 9
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 9
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 24
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 14
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 229920005591 polysilicon Polymers 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- 229910005883 NiSi Inorganic materials 0.000 claims description 4
- 229910044991 metal oxide Inorganic materials 0.000 claims description 4
- 150000004706 metal oxides Chemical class 0.000 claims description 4
- 229910003915 SiCl2H2 Inorganic materials 0.000 claims description 3
- 229910003822 SiHCl3 Inorganic materials 0.000 claims description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000376 reactant Substances 0.000 claims description 3
- 238000001259 photo etching Methods 0.000 abstract description 4
- 229910052732 germanium Inorganic materials 0.000 abstract description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 abstract description 2
- 230000035515 penetration Effects 0.000 abstract description 2
- 239000012212 insulator Substances 0.000 description 17
- 238000010586 diagram Methods 0.000 description 9
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000000407 epitaxy Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种改善SOI器件性能的制备方法，提供包括基体硅、位于基体硅上的埋氧层，位于埋氧层上的表面硅的SOI结构，在表面硅上形成厚度为2nm的硅薄膜层，硅薄膜层与表面硅组成绝缘硅层；使SOI结构表面的绝缘硅层部分反应形成氧化硅薄膜层；在氧化硅薄膜层上形成PMOS的伪栅极结构，伪栅极至少包括栅氧层和位于栅氧层上方的多晶硅层、依附于多晶硅层侧壁的第一侧墙。本发明采用外延硅生长和炉管工艺一方面可以减小绝缘硅的消耗量，有利于锗硅生长，避免接触孔扎穿；另一方面解决了光刻过程中引起的对准偏移的问题，避免接触孔偏移，使器件能正常工作。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种改善SOI器件性能的制备方法。
背景技术
随着硅集成电路技术的发展，许多方法用来提高器件性能。全耗尽绝缘硅具有一层超薄的绝缘层(埋氧层)，可以实现集成电路中元器件的介质隔离，彻底消除了衬底硅CMOS电路中的闩锁效应。其中，全耗尽绝缘硅器件，因其低功耗，速度快，集成密度高，工艺简单等特点，被认为是一种很有潜力的新型平面器件。
全耗尽绝缘体硅(FD-SOI)器件制造工艺中，PMOS的源极和漏极是在绝缘体硅(SOI)上生长锗硅(SIGE),锗硅(SIGE)生长需要消耗一定量的绝缘体硅(SOI)。而目前存在的问题是，绝缘体硅(SOI)在锗硅(SIGE)沉积前全部被消耗的情况,导致选择性外延锗硅(SIGE)无法正常生长，出现Y方向锗硅(SIGE)收缩现象，导致接触孔连接的是金属层和掩埋氧化层，从而导致器件不能正常工作。
在现有的技术中采用ISSG工艺代替炉管工艺生长AA pad oxide，因为生成的氧化硅的热膨胀系数(αSiO2＝0.5*10-6k-1)比硅(αSi＝2.6*10-6k-1)衬底低，ISSG工艺温度高(1050℃)，当晶圆被加热后，由于硅薄膜膨胀系数较高，所以收缩更多，因此引起薄膜表面弯曲，导致后续光刻工艺中对准出现严重问题。
因此，需要提出一种新的方法来解决上述问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种改善SOI器件性能的制备方法，用于解决现有技术中的全耗尽绝缘体器件的制备中绝缘硅消耗多引起接触孔穿孔，以及光刻过程中热膨胀从而引起对准偏移的问题。
为实现上述目的及其他相关目的，本发明提供一种改善SOI器件性能的制备方法，该方法至少包括以下步骤：
步骤一、提供SOI结构，所述SOI结构包括：基体硅、位于所述基体硅上的埋氧层，位于所述埋氧层上的表面硅；
步骤二、在所述表面硅上形成一硅薄膜层，所述硅薄膜层的厚度为2nm，所述硅薄膜层与所述表面硅一起组成绝缘硅层；
步骤三、湿法处理所述SOI结构的表面；
步骤四、通入氧气使所述SOI结构表面的所述绝缘硅层部分反应形成氧化硅薄膜层，反应形成所述氧化硅薄膜层消耗的所述硅薄膜的厚度为
步骤五、在所述氧化硅薄膜层上形成PMOS的伪栅极结构，所述伪栅极至少包括栅氧层和位于所述栅氧层上方的多晶硅层、依附于所述多晶硅层侧壁的第一侧墙；形成所述多晶硅层消耗的所述绝缘硅层的厚度为
形成所述第一侧墙消耗的所述绝缘硅层的厚度为
步骤六、在所述伪栅极的两侧分别形成构成PMOS源漏区的SiGe结构。
优选地，步骤一中的所述SOI结构的晶面为(1,0,0)或(1,1,0)。
优选地，步骤一中的所述表面硅的厚度为
优选地，步骤一中的所述表面硅为单晶硅。
优选地，步骤二中采用外延硅生长方式在所述表面硅上沉积所述硅薄膜层。
优选地，步骤二中的所述外延硅生长方式的条件包括：反应物SiH4、SiCl2H2、SiHCl3、H2中的至少一种。
优选地，步骤二中的所述外延硅生长方式的反应温度为200～1200℃。
优选地，步骤二中的所述外延硅生长方式的反应压强为1.33E2～1.01E5Pa。
优选地，步骤二中在所述表面硅上形成所述硅薄膜层之前，将所述SOI结构用HF进行预清洗，并在H2氛围下进行烘烤以去除其表面的氧化物。
优选地，步骤四中在高温炉中通入氧气使所述SOI结构表面的所述硅薄膜层部分反应形成氧化硅薄膜层，其中所述高温炉的温度为800℃。
优选地，该方法还包括步骤七、在所述SiGe结构上形成NiSi结构；接着去除所述伪栅极中的多晶硅层，形成由所述第一侧墙构成的凹槽，在所述凹槽中依次沉积HFO层、TiN层；接着在所述TiN层上形成依附所述凹槽侧壁的TaN层；之后形成依附所述TaN层的TiN层，接着形成依附所述TiN层的TiAL层；最后在所述凹槽中填充金属AL，形成HK金属栅极。
优选地，该方法还包括步骤八、在所述HK金属栅极以及PMOS源漏区的SiGe结构上形成SiN层。
优选地，该方法还包括步骤九、在所述PMOS的源漏区以及HK金属栅极上形成氧化硅层；并且分别刻蚀所述源漏区以及所述HK金属栅极上的所述氧化硅层，形成接触孔，之后在所述接触孔中填充金属。
如上所述，本发明的改善SOI器件性能的制备方法，具有以下有益效果：本发明提供了减少绝缘体硅消耗量，提高器件性能的方法，在绝缘硅上采用外延硅沉积技术，在衬底上生长一层薄的单晶硅，增加了外延硅薄膜厚度，由于生长单晶硅采用炉管工艺，而炉管工艺消耗SOI绝缘硅较多，但是不会出现由热膨胀导致的表面弯曲现象，从而不会出现对准偏差的问题，因而采用外延硅生长和炉管工艺一方面可以减小绝缘硅的消耗量，有利于锗硅生长，避免接触孔扎穿；另一方面，解决了光刻过程中引起的对准偏移的问题，避免接触孔偏移，使器件能正常工作。
附图说明
图1显示为本发明中的SOI结构示意图；
图2显示为本发明中在SOI结构上形成伪栅极结构后的示意图；
图3显示为本发明中在伪栅极两侧形成PMOS源漏区的SiGe结构的示意图；
图4显示为本发明中形成HK金属栅极的结构示意图；
图5显示为图4中的HK金属栅极放大结构示意图；
图6显示为本发明的改善SOI器件性能的制备方法的流程图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种改善SOI器件性能的制备方法，如图6所示，该方法至少包括以下步骤：
步骤一、提供SOI结构，所述SOI结构包括：基体硅、位于所述基体硅上的埋氧层，位于所述埋氧层上的表面硅；如图1所示，图1显示为本发明中的SOI结构示意图。其中所述基体硅001上为所述埋氧层(BOX)002，所述埋氧层002上为所述表面硅0031。本发明进一步地，步骤一中的所述SOI结构的晶面为(1,0,0)或(1,1,0)。
本发明再进一步地，步骤一中的所述表面硅0031的厚度为
步骤一中的所述表面硅001为单晶硅。
步骤二、在所述表面硅上形成一硅薄膜层，所述硅薄膜层的厚度为2nm，所述硅薄膜层与所述表面硅一起组成绝缘硅层；如图1所示，该步骤二中在所述表面硅0031上形成所述硅薄膜层0032，所述硅薄膜层0032的厚度为2nm，所述硅薄膜层0032与所述表面硅0031的材料都是单晶硅，因此共同构成所述绝缘硅层003。
本发明进一步地，步骤二中采用外延硅生长方式在所述表面硅上沉积所述硅薄膜层。再进一步地，步骤二中的所述外延硅生长方式的条件包括：反应物SiH4、SiCl2H2、SiHCl3、H2中的至少一种。更进一步地，步骤二中的所述外延硅生长方式的反应温度为200～1200℃。本实施例中步骤二中的所述外延硅生长方式的反应压强为1.33E2～1.01E5Pa。
步骤二中在所述表面硅上形成所述硅薄膜层之前，将所述SOI结构用HF进行预清洗，并在H2氛围下进行烘烤以去除其表面的氧化物。也就是说，先对所述SOI结构的表面用HF进行预清洗(通常是对包含有所述SOI结构的硅片/晶圆的表面进行预清洗)，之后在氢气氛围下进行烘烤，目的是去除硅片/晶圆表面的氧化物等杂质。
步骤三、湿法处理所述SOI结构的表面；亦即在步骤二中沉积完所述硅薄膜层后用湿法清洗的方式对所述SOI结构表面(硅片/晶圆表面)进行处理。
步骤四、通入氧气使所述SOI结构表面的所述绝缘硅层部分反应形成氧化硅薄膜层，反应形成所述氧化硅薄膜层消耗的所述硅薄膜的厚度为
也就是说，所述绝缘硅层表面的一层被氧气氧化为二氧化硅，形成一层所述的氧化硅薄膜层，反应形成所述氧化硅薄膜层需要消耗所述绝缘硅层上的一部分，本发明中形成所述氧化硅薄膜层所消耗的硅薄膜的厚度为
本发明进一步地，步骤四中在高温炉中通入氧气使所述SOI结构表面的所述硅薄膜层部分反应形成氧化硅薄膜层，其中所述高温炉的温度为800℃。
步骤五、在所述氧化硅薄膜层上形成PMOS的伪栅极结构，所述伪栅极至少包括栅氧层和位于所述栅氧层上方的多晶硅层、依附于所述多晶硅层侧壁的第一侧墙；形成所述多晶硅层消耗的所述绝缘硅层的厚度为
形成所述第一侧墙消耗的所述绝缘硅层的厚度为
如图2所示，图2显示为本发明中在SOI结构上形成伪栅极结构后的示意图，所述伪栅极结构中在本实施例中包括栅氧层004，所述多晶硅层005位于所述栅氧层004的上方，所述第一侧墙006依附于所述多晶硅层的侧壁，本实施例中在所述多晶硅层005上还设有氮化硅层007，在所述氮化硅层007上还设有氧化层008。如图2所示，本发明的所述SOI结构的两侧还设有STI区009。
步骤六、在所述伪栅极的两侧分别形成构成PMOS源漏区的SiGe结构。如图3所示，图3显示为本发明中在伪栅极两侧形成PMOS源漏区的SiGe结构的示意图，所述SiGe结构010分别位于所述伪栅极的两侧。
本发明进一步地，该方法还包括步骤七、在所述SiGe结构上形成NiSi结构；接着去除所述伪栅极中的多晶硅层，形成由所述第一侧墙构成的凹槽，在所述凹槽中依次沉积HFO层、TiN层；接着在所述TiN层上形成依附所述凹槽侧壁的TaN层；之后形成依附所述TaN层的TiAL层；最后在所述凹槽中填充金属AL，形成HK金属栅极。如图4和图5所示，图4显示为本发明中形成HK金属栅极的结构示意图，图5显示为图4中的HK金属栅极(012)放大结构示意图。该步骤七中，在所述SiGe结构010上形成NiSi结构011；接着去除所述伪栅极中的多晶硅层，形成由所述第一侧墙构成的凹槽，在所述凹槽中依次沉积HFO层0121、TiN层0122；接着在所述TiN层0122上形成依附所述凹槽侧壁的TaN层0123；之后形成依附所述TaN层0123的TiN层0124，接着形成依附所述TiN层0124的TiAL层0125；最后在所述凹槽中填充金属铝0126，形成HK金属栅极。
该方法还包括步骤八、在所述HK金属栅极以及PMOS源漏区的SiGe结构上形成SiN层。如图4所示，在所述HK金属栅极012以及PMOS源漏区的SiGe结构011上形成SiN层013。
该方法还包括步骤九、在所述PMOS的源漏区以及HK金属栅极上形成氧化硅层014；并且分别刻蚀所述源漏区以及所述HK金属栅极上的所述氧化硅层014，形成接触孔，之后在所述接触孔中填充金属015。
综上所述，本发明提供了减少绝缘体硅消耗量，提高器件性能的方法，在绝缘硅上采用外延硅沉积技术，在衬底上生长一层薄的单晶硅，增加了外延硅薄膜厚度，由于生长单晶硅采用炉管工艺，而炉管工艺消耗SOI绝缘硅较多，但是不会出现由热膨胀导致的表面弯曲现象，从而不会出现对准偏差的问题，因而采用外延硅生长和炉管工艺一方面可以减小绝缘硅的消耗量，有利于锗硅生长，避免接触孔扎穿；另一方面，解决了光刻过程中引起的对准偏移的问题，避免接触孔偏移，使器件能正常工作。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。
Claims (13)
1.一种改善SOI器件性能的制备方法，其特征在于，该方法至少包括以下步骤：
步骤一、提供SOI结构，所述SOI结构包括：基体硅、位于所述基体硅上的埋氧层，位于所述埋氧层上的表面硅；
步骤二、在所述表面硅上形成一硅薄膜层，所述硅薄膜层的厚度为2nm，所述硅薄膜层与所述表面硅一起组成绝缘硅层；
步骤三、湿法处理所述SOI结构的表面；
步骤四、通入氧气使所述SOI结构表面的所述绝缘硅层部分反应形成氧化硅薄膜层，反应形成所述氧化硅薄膜层消耗的所述硅薄膜的厚度为
步骤五、在所述氧化硅薄膜层上形成PMOS的伪栅极结构，所述伪栅极至少包括栅氧层和位于所述栅氧层上方的多晶硅层、依附于所述多晶硅层侧壁的第一侧墙；形成所述多晶硅层消耗的所述绝缘硅层的厚度为
形成所述第一侧墙消耗的所述绝缘硅层的厚度为
步骤六、在所述伪栅极的两侧分别形成构成PMOS源漏区的SiGe结构。
2.根据权利要求1所述的改善SOI器件性能的制备方法，其特征在于：步骤一中的所述SOI结构的晶面为(1,0,0)或(1,1,0)。
3.根据权利要求1所述的改善SOI器件性能的制备方法，其特征在于：步骤一中的所述表面硅的厚度为
4.根据权利要求1所述的改善SOI器件性能的制备方法，其特征在于：步骤一中的所述表面硅为单晶硅。
5.根据权利要求1所述的改善SOI器件性能的制备方法，其特征在于：步骤二中采用外延硅生长方式在所述表面硅上沉积所述硅薄膜层。
6.根据权利要求5所述的改善SOI器件性能的制备方法，其特征在于：步骤二中的所述外延硅生长方式的条件包括：反应物SiH4、SiCl2H2、SiHCl3、H2中的至少一种。
7.根据权利要求6所述的改善SOI器件性能的制备方法，其特征在于：步骤二中的所述外延硅生长方式的反应温度为200～1200℃。
8.根据权利要求7所述的改善SOI器件性能的制备方法，其特征在于：步骤二中的所述外延硅生长方式的反应压强为1.33E2～1.01E5Pa。
9.根据权利要求1所述的改善SOI器件性能的制备方法，其特征在于：步骤二中在所述表面硅上形成所述硅薄膜层之前，将所述SOI结构用HF进行预清洗，并在H2氛围下进行烘烤以去除其表面的氧化物。
10.根据权利要求1所述的改善SOI器件性能的制备方法，其特征在于：步骤四中在高温炉中通入氧气使所述SOI结构表面的所述硅薄膜层部分反应形成氧化硅薄膜层，其中所述高温炉的温度为800℃。
11.根据权利要求1所述的改善SOI器件性能的制备方法，其特征在于：该方法还包括步骤七、在所述SiGe结构上形成NiSi结构；接着去除所述伪栅极中的多晶硅层，形成由所述第一侧墙构成的凹槽，在所述凹槽中依次沉积HFO层、TiN层；接着在所述TiN层上形成依附所述凹槽侧壁的TaN层；之后形成依附所述TaN层的TiN层，接着形成依附所述TiN层的TiAL层；最后在所述凹槽中填充金属AL，形成HK金属栅极。
12.根据权利要求11所述的改善SOI器件性能的制备方法，其特征在于：该方法还包括步骤八、在所述HK金属栅极以及PMOS源漏区的SiGe结构上形成SiN层。
13.根据权利要求12所述的改善SOI器件性能的制备方法，其特征在于：该方法还包括步骤九、在所述PMOS的源漏区以及HK金属栅极上形成氧化硅层；并且分别刻蚀所述源漏区以及所述HK金属栅极上的所述氧化硅层，形成接触孔，之后在所述接触孔中填充金属。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010877536.7A CN112038235A (zh) | 2020-08-27 | 2020-08-27 | 一种改善soi器件性能的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010877536.7A CN112038235A (zh) | 2020-08-27 | 2020-08-27 | 一种改善soi器件性能的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038235A true CN112038235A (zh) | 2020-12-04 |
Family
ID=73585846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010877536.7A Pending CN112038235A (zh) | 2020-08-27 | 2020-08-27 | 一种改善soi器件性能的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038235A (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020093054A1 (en) * | 2001-01-12 | 2002-07-18 | United Microelectronics Corp. | Front stage process of a fully depleted silicon-on-insulator device and a structure thereof |
| JP2006222447A (ja) * | 2006-04-10 | 2006-08-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN109950256A (zh) * | 2019-03-29 | 2019-06-28 | 上海华力集成电路制造有限公司 | 改善fdsoi pmos结构且提高mos器件性能的方法 |
-
2020
- 2020-08-27 CN CN202010877536.7A patent/CN112038235A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020093054A1 (en) * | 2001-01-12 | 2002-07-18 | United Microelectronics Corp. | Front stage process of a fully depleted silicon-on-insulator device and a structure thereof |
| JP2006222447A (ja) * | 2006-04-10 | 2006-08-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| CN109950256A (zh) * | 2019-03-29 | 2019-06-28 | 上海华力集成电路制造有限公司 | 改善fdsoi pmos结构且提高mos器件性能的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4546021B2 (ja) | 絶縁ゲート型電界効果型トランジスタ及び半導体装置 | |
| US7326634B2 (en) | Bulk non-planar transistor having strained enhanced mobility and methods of fabrication | |
| CN103871894B (zh) | 半导体器件及其形成方法 | |
| CN101866885A (zh) | Finfet元件的制造方法 | |
| KR20060130166A (ko) | 로컬 ｓｏｉ를 구비한 반도체 디바이스를 형성하는 방법 | |
| US20130249004A1 (en) | Same-Chip Multicharacteristic Semiconductor Structures | |
| JPH11340337A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US8951868B1 (en) | Formation of functional gate structures with different critical dimensions using a replacement gate process | |
| CN102790004B (zh) | 一种全隔离混合晶向soi的制备方法 | |
| US7238588B2 (en) | Silicon buffered shallow trench isolation | |
| US20210343852A1 (en) | Field-effect transistor and method for fabricating the same | |
| CN116013962B (zh) | 半导体器件的制备方法 | |
| CN112635391B (zh) | 一种绝缘体上应变锗锡硅衬底、晶体管及其制备方法 | |
| US6642536B1 (en) | Hybrid silicon on insulator/bulk strained silicon technology | |
| CN102790005B (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| CN112038235A (zh) | 一种改善soi器件性能的制备方法 | |
| CN103208452B (zh) | Mos晶体管及其制造方法 | |
| WO2005071738A2 (en) | Shallow trench isolation process and structure | |
| CN105826232B (zh) | 半导体结构的形成方法 | |
| CN104022153B (zh) | 带有张应变薄膜应变源的双栅场效应晶体管及其制备方法 | |
| JP2008160145A (ja) | 絶縁ゲート型電界効果型トランジスタ及び半導体装置 | |
| US11569385B2 (en) | FDSOI device structure and preparation method thereof | |
| KR20110078883A (ko) | Ｓｏｎ의 제조방법 | |
| CN114038790A (zh) | 保护半导体器件沟道的器件制作方法 | |
| CN118231461A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |