CN114038790A - 保护半导体器件沟道的器件制作方法 - Google Patents

保护半导体器件沟道的器件制作方法 Download PDF

Info

Publication number
CN114038790A
CN114038790A CN202111175357.XA CN202111175357A CN114038790A CN 114038790 A CN114038790 A CN 114038790A CN 202111175357 A CN202111175357 A CN 202111175357A CN 114038790 A CN114038790 A CN 114038790A
Authority
CN
China
Prior art keywords
channel
soi
layer
protecting
sgoi
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111175357.XA
Other languages
English (en)
Inventor
陈科成
姜兰
归琰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111175357.XA priority Critical patent/CN114038790A/zh
Publication of CN114038790A publication Critical patent/CN114038790A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Abstract

本发明公开了一种保护半导体器件沟道的器件制作方法，包括以下步骤：步骤S1:提供一自下而上依次包括背衬底、埋氧层及顶硅层的FD‑SOI衬底，在所述顶硅层表面生长一吸氧牺牲层；步骤S2:在S1所述的吸氧牺牲层上进行局部锗氧化浓缩工艺以制备具有SGOI沟道的SOI衬底；步骤S3:依次去除S2所获得衬底的SOI沟道最上方氮化硅层，以及SOI和SGOI沟道上方的氧化层；步骤S4:对S3所获得SOI和SGOI复合结构表面沟道进行常温氧化处理，形成氧化层；步骤S5:去除S4所形成的氧化层。本发明解决了由“鸟嘴”所造成的缺陷，有利于后续工艺的顺利实施，达到保护SOI/SGOI复合结构器件沟道的目的。

Description

保护半导体器件沟道的器件制作方法
技术领域
本发明涉及半导体集成电路制造领域，特别是一种保护半导体器件沟道的器件制作方法。
背景技术
随着大规模集成电路的飞速发展，FD-SOI(Fully Depleted Silicon OnInsulator)技术以极薄的顶硅膜层(小于500A)确保了其具有体硅所无法比拟的优点：可以实现集成电路中元器件的介质隔离，彻底消除了体硅CMOS电路中的寄生闩锁效应；FD-SOI型集成电路器件还具有低功耗，独特的背面偏置能力，高的器件工作速度，低的漏电流，强的晶体管匹配效应，寄生电容小等优势。
从材料角度讲，硅锗处于同一族内，且锗金属能提高材料的载流子迁移率，基于锗材料的晶体管转换速度比硅的大3到4倍，在高速逻辑集成电路应用上，锗材料远景看好。SGOI/GOI(Silicon Germanium On Insulator)结合了SiGe/Ge和SOI的优点，对高性能CMOSIC具有十分重要的意义。
现有技术中，有一种基于FD-SOI为衬底，将NMOS制备于SOI上，PMOS制备于SGOI/GOI上的工艺集成方法；其中SGOI/GOI的形成使用了局部锗氧化浓缩技术，其原理是通过逐渐氧化PMOS区域SiGe中的硅及SOI的顶层硅，使锗的浓度逐渐提高，向未被氧化的SiGe层或与该SiGe层接触的SOI的硅层中扩散，最终达到所需的Ge的浓度值。
但该工艺集成方法在进行局部锗氧化浓缩形成SGOI沟道的过程中，常会在SOI和SGOI沟道连接处，氮化硅的边缘形成“鸟嘴”，导致原来就较薄的顶硅层沟道受到损失，且在去除SiO2膜层后SOI和SGOI中间有一凹陷，严重影响后续工艺及器件性能。
发明内容
本发明要解决的技术问题是，提供一种保护半导体器件沟道的器件制作方法，去除氮化硅的边缘形成的“鸟嘴”。
为了解决上述技术问题，本发明提供了一种保护半导体器件沟道的器件制作方法，其特征在于，包括以下步骤：
步骤S1:提供一自下而上依次包括背衬底、埋氧层及顶硅层的FD-SOI衬底，在所述顶硅层表面生长一吸氧牺牲层；
步骤S2:在S1所述的吸氧牺牲层上进行局部锗氧化浓缩工艺以制备具有SGOI沟道的SOI衬底；
步骤S3:依次去除S2所获得衬底的SOI沟道最上方氮化硅层，以及SOI和SGOI沟道上方的氧化层；
步骤S4:对S3所获得SOI和SGOI复合结构表面沟道进行常温氧化处理，形成氧化层；
步骤S5:去除S4所形成的氧化层。
优选地，还包括以下步骤：
S6:重复步骤S4和步骤S5，直到形成SOI和SGOI连接处无凹陷的复合结构衬底，进入后续工艺。
优选地，在所述步骤S1中，吸氧牺牲层材质为单晶硅。
优选地，在所述步骤S1中，吸氧牺牲层生长方式为外延生长。
优选地，所述步骤S1中，吸氧牺牲层厚度为
Figure BDA0003295260440000021
。
优选地，所述步骤S2中，SGOI沟道下还留有预设厚度的SOI沟道。
优选地，所述步骤S2中，所述预设厚度小于等于吸氧牺牲层厚度。
优选地，在所述步骤S4中，常温氧化处理方式为去耦合等离子体氧化。
优选地，在所述步骤S4中，氧化层材质为二氧化硅。
优选地，在所述步骤S5中，去除氧化层的方式为湿法刻蚀。
本发明在衬底FD-SOI顶层硅沟道上外延生长一单晶硅层作为吸氧牺牲层，在进行局部锗氧化浓缩工艺后，通过DPO(Decoupled Plasma Oxide)工艺继续氧化处理，然后通过湿法刻蚀工艺去除氧化层，以解决由“鸟嘴”所造成的缺陷，有利于后续工艺的顺利实施，达到保护SOI/SGOI复合结构器件沟道的目的。
附图说明
图1为本发明的保护半导体器件沟道的器件制作方法流程图。
图2为本发明的保护半导体器件沟道的器件制作方法FD-SOI衬底结构图。
图3为本发明的保护半导体器件沟道的器件制作方法的步骤S1对应的结构示意图。
图4为本发明的保护半导体器件沟道的器件制作方法的步骤S2对应的结构示意图。
图5为本发明的保护半导体器件沟道的器件制作方法的步骤S3对应的结构示意图。
图6为本发明的保护半导体器件沟道的器件制作方法的步骤S4对应的结构示意图。
图7为本发明的保护半导体器件沟道的器件制作方法的步骤S5和S6对应的结构示意图。
附图标记说明
1 衬底 2 埋氧层
3 顶硅层 4 吸氧牺牲层
5 垫氧层 6 硬掩模层
7 硅锗沟道层 8 氧化层
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
本发明公开了一种如图1所示，本发明所提供的一种保护半导体器件沟道的器件制作方法，包括步骤S1～S6，其主要用于保护SOI/SGOI复合结构器件，具体步骤如下：
如图2所示，提供一块自下而上依次包括衬底1、埋氧(BOX)层2及顶硅层3(SOI)的FD-SOI衬底。
具体地，该衬底可以为P型衬底。
如图3所示，实施步骤S1:在FD-SOI衬底的顶硅层3(SOI)上生长一吸氧牺牲层4。
具体地，所述吸氧牺牲层4的材质为单晶硅。吸氧牺牲层4可以通过外延生长形成。此外，在一个优选实施例中，所述S1中的所述吸氧牺牲层4的厚度
Figure BDA0003295260440000041
。
如图4所示，实施步骤S2:在吸氧牺牲层4上进行局部锗氧化浓缩工艺以形成具有硅锗沟道层7SGOI的SOI衬底。
在一个优选实施例中，所述S2中的所述硅锗沟道层7SGOI下方还留有部分薄层顶硅层3(SOI)，且留有部分薄层顶硅层3(SOI)沟道厚度小于等于吸氧牺牲层4的厚度。
如图5所示，实施步骤S3:依次去除顶硅层3(SOI)最上方的硬掩模层6，以及顶硅层3(SOI)和硅锗沟道层7SGOI上的垫氧层5。
具体地，所述硬掩模层材料为Si3N4，所述硅锗沟道层7SGOI上的垫氧层5的材料为SiO2。
在一个优选实施例中，所述步骤S3中，采用湿法刻蚀依次去除所述硬掩模层6和垫氧层5。
如图6所示，实施步骤S4:对顶硅层3(SOI)和硅锗沟道层7SGOI进行常温氧化处理，形成氧化层8。
在一个优选实施例中，所述DPO氧化层的材料为SiO2。所述步骤S4中的所述常温氧化处理方式为去耦合等离子氧化工艺(Decoupled Plasma Oxide简称DPO)。。
如图7所示，实施步骤S5：去除氧化层8。
实施步骤S6:重复S4和S5工艺，直到SOI和SGOI连接处凹陷消失，进入后续工艺。
具体地，所述S5中，采用湿法刻蚀去除所述氧化层8。
具体地，所述S6中的所述重复S4和S5工艺，可根据实际工艺效果无需重复去除或进行多次的重复循环去除氧化层8。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种保护半导体器件沟道的器件制作方法，其特征在于，包括以下步骤：
步骤S1:提供一自下而上依次包括背衬底、埋氧层及顶硅层的FD-SOI衬底，在所述顶硅层表面生长一吸氧牺牲层；
步骤S2:在S1所述的吸氧牺牲层上进行局部锗氧化浓缩工艺以制备具有SGOI沟道的SOI衬底；
步骤S3:依次去除S2所获得衬底的SOI沟道最上方氮化硅层，以及SOI和SGOI沟道上方的氧化层；
步骤S4:对S3所获得SOI和SGOI复合结构表面沟道进行常温氧化处理，形成氧化层；
步骤S5:去除S4所形成的氧化层。
2.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，还包括以下步骤：
S6:重复步骤S4和步骤S5，直到形成SOI和SGOI连接处无凹陷的复合结构衬底，进入后续工艺。
3.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，在所述步骤S1中，吸氧牺牲层材质为单晶硅。
4.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，在所述步骤S1中，吸氧牺牲层生长方式为外延生长。
5.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，所述步骤S1中，吸氧牺牲层厚度为
Figure FDA0003295260430000011
6.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，所述步骤S2中，SGOI沟道下还留有预设厚度的SOI沟道。
7.如权利要求6所述的保护半导体器件沟道的器件制作方法，其特征在于，所述步骤S2中，所述预设厚度小于等于吸氧牺牲层厚度。
8.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，在所述步骤S4中，常温氧化处理方式为去耦合等离子体氧化。
9.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，在所述步骤S4中，氧化层材质为二氧化硅。
10.如权利要求1所述的保护半导体器件沟道的器件制作方法，其特征在于，在所述步骤S5中，去除氧化层的方式为湿法刻蚀。
CN202111175357.XA 2021-10-09 2021-10-09 保护半导体器件沟道的器件制作方法 Pending CN114038790A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111175357.XA CN114038790A (zh) 2021-10-09 2021-10-09 保护半导体器件沟道的器件制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111175357.XA CN114038790A (zh) 2021-10-09 2021-10-09 保护半导体器件沟道的器件制作方法

Publications (1)

Publication Number Publication Date
CN114038790A true CN114038790A (zh) 2022-02-11

Family

ID=80134784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111175357.XA Pending CN114038790A (zh) 2021-10-09 2021-10-09 保护半导体器件沟道的器件制作方法

Country Status (1)

Country Link
CN (1) CN114038790A (zh)

Similar Documents

Publication Publication Date Title
US6900094B2 (en) Method of selective removal of SiGe alloys
US4507158A (en) Trench isolated transistors in semiconductor films
KR100690421B1 (ko) 변형된 Ｓｉ 기반 층, 이의 제조 방법, 다수의 디바이스 및 전자 시스템
KR20050106432A (ko) 마이크로 전자기술을 위한 이중 변형 상태 ＳｉＧｅ 층
US7892901B2 (en) Strained silicon-on-insulator transistors with mesa isolation
US20050260825A1 (en) Shallow trench isolation structure for strained Si on SiGe
US8501577B2 (en) Preparation method for full-isolated SOI with hybrid crystal orientations
JPH11340337A (ja) 半導体装置及び半導体装置の製造方法
JP2010016390A (ja) グレーデッドエピタキシャル成長を用いた半導体品の製造プロセス
JP2008541421A (ja) 半導体デバイスの製造方法および該製造方法により得られた半導体デバイス
JP2004103613A (ja) 半導体装置とその製造方法
US11876020B2 (en) Method for manufacturing a CFET device
WO2012155830A1 (zh) 锗和iii-v混合共平面的绝缘体上硅（s0i）半导体结构及其制备方法
US20030049893A1 (en) Method for isolating semiconductor devices
KR20150000386A (ko) 응력 변형된 반도체 구조물 형성 방법
US20060128075A1 (en) Manufacturing method of silicon on insulator wafer
WO2004073043A2 (en) Semiconductor-on-insulator article and method of making same
US6673696B1 (en) Post trench fill oxidation process for strained silicon processes
US7541258B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JPH05206422A (ja) 半導体装置及びその作製方法
KR100596093B1 (ko) 에스오아이 웨이퍼의 제조 방법
CN114038790A (zh) 保护半导体器件沟道的器件制作方法
JP2003168789A (ja) Ｓｏｉウェーハの製造方法
US9608068B2 (en) Substrate with strained and relaxed silicon regions
CN108063112B (zh) 一种局部化soi区域制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination