CN103745956A - 制备嵌入式锗硅外延的表面处理方法 - Google Patents

制备嵌入式锗硅外延的表面处理方法 Download PDF

Info

Publication number
CN103745956A
CN103745956A CN201410042486.5A CN201410042486A CN103745956A CN 103745956 A CN103745956 A CN 103745956A CN 201410042486 A CN201410042486 A CN 201410042486A CN 103745956 A CN103745956 A CN 103745956A
Authority
CN
China
Prior art keywords
treatment method
surface treatment
source
silicon epitaxial
polysilicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410042486.5A
Other languages
English (en)
Other versions
CN103745956B (zh
Inventor
肖天金
邱裕明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201410042486.5A priority Critical patent/CN103745956B/zh
Publication of CN103745956A publication Critical patent/CN103745956A/zh
Application granted granted Critical
Publication of CN103745956B publication Critical patent/CN103745956B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain

Abstract

本发明提供了一种制备嵌入式锗硅外延的表面处理方法，包括：在半导体器件晶圆的硅衬底中形成NMOS晶体管结构和PMOS晶体管结构；并在NMOS晶体管结构上布置用于掩模的光阻，并随后对半导体器件晶圆的硅衬底进行干法刻蚀，在PMOS晶体管结构上形成源漏凹槽；通过离子注入工艺，在源漏凹槽表面形成非晶态多晶硅层；去除用于掩模的光阻；清洗非晶态多晶硅层的表面；利用第一气体原位腐蚀非晶态多晶硅层，露出硅衬底表面；利用第二气体执行外延生长前的烘烤；执行SiGe沉积，形成嵌入式SiGe源漏结构。

Description

制备嵌入式锗硅外延的表面处理方法
技术领域
本发明涉及半导体制造领域，更具体地说，本发明涉及一种制备嵌入式锗硅外延的表面处理方法。 
背景技术
在65纳米及65纳米以下半导体制造流程中，嵌入式SiGe源漏技术(EmbeddingSiGe)通过在沟道中产生单轴压应力来提高PMOSFET的空穴迁移率，从而提高它的电流驱动能力。其原理是：通过在Si上刻蚀凹槽，选择性地外延生长SiGe层，因SiGe晶格常数与Si不匹配，在垂直沟道方向Si晶格受到拉伸产生张应力，沿沟道方向Si晶格受到压缩产生压应力。此外，由于SiGe具有较小的电阻率，可提高电流驱动能力。 
在硅衬底上的凹槽形成后，常用的嵌入式SiGe制备的方法主要分为4步：1.外延前清洗(Pre-clean)；2.HCl腔体原位（in-situ）腐蚀；3.外延生长前的H2烘烤(工艺温度>700℃)；4.SiGe沉积(工艺温度大约为600℃)。 
对嵌入式SiGe技术影响较大的因素包括SiGe内的Ge含量，这是因为SiGe薄膜中的应变能(应力)随着层厚的增加而增加，当层厚超过某一临界厚度（hc）时，SiGe将不能形成很好的单晶结构，在生长过程中就会发生弛豫，薄膜中积累的应变会引起晶面滑移，使界面原子排列错开，应变急剧释放，以失配位错或者表面起伏的形式释放出来，在薄膜中产生大量缺陷。临界厚度（hc）与薄膜生长条件相关，而薄膜中Ge浓度是对薄膜生长条件影响最大的因素之一。Ge组分越大，SiGe合金薄膜临界厚度越小。 
此外，晶体表面生长时，会受到表面能和应变能共同作用。晶体表面能具 有使表面更加平整的趋势，而应变能则使表面更加粗糙。在生成应变SiGe时，薄膜中急剧应变，表面生长受到应变能作用，往往生成岛状的粗糙表面。因此，在生长应交SiGe材料时，既要合理控制Ge的浓度，设计薄膜生长厚度，又要严格控制生长条件，减少岛状生长，提高器件材料生长质量。 
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种新型的处理硅衬底上的凹槽表面的方法，使得在SiGe沉积之前得到清洁的、低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式SiGe。 
为了实现上述技术目的，根据本发明，提供了一种制备嵌入式锗硅外延的表面处理方法，其包括：在半导体器件晶圆的硅衬底中形成NMOS晶体管结构和PMOS晶体管结构；并在NMOS晶体管结构上布置用于掩模的光阻，并随后对半导体器件晶圆的硅衬底进行干法刻蚀，在PMOS晶体管结构上形成源漏凹槽；通过离子注入工艺，在源漏凹槽表面形成非晶态多晶硅层；去除用于掩模的光阻；清洗非晶态多晶硅层的表面；利用第一气体原位腐蚀非晶态多晶硅层，露出硅衬底表面；利用第二气体执行外延生长前的烘烤；执行SiGe沉积，形成嵌入式SiGe源漏结构。 
优选地，非晶态多晶硅层的厚度介于                                                  
Figure 2014100424865100002DEST_PATH_IMAGE001
之间。 
优选地，离子注入工艺使用的注入离子为Si+、N+和N2+中的一种或多种。 
优选地，离子注入工艺的温度为零下100℃至0℃。 
优选地，通过调节离子注入工艺的注入能量、注入剂量、注入角度和注入旋转次数，在源漏凹槽表面形成   
Figure 2014100424865100002DEST_PATH_IMAGE002
的非晶态多晶硅层。 
优选地，所述第一气体为HCl、Cl2、或HCl与Cl2的混合气体。 
优选地，所采用的气体为氢气H2。 
根据本发明的制备嵌入式锗硅外延的表面处理方法能够使得在SiGe沉积之前得到清洁的、低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的 嵌入式SiGe；有利于形成低位错缺陷的嵌入式SiGe源漏结构。 
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中： 
图1示意性地示出了根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法的第一步骤。 
图2示意性地示出了根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法的第二步骤。 
图3示意性地示出了根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法的第三步骤。 
图4示意性地示出了根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法的第五步骤。 
图5示意性地示出了根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法的第七步骤。 
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。 
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。 
图1至图5示意性地示出了根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法的各个步骤。 
具体地说，如图1至图5所示，根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法包括： 
第一步骤：在半导体器件晶圆的硅衬底中形成NMOS晶体管结构100和PMOS晶体管结构200；并在NMOS晶体管结构100上布置用于掩模的光阻300，并随后对半导体器件晶圆的硅衬底进行干法刻蚀，在PMOS晶体管结构200上形成源漏凹槽21（如图1所示）； 
第二步骤：通过离子注入工艺，在源漏凹槽21表面形成非晶态（amorphous）多晶硅层22； 
优选地，非晶态多晶硅层22的厚度介于   
Figure 2014100424865100002DEST_PATH_IMAGE003
之间。 
具体地，优选地，离子注入工艺使用的注入离子为Si+、N+和N2+中的一种或多种；优选地，离子注入工艺的温度为零下100℃至0℃；而且，优选地，可以通过调节离子注入工艺的注入能量、注入剂量、注入角度和注入旋转次数等，在源漏凹槽21表面形成   
Figure 2014100424865100002DEST_PATH_IMAGE004
的非晶态多晶硅层22（如图2所示）； 
第三步骤：去除用于掩模的光阻200，例如可使用酸槽去除用于掩模的光阻200（如图3所示）； 
第四步骤：清洗非晶态多晶硅层22的表面；例如，可使用外延前清洗处理非晶态多晶硅层22的表面； 
第五步骤：利用第一气体原位（in-situ）腐蚀非晶态多晶硅层22，露出清洁的、低缺陷和粗糙度良好的硅衬底表面（如图4所示）；优选地，所述第一气体为HCl、Cl2、或HCl与Cl2的混合气体。 
第六步骤：利用第二气体执行外延生长前的烘烤，例如，优选地，所采用的气体为氢气H2； 
第七步骤：执行SiGe沉积，形成嵌入式SiGe源漏结构23（如图5所示）；相对于现有技术的方法而言，该嵌入式SiGe源漏结构23具有低位错缺陷。 
根据本发明优选实施例的制备嵌入式锗硅外延的表面处理方法能够使得在SiGe沉积之前得到清洁的、低缺陷和粗糙度良好的硅衬底表面,有助于形成低位错缺陷的嵌入式SiGe；有利于形成低位错缺陷的嵌入式SiGe源漏结构。 
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第 一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。 
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。 

Claims (7)

1.一种制备嵌入式锗硅外延的表面处理方法，其特征在于包括： 
在半导体器件晶圆的硅衬底中形成NMOS晶体管结构和PMOS晶体管结构；并在NMOS晶体管结构上布置用于掩模的光阻，并随后对半导体器件晶圆的硅衬底进行干法刻蚀，在PMOS晶体管结构上形成源漏凹槽； 
通过离子注入工艺，在源漏凹槽表面形成非晶态多晶硅层； 
去除用于掩模的光阻； 
清洗非晶态多晶硅层的表面； 
利用第一气体原位腐蚀非晶态多晶硅层，露出硅衬底表面； 
利用第二气体执行外延生长前的烘烤； 
执行SiGe沉积，形成嵌入式SiGe源漏结构。 
2.根据权利要求1所述的制备嵌入式锗硅外延的表面处理方法，其特征在于，非晶态多晶硅层的厚度介于                                                  
Figure 2014100424865100001DEST_PATH_IMAGE001
之间。 
3.根据权利要求1或2所述的制备嵌入式锗硅外延的表面处理方法，其特征在于，离子注入工艺使用的注入离子为Si+、N+和N2+中的一种或多种。 
4.根据权利要求1或2所述的制备嵌入式锗硅外延的表面处理方法，其特征在于，离子注入工艺的温度为零下100℃至0℃。 
5.根据权利要求1或2所述的制备嵌入式锗硅外延的表面处理方法，其特征在于，通过调节离子注入工艺的注入能量、注入剂量、注入角度和注入旋转次数，在源漏凹槽表面形成   
Figure 2014100424865100001DEST_PATH_IMAGE002
的非晶态多晶硅层。 
6.根据权利要求1或2所述的制备嵌入式锗硅外延的表面处理方法，其特征在于，所述第一气体为HCl、Cl2、或HCl与Cl2的混合气体。 
7.根据权利要求1或2所述的制备嵌入式锗硅外延的表面处理方法，其特征在于，所采用的气体为氢气H2。 
CN201410042486.5A 2014-01-29 2014-01-29 制备嵌入式锗硅外延前的表面处理方法 Active CN103745956B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410042486.5A CN103745956B (zh) 2014-01-29 2014-01-29 制备嵌入式锗硅外延前的表面处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410042486.5A CN103745956B (zh) 2014-01-29 2014-01-29 制备嵌入式锗硅外延前的表面处理方法

Publications (2)

Publication Number Publication Date
CN103745956A true CN103745956A (zh) 2014-04-23
CN103745956B CN103745956B (zh) 2016-04-20

Family

ID=50502966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410042486.5A Active CN103745956B (zh) 2014-01-29 2014-01-29 制备嵌入式锗硅外延前的表面处理方法

Country Status (1)

Country Link
CN (1) CN103745956B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104392929A (zh) * 2014-11-26 2015-03-04 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN104409354A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN104409353A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN105097694A (zh) * 2014-05-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105304567A (zh) * 2014-07-31 2016-02-03 上海华力微电子有限公司 用于形成嵌入式锗硅的方法
CN105529266A (zh) * 2014-10-21 2016-04-27 上海华力微电子有限公司 嵌入式锗硅外延位错缺陷的改善方法
CN105529247A (zh) * 2014-10-21 2016-04-27 上海华力微电子有限公司 嵌入式锗硅的制备方法
CN105719970A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN106449364A (zh) * 2016-11-09 2017-02-22 上海华力微电子有限公司 用于钨沉积前的接触孔表面的处理方法
CN109065624A (zh) * 2018-07-13 2018-12-21 上海华力集成电路制造有限公司 具有锗硅源漏的mos晶体管的制造方法
CN109950256A (zh) * 2019-03-29 2019-06-28 上海华力集成电路制造有限公司 改善fdsoi pmos结构且提高mos器件性能的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120319203A1 (en) * 2011-06-15 2012-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
CN103107070A (zh) * 2011-11-14 2013-05-15 联华电子股份有限公司 半导体装置及制作外延层的方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120319203A1 (en) * 2011-06-15 2012-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacturing the same
CN103107070A (zh) * 2011-11-14 2013-05-15 联华电子股份有限公司 半导体装置及制作外延层的方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097694A (zh) * 2014-05-21 2015-11-25 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105097694B (zh) * 2014-05-21 2020-06-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制备方法
CN105304567A (zh) * 2014-07-31 2016-02-03 上海华力微电子有限公司 用于形成嵌入式锗硅的方法
CN105529247A (zh) * 2014-10-21 2016-04-27 上海华力微电子有限公司 嵌入式锗硅的制备方法
CN105529266A (zh) * 2014-10-21 2016-04-27 上海华力微电子有限公司 嵌入式锗硅外延位错缺陷的改善方法
CN104409353A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN104392929A (zh) * 2014-11-26 2015-03-04 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN104409354A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式碳化硅的制备方法
CN105719970A (zh) * 2014-12-04 2016-06-29 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN105719970B (zh) * 2014-12-04 2019-11-01 中芯国际集成电路制造(上海)有限公司 Mos晶体管的制作方法
CN106449364A (zh) * 2016-11-09 2017-02-22 上海华力微电子有限公司 用于钨沉积前的接触孔表面的处理方法
CN106449364B (zh) * 2016-11-09 2020-01-24 上海华力微电子有限公司 用于钨沉积前的接触孔表面的处理方法
CN109065624A (zh) * 2018-07-13 2018-12-21 上海华力集成电路制造有限公司 具有锗硅源漏的mos晶体管的制造方法
CN109950256A (zh) * 2019-03-29 2019-06-28 上海华力集成电路制造有限公司 改善fdsoi pmos结构且提高mos器件性能的方法
CN109950256B (zh) * 2019-03-29 2020-11-24 上海华力集成电路制造有限公司 改善fdsoi pmos结构且提高mos器件性能的方法

Also Published As

Publication number Publication date
CN103745956B (zh) 2016-04-20

Similar Documents

Publication Publication Date Title
CN103745956A (zh) 制备嵌入式锗硅外延的表面处理方法
US8426284B2 (en) Manufacturing method for semiconductor structure
US8963255B2 (en) Strained silicon carbide channel for electron mobility of NMOS
CN103943508B (zh) Pmos器件的制造方法
US20130175585A1 (en) Methods of Forming Faceted Stress-Inducing Stressors Proximate the Gate Structure of a Transistor
CN105551931A (zh) 在应变松弛缓冲层上方形成应变外延半导体材料的方法
CN102945793A (zh) 一种外延生长锗硅应力层的预清洗方法
CN105514158A (zh) 半导体结构和测试结构的形成方法、测试方法
US9231079B1 (en) Stress memorization techniques for transistor devices
CN103887176B (zh) 一种降低源漏外延生长缺陷的方法
CN103943494A (zh) 选择性外延生长工艺的前处理方法及半导体器件制造方法
US20140097467A1 (en) Compressively strained soi substrate
US20150236125A1 (en) Semiconductor device and manufacturing method thereof
TWI624948B (zh) 在ｆｉｎｆｅｔ裝置上形成應變通道區之方法
CN104362096A (zh) SiGe源漏MOS器件制造方法
CN103943507A (zh) 嵌入式锗硅外延位错缺陷的改善方法
CN103871850A (zh) PMOS制造工艺中减少e-SiGe晶格缺陷的方法
CN104064521A (zh) 半导体工艺方法以及半导体结构
CN104392919B (zh) Nmos器件的硅衬底表面的处理方法及nmos器件的制作方法
Hikavyy et al. Application of selective epitaxial growth in the sub 20 nm FinFET device fabrication
CN102290352A (zh) 一种mos晶体管局部应力的引入技术
US9923056B2 (en) Method of fabricating a MOSFET with an undoped channel
CN104409354A (zh) 嵌入式碳化硅的制备方法
CN110246763A (zh) 半导体结构及其制造方法
CN104392960A (zh) 改善SiGe CMOS工艺中PMOS器件的电学性能的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant