CN106449364B - 用于钨沉积前的接触孔表面的处理方法 - Google Patents

用于钨沉积前的接触孔表面的处理方法 Download PDF

Info

Publication number
CN106449364B
CN106449364B CN201610985481.5A CN201610985481A CN106449364B CN 106449364 B CN106449364 B CN 106449364B CN 201610985481 A CN201610985481 A CN 201610985481A CN 106449364 B CN106449364 B CN 106449364B
Authority
CN
China
Prior art keywords
contact hole
tungsten
minutes
wet cleaning
implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610985481.5A
Other languages
English (en)
Other versions
CN106449364A (zh
Inventor
肖天金
钟斌
高林
周海锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201610985481.5A priority Critical patent/CN106449364B/zh
Publication of CN106449364A publication Critical patent/CN106449364A/zh
Application granted granted Critical
Publication of CN106449364B publication Critical patent/CN106449364B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供了一种用于钨沉积前的接触孔表面的处理方法，包括：第一步骤：对半导体器件晶圆的硅衬底执行接触孔干法刻蚀，形成接触孔；第二步骤：对形成的接触孔进行第一次湿法清洗以去除接触孔表面的杂质；第三步骤：通过离子注入，在接触孔表面形成的非晶态层，从而，使接触孔表面残留的聚合物的结构变得疏松，在后续湿法清洗中易于剥落；第四步骤：对接触孔进行第二次湿法清洗以去除接触孔表面的残留杂质和接触孔表面的非晶态层；第五步骤：对接触孔进行接触孔金属填充。

Description

用于钨沉积前的接触孔表面的处理方法
技术领域
本发明涉及半导体制造领域，具体涉及28纳米及28纳米以下的接触孔的制备技术领域和工艺制程；更具体地说，本发明涉及一种用于钨沉积前的接触孔表面的处理方法。
背景技术
为了满足器件集成度要求，28纳米逻辑电路设计中接触孔(contact)的关键尺寸减低到了40纳米以下，接触孔的深宽比(Aspect Ratio,AR)超过了4:1，这对接触孔金属化工艺提出了极大的挑战。接触孔金属化工艺包含钛衬垫层/氮化钛阻挡层沉积和钨化学气相沉积两部分。
具体地，目前，接触孔段的工艺大致分为以下几个步骤：1)接触孔刻蚀；2)接触孔表面清洗；3)接触孔金属填充，其中接触孔金属化工艺包含如下六步：
1.沉积前脱气处理(degas)；
2.表面原位预清洁处理(pre-clean)；
3.通过离子化金属等离子(Ionized Metal Plasma,IMP)方式淀积一层钛膜，形成衬垫层；
4.通过金属有机物化学气相淀积(Metal-Organic,MOCVD)方式淀积一层氮化钛膜，形成阻挡层；
5.通过脉冲成核法(Pulsed Nucleation Layer,PNL)沉积成核层钨(nucleationW)；
6.通过化学气相沉积生成大块钨(bulk W)。
尽管化学气相沉积具有优良的台阶覆盖率以及对高深宽比接触孔无空洞填充能力，但是在28纳米技术节点由于关键尺寸变小，受接触孔表面的杂质(如含碳聚合物等残留物)的影响，后续的沉积前脱气处理和表面原位预清洁处理无法完全去除这些杂质，在钨沉积时触孔表面有挥发物析出，阻止钨沉积的WF6等工艺气体进入接触孔，从而导致钨填充的钨空洞(W void)缺陷。
发明内容
本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够减少接触孔表面的杂质，从而降低钨沉积后的钨空洞的用于钨沉积前的接触孔表面的处理方法。
为了实现上述技术目的，根据本发明，提供了一种用于钨沉积前的接触孔表面的处理方法，包括：
第一步骤：对半导体器件晶圆的硅衬底执行接触孔干法刻蚀，形成接触孔；
第二步骤：对形成的接触孔进行第一次湿法清洗以去除接触孔表面的杂质；
第三步骤：通过离子注入，在接触孔表面形成非晶态层；
第四步骤：对接触孔进行第二次湿法清洗以去除接触孔表面的残留杂质和接触孔表面的非晶态层；
第五步骤：对接触孔进行接触孔金属填充。
优选地，离子注入通过调节注入能量、注入剂量、注入角度和注入旋转次数中的一种或多种来控制非晶态层的厚度；其中注入角度介于0～25度之间，注入旋转次数为2～12次。
优选地，非晶态层的厚度介于10～30埃之间。
优选地，离子注入中使用的注入离子为Ar+、Xe+和N+中的一种或多种。
优选地，离子注入的温度为零下100℃至26℃。
优选地，第一次湿法清洗使用的化学试剂为HF、SPM和SC1。
优选地，第一次湿法清洗包括：利用HF清洗2分钟，利用SPM清洗10分钟，利用SC1清洗5分钟。
优选地，第二次湿法清洗使用的化学试剂为HF、SPM和SC1。
优选地，第二次湿法清洗包括：利用HF清洗2分钟，利用SPM清洗10分钟，利用SC1清洗5分钟。
优选地，对接触孔进行接触孔金属填充的步骤包括：执行沉积前脱气处理；执行表面原位预清洁处理；通过离子化金属等离子方式淀积一层钛膜，形成衬垫层；通过金属有机物化学气相淀积的方式淀积一层氮化钛膜，形成阻挡层；通过脉冲成核法沉积成核层钨；通过化学气相沉积生成大块钨。
本发明的用于钨沉积前的接触孔表面的处理方法能降低钨沉积后的钨空洞，从而改善器件的WAT(wafer acceptance test，晶片可接受性测试)和可靠性。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1示意性地示出了根据本发明优选实施例的用于钨沉积前的接触孔表面的处理方法的流程图。
需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
为了检测钨填充之后的缺陷，在钨化学机械研磨后的对试验硅片进行电子束扫描(Ebeam scan)，对产生钨空洞的接触孔数目进行了统计。基于统计结果，本发明提出了一种用于钨沉积前的接触孔表面的处理方法，以减少接触孔表面的杂质，从而降低钨沉积后的钨空洞。
图1示意性地示出了根据本发明优选实施例的用于钨沉积前的接触孔表面的处理方法的流程图。
如图1所示，根据本发明优选实施例的用于钨沉积前的接触孔表面的处理方法包括：
第一步骤S1：对半导体器件晶圆的硅衬底执行接触孔干法刻蚀，形成接触孔；
第二步骤S2：对形成的接触孔进行第一次湿法清洗以去除接触孔表面的杂质；
优选地，第一次湿法清洗使用的化学试剂为HF、SPM和SC1。更优选地，第一次湿法清洗包括：利用HF清洗2分钟，利用SPM清洗10分钟，利用SC1清洗5分钟。
第三步骤S3：通过离子注入，在接触孔表面形成非晶态层；从而，使接触孔表面残留的聚合物的结构变得疏松，在后续湿法清洗中易于剥落；
优选地，离子注入通过调节注入能量、注入剂量、注入角度和注入旋转次数中的一种或多种来控制非晶态层的厚度。其中，注入角度介于0～25度之间，注入旋转次数为2～12次。
优选地，非晶态层的厚度介于10～30埃
Figure GDA0002094480390000041
之间。
优选地，离子注入中使用的注入离子为Ar+、Xe+和N+中的一种或多种。优选地，离子注入的温度为零下100℃至26℃。
第四步骤S4：对接触孔进行第二次湿法清洗以去除接触孔表面的残留杂质和接触孔表面的非晶态层；
优选地，第二次湿法清洗使用的化学试剂为HF、SPM和SC1。更优选地，第二次湿法清洗包括：利用HF清洗2分钟，利用SPM清洗10分钟，利用SC1清洗5分钟。
第五步骤S5：对接触孔进行接触孔金属填充。
优选地，对接触孔进行接触孔金属填充的步骤包括：1)执行沉积前脱气处理(例如，工艺温度400℃，工艺时间5分钟)；2)执行表面原位预清洁处理(例如，艺时间2秒)；3)通过离子化金属等离子方式淀积一层钛膜，形成衬垫层(例如，工艺温度180℃，厚度
Figure GDA0002094480390000051
)；4)通过金属有机物化学气相淀积的方式淀积一层氮化钛膜，形成阻挡层(例如，工艺温度400℃，厚度
Figure GDA0002094480390000052
)；5)通过脉冲成核法沉积成核层钨(例如，工艺温度400℃，厚度
Figure GDA0002094480390000053
)；6)通过化学气相沉积生成大块钨(例如，工艺温度400℃，厚度
Figure GDA0002094480390000054
)。
本发明的用于钨沉积前的接触孔表面的处理方法能降低钨沉积后的钨空洞，从而改善器件的WAT(wafer acceptance test，晶片可接受性测试)和可靠性。
此外，需要说明的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
而且还应该理解的是，本发明并不限于此处描述的特定的方法、化合物、材料、制造技术、用法和应用，它们可以变化。还应该理解的是，此处描述的术语仅仅用来描述特定实施例，而不是用来限制本发明的范围。必须注意的是，此处的以及所附权利要求中使用的单数形式“一个”、“一种”以及“该”包括复数基准，除非上下文明确表示相反意思。因此，例如，对“一个元素”的引述意味着对一个或多个元素的引述，并且包括本领域技术人员已知的它的等价物。类似地，作为另一示例，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。因此，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。此处描述的结构将被理解为还引述该结构的功能等效物。可被解释为近似的语言应该被那样理解，除非上下文明确表示相反意思。
而且，本发明实施例的方法和/或系统的实现可包括手动、自动或组合地执行所选任务。而且，根据本发明的方法和/或系统的实施例的实际器械和设备，可利用操作系统通过硬件、软件或其组合实现几个所选任务。

Claims (6)

1.一种用于钨沉积前的接触孔表面的处理方法，其特征在于包括：
提供钨化学机械研磨后的试验硅片，并对试验硅片进行电子束扫描，以检测钨填充之后的缺陷并统计出产生钨空洞的接触孔数目，根据统计的结果执行以下第一至第五步骤；
第一步骤：对半导体器件晶圆的硅衬底执行接触孔干法刻蚀，形成接触孔；
第二步骤：对形成的接触孔进行第一次湿法清洗以去除接触孔表面的杂质，第一次湿法清洗使用的化学试剂为HF、SPM和SC1；
第三步骤：通过离子注入，在接触孔表面形成非晶态层，非晶态层的厚度介于10～30埃之间；
第四步骤：对接触孔进行第二次湿法清洗以去除接触孔表面的残留杂质和接触孔表面的非晶态层，第二次湿法清洗使用的化学试剂为HF、SPM和SC1；
第五步骤：对接触孔进行接触孔金属填充，对接触孔进行接触孔金属填充的步骤包括：执行沉积前脱气处理；执行表面原位预清洁处理；通过离子化金属等离子方式淀积一层钛膜，形成衬垫层；通过金属有机物化学气相淀积的方式淀积一层氮化钛膜，形成阻挡层；通过脉冲成核法沉积成核层钨；通过化学气相沉积生成大块钨，以改善28纳米技术节点的所述大块钨中的空洞缺陷。
2.根据权利要求1所述的用于钨沉积前的接触孔表面的处理方法，其特征在于，离子注入通过调节注入能量、注入剂量、注入角度和注入旋转次数中的一种或多种来控制非晶态层的厚度；其中注入角度介于0～25度之间，注入旋转次数为2～12次。
3.根据权利要求1或2所述的用于钨沉积前的接触孔表面的处理方法，其特征在于，离子注入中使用的注入离子为Ar+、Xe+和N+中的一种或多种。
4.根据权利要求1或2所述的用于钨沉积前的接触孔表面的处理方法，其特征在于，离子注入的温度为零下100℃至26℃。
5.根据权利要求1或2所述的用于钨沉积前的接触孔表面的处理方法，其特征在于，第一次湿法清洗包括：利用HF清洗2分钟，利用SPM清洗10分钟，利用SC1清洗5分钟。
6.根据权利要求1或2所述的用于钨沉积前的接触孔表面的处理方法，其特征在于，第二次湿法清洗包括：利用HF清洗2分钟，利用SPM清洗10分钟，利用SC1清洗5分钟。
CN201610985481.5A 2016-11-09 2016-11-09 用于钨沉积前的接触孔表面的处理方法 Active CN106449364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610985481.5A CN106449364B (zh) 2016-11-09 2016-11-09 用于钨沉积前的接触孔表面的处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610985481.5A CN106449364B (zh) 2016-11-09 2016-11-09 用于钨沉积前的接触孔表面的处理方法

Publications (2)

Publication Number Publication Date
CN106449364A CN106449364A (zh) 2017-02-22
CN106449364B true CN106449364B (zh) 2020-01-24

Family

ID=58208198

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610985481.5A Active CN106449364B (zh) 2016-11-09 2016-11-09 用于钨沉积前的接触孔表面的处理方法

Country Status (1)

Country Link
CN (1) CN106449364B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192560A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法
KR20100027533A (ko) * 2008-09-02 2010-03-11 주식회사 동부하이텍 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치
CN103745956A (zh) * 2014-01-29 2014-04-23 上海华力微电子有限公司 制备嵌入式锗硅外延的表面处理方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120119302A1 (en) * 2010-11-11 2012-05-17 International Business Machines Corporation Trench Silicide Contact With Low Interface Resistance
CN104409353A (zh) * 2014-11-26 2015-03-11 上海华力微电子有限公司 嵌入式碳化硅的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101192560A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 接触孔的填充方法
KR20100027533A (ko) * 2008-09-02 2010-03-11 주식회사 동부하이텍 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치
CN103745956A (zh) * 2014-01-29 2014-04-23 上海华力微电子有限公司 制备嵌入式锗硅外延的表面处理方法

Also Published As

Publication number Publication date
CN106449364A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
US7462565B2 (en) Method of manufacturing semiconductor device
TWI582230B (zh) A cleaning solution for a semiconductor element, and a cleaning method using the cleaning solution
US7452806B2 (en) Method of forming inductor in semiconductor device
US7314828B2 (en) Repairing method for low-k dielectric materials
US20050266681A1 (en) Formation of low resistance via contacts in interconnect structures
JP6921990B2 (ja) 超伝導体相互接続のための予洗浄および堆積の方法
US20130171819A1 (en) Methods for integration of metal/dielectric interconnects
US20020111017A1 (en) Pre-pattern surface modification for low-k dielectrics using A H2 plasma
CN107078043B (zh) 抑制了包含钽的材料的损伤的半导体元件的清洗液、及使用其的清洗方法
WO2007046835A1 (en) Non-plasma method of removing photoresist from a substrate
US6184134B1 (en) Dry process for cleaning residues/polymers after metal etch
CN110945631B (zh) 抑制钴、氧化铝、层间绝缘膜、氮化硅的损伤的组成液及使用其的清洗方法
CN106449364B (zh) 用于钨沉积前的接触孔表面的处理方法
US6547647B2 (en) Method of wafer reclaim
US10312107B2 (en) Forming interconnect structure using plasma treated metal hard mask
US20060063388A1 (en) Method for using a water vapor treatment to reduce surface charge after metal etching
US20090023299A1 (en) Reduction of defects formed on the surface of a silicon oxynitride film
US20210296118A1 (en) Embedded Metal Contamination Removal from BEOL Wafers
US9029171B2 (en) Self repairing process for porous dielectric materials
US7858515B2 (en) Method for forming metal line in semiconductor device
Singh et al. Middle of Line (MoL) Cleaning Challenges in Sub-20nm Node Device Manufacturing
Lin et al. Metal Hard Mask Employed Cu/Low k Film Post Ash and Wet Clean Process Optimization and Integration into 65nm Manufacturing Flow
JPH11121622A (ja) 半導体素子のコンタクト形成方法
Hattori et al. Novel Single-Wafer Single-Chamber Dry and Wet Hybrid System for Stripping and In Situ Cleaning of High-Dose Ion-Implanted Photoresists
KR100591162B1 (ko) 반도체 소자의 콘택홀 세정 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant