CN101192560A - 接触孔的填充方法 - Google Patents
接触孔的填充方法 Download PDFInfo
- Publication number
- CN101192560A CN101192560A CNA2006101188136A CN200610118813A CN101192560A CN 101192560 A CN101192560 A CN 101192560A CN A2006101188136 A CNA2006101188136 A CN A2006101188136A CN 200610118813 A CN200610118813 A CN 200610118813A CN 101192560 A CN101192560 A CN 101192560A
- Authority
- CN
- China
- Prior art keywords
- contact hole
- titanium
- layer
- fill method
- fill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
公开了一种接触孔的填充方法,包括步骤:提供一表面具有接触孔开口的硅衬底;在所述接触孔开口内形成粘附层;对所述硅片进行快速热退火处理;在所述粘附层上面形成阻挡层;在所述接触孔开口内的所述阻挡层上填充金属。本发明的填充方法可应用于半导体制造领域中,其通过对接触孔填充工艺进行改进,解决了现有的0.25微米以下工艺中出现的接触孔形成质量较差的问题。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种接触孔的填充方法。
背景技术
半导体集成电路的制作过程极其复杂,需要在一小面积的硅片上制作出特定电路所需要的各种电子组件,并且还需要在各个组件间制作适当的内连导线形成电性连接,才能发挥其所期望实现的功能。其中,为了实现硅片上多层电路间的电连接需要制作大量的接触孔,这些接触孔性能的好坏对电路的整体性能有着重要的影响。
随着集成电路的制作向超大规模集成电路发展,其内部电路的密度越来越大,元件数量不断增加,器件尺寸不断缩小,当器件尺寸缩小至次微米量级时,相应地会产生许多新的问题,如器件、接触孔阻值增大,RC延迟加长等,这些都对半导体制造工艺提出了更多新的挑战。
一个典型的例子是在进入0.25微米以下工艺后,采用现有的填充方法制作的接触孔会出现一些新的问题。图1为现有的接触孔填充方法的流程图,图2A至2D为说明现有的接触孔填充方法的器件结构剖面示意图,下面结合图1和图2A至2D对现有的接触孔的填充方法及其出现的问题进行说明。
首先,在与硅衬底中的电极对应的位置形成接触孔开口(S101),如图2A所示,在硅衬底201上沉积厚的层间介电层202,并采用光刻、刻蚀的方法在层间介电层202上与硅衬底中电极(图中未示出)相对应的位置处形成接触孔开口203。形成该开口后,再填充入金属就可以制成实现层间电连接的接触孔。通常填充的是金属钨(W),所用的方法是化学气相沉积方法。不过在钨的CVD沉积之前一般还需要先形成一层粘附层和一层阻挡层。原因在于,一方面金属钨与层间介电层(通常为氧化物)间的粘附力不强;另一方面如果直接沉积金属钨来填充接触孔,则其CVD的反应物WF6会与接触孔底部的硅发生反应,导致对硅的消耗以及对硅衬底的侧向侵蚀,所形成的WSix的电阻率也相对较高,对器件性能不利。在填充金属钨之前先形成一粘附层/阻挡层既可以使金属钨能够完全地粘连在接触孔的氧化物上,又可以有效地防止WF6与硅衬底形成高阻层,从而提高接触孔的形成质量。
基于上述原因,在形成接触孔开口后,接着需沉积一层粘附层(S102),如图2B所示,在硅衬底表面依其形貌形成了一层粘附层204。该粘附层通常是利用化学气相沉积(CVD,Chemical Vapor Deposition)方法或物理气相沉积(PVD,Physical Vapor Deposition)方法沉积一层钛(Ti)来形成。该钛层和层间介电层间具有非常好的粘连性,并能够在沉积过程中与硅衬底发生反应,直接形成低阻的钛硅化合物206,这对形成高质量的接触孔很有利。
形成粘附层后,再在其上沉积一层阻挡层(S103),如图2C所示,通常利用CVD方法沉积一层氮化钛层来形成该阻挡层205,一方面其可以防止Ti层和填充钨时所用的反应气体WF6发生反应,另一方面其与钨具有很好的黏附性,可以提高接触孔填充的牢固性。
最后,填充金属钨形成钨塞(S104),如图2D所示,利用CVD工艺在接触孔内填充金属钨208完成接触孔的填充,实现层间的电连接。
在上述的填充过程中,由图2B可以看出,沉积钛形成粘附层时,在钛层与硅衬底相接触的地方--接触孔底部,在位(in situ)形成了钛硅化合物206。0.25微米工艺以前,该在位形成的钛硅化合物为低阻的C-54钛硅化合物,其可以与衬底形成良好的电接触,从而有效降低接触孔底部的接触电阻。但是,当工艺达到0.25微米以下时,由于钛硅化合物固有的特性,其在窄尺寸下的反应不够充分,不能形成低阻的C-54相的钛硅化合物,而是形成了具有高阻特性的C-49相的钛硅化合物206,而且,该C-49相的钛硅化合物还属于一种不稳定的过度相,如图2B所示,在工艺完成后常可以在其内发现一些因Ti扩散出去而形成的空洞207,这些都对接触孔的形成质量及器件性能不利。
为解决这一0.25微米以下工艺中出现的新问题,不少制造者纷纷在后续的半导体制造工艺中引入钴(Co),由其搭配Ti粘附层来形成低阻抗的钴硅化物(CoSix)。但是,采用钴需要新的投资,会增加生产成本,此外,钴本身也有其不可取之处,其形成钴硅化合物时对硅的消耗较大(钴硅化合物中,钴与硅的消耗比为1∶3.61,而钛硅化合物中,钛与硅的消耗比仅为1∶2.22),减少了浅结中有用的动态区,这对于动态区较薄的器件,如动态随机存取存储器(DRAM,Dynamic Random Access Memory),是无法接受的。所以希望可以仍以钛为粘附层,寻找更为合适的接触孔填充方法,以解决上述因接触孔尺寸较小而引发的接触孔质量较差的问题。
申请号为200310109530.1的中国专利中公开了一种形成钛硅化合物的方法,该方法在形成钛粘附层和氮化钛阻挡层后增加了两步退火工艺和一步清洗工艺,以改善钛硅化合物的形成质量。但是,钛、钛硅化物与氮化钛的热膨胀系数不一致,而该方法是在氮化钛形成后再进行的退火处理,这会导致钛硅化物与氮化钛膜的界面在热应力的作用下发生断裂,反而会影响接触孔的形成质量,这一点在实践中也得到了证实。
发明内容
本发明提供了一种接触孔的填充方法,该方法对接触孔填充工艺进行了改进,改善了现有的0.25微米以下工艺中出现的接触孔形成质量较差的问题。
本发明提供的一种接触孔的填充方法,包括步骤:
提供一表面具有接触孔开口的硅衬底;
在所述接触孔开口内形成粘附层;
对所述硅衬底进行快速热退火处理;
在所述粘附层上形成阻挡层;
在所述接触孔开口内的所述阻挡层上填充金属。
其中,所述快速热退火处理的炉温在800到900℃之间,且在所述快速热退火过程中通入了氮气、氩气或氦气的任一种,其流量在1000到10000sccm之间。此外,所述快速热退火的处理时间在5到60秒之间。
其中,所述粘附层是利用化学气相沉积方法形成的。
其中,所述金属为钨。
与现有技术相比,本发明具有以下优点:
本发明的接触孔填充方法,在形成粘附层后,增加了一步快速高温热退火工艺,该步工艺的加入可以令形成粘附层时,在接触孔底部生成的不稳定的过度相的硅化合物转变为稳定的硅化合物,或使生成不充分的硅化合物充分生成,有效地降低了接触孔底部的接触电阻,提高了接触孔的形成质量。
本发明的接触孔填充方法,是在形成阻挡层之前进行的快速高温热退火处理,可以防止因粘附层/阻挡层之间的热膨胀系数不同而导致的两层间界面在热应力的作用下发生断裂的现象,确保了接触孔具有好的形成质量。另外,本发明的填充方法仅仅增加了一次快速热退火处理步骤,工艺简单,实现方便,对生产周期影响不大。
附图说明
图1为现有的接触孔填充方法的流程图;
图2A至2D为说明现有的接触孔填充方法的器件结构剖面示意图;
图3为本发明的接触孔填充方法的流程图;
图4A至4E为说明本发明的接触孔填充方法的器件结构剖面示意图;
图5为采用本发明填充方法形成的接触孔的电阻特性的测试结果图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。
本发明的处理方法可被广泛地应用到许多应用中,并且可利用许多适当的材料制作,下面是通过较佳的实施例来加以说明,当然本发明并不局限于该具体实施例,本领域内的普通技术人员所熟知的一般的替换无疑地涵盖在本发明的保护范围内。
其次,本发明利用示意图进行了详细描述,在详述本发明实施例时,为了便于说明,表示器件结构的剖面图会不依一般比例作局部放大,不应以此作为对本发明的限定,此外,在实际的制作中,应包含长度、宽度及深度的三维空间尺寸。
本发明针对0.25微米以下工艺中出现的,在接触孔底部生成不稳定的过度相的硅化合物或生成不充分的硅化合物,从而导致接触孔形成质量较差,影响器件性能的问题,提出了新的改进的接触孔填充方法。本发明的填充方法,首先提供了一表面具有接触孔开口的硅片,然后,在接触孔开口内形成粘附层,接着,执行一步对硅衬底进行快速热退火处理的步骤后;再在该粘附层上形成阻挡层;最后,在接触孔开口内的阻挡层上填充金属,完成对接触孔的填充。本发明在形成钛粘附层之后,增加的快速热退火处理可以令沉积粘附层时形成的高阻的不稳定的硅化合物转变为低阻的稳定的硅化合物,令未充分生成的硅化合物继续生成至充分,从而实现提高接触孔的形成质量和器件的电性能的目的。
图3为本发明的接触孔填充方法的流程图,图4A至4E为说明本发明的接触孔填充方法的器件结构剖面示意图,下面结合图3和图4A至4E详细说明本发明的具体实施例。
本发明的一个具体实施例是在DRAM器件中制作尺寸为0.14微米的接触孔,因该类器件的动态区较薄,如果该接触孔引入钴金属来降低接触阻抗,接触孔底部下方的动态区就会大量减少,甚至导致器件无法正常工作,故而本实施例中还是采用金属钛作为接触孔的粘附层并同时生成低阻抗的钛硅化物的工艺流程。本实施例中,采用本发明的填充方法可以将沉积钛时在位形成的高阻的不稳定的C-49钛硅化合物转变为低阻、稳定的C-54钛硅化合物,从而提高接触孔的形成质量。
首先,在所提供的硅衬底上形成接触孔的开口(S301),如图4A所示,在硅衬底201上沉积厚的层间介电层202,该层通常可利用CVD方法沉积未掺杂的二氧化硅、掺磷的氧化硅等形成,再利用光刻、刻蚀方法在该层间介电层202内形成接触孔开口203,该开口的底部与硅衬底内的电极部分(图中未示出)相连接。
然后,形成粘附层(S302),如图4B所示,在硅片表面依其形貌,在衬底表面、接触孔开口的侧壁及底部形成了一层粘附层204。本实施例中该粘附层是利用CVD方法形成的钛层,本实施例中,考虑到随后进行的退火处理可能对其厚度带来的影响,将该钛粘附层的厚度设置在30到200之间,如为50、100或150等,具体采用何种厚度,可以根据具体器件要求优化确定,该层厚度的确定是否合适对接触孔性能有一定的影响:如果该钛层过薄,最终形成的钛硅化合物会过少,甚至不能覆盖整个接触孔的底部,结果导致接触孔性能不佳;但如果该钛层过厚,又会在形成钛硅化合物后还余留下较多的钛,这些钛隔在低阻的钛硅化合物及填充的金属之间,同样也会使接触孔的接触电阻变大。
如图4B中所示,形成该钛粘附层时,会在接触孔底部与硅衬底相接触的地方在位形成钛硅化合物。但是,在接触孔尺寸仅为0.14微米的窄尺寸情况下,在接触孔底部在位形成的是具有高阻特性的C-49的钛硅化合物206,此外,因该C-49钛硅化合物属于一种过度相的产物,不够稳定,其内部经常会出现一些因Ti扩散出去而形成的空洞207,这些都对接触孔的接触特性及器件的性能不利。
为改善接触孔的接触特性,希望将高阻的C-49钛硅化合物转变为C-54钛硅化合物,为此,本实施例中在形成钛粘附层后增加了一步快速热退火处理工艺(S303)。图4C为热处理后的器件结构剖面图,如图4C所示,经过热处理后,原来不稳定的、带空洞的C-49钛硅化合物转变为了较为致密的低阻的C-54钛硅化合物401,使原来未生成充分的钛硅化合物可以充分生成。为实现上述目的,本步退火处理的工艺条件有一定的要求:快速热退火的处理温度(指炉温)要达到800到900℃之间,如为810℃、830℃、850℃或870℃等,处理的持续时间可以在5到60秒之间,注意到为了兼顾器件性能与热预算,不同的温度下所适用的优选的处理时间也会略有不同,如在830℃下,优选的处理时间可以在30到50秒间,如40秒;在870℃下,优选的处理时间可以在10到30秒之间,如为20秒等。本实施例中,进行热退火处理的同时通入了氮气以保护硅片,氮气的优选的流量可以在1000到10000sccm之间,如为2000sccm、5000sccm、7000sccm等。在本发明的其他实施例中,也可以通入一些其他的惰性气体对硅片进行保护,如氩气、氦气等。
由于本步的退火时间很短,并结合温度进行了优化,其对器件的热预算方面影响不大,另外,虽然在本步中会有部分表面的钛金属被氮气氮化成氮化钛,但因随后进行的阻挡层生长也需要生长氮化钛,故而对接触孔的形成质量和器件的性能影响不大,这可以从在后面的性能测试中得到证明。
接着,再形成一层阻挡层(S304),如图4D所示,本实施例中采用CVD方法形成了氮化钛层来作为阻挡层205,该层厚度需进行优化,该层厚度过薄,其黏附和阻挡作用会不足,过厚,会增加接触孔的接触电阻。本实施例中结合本发明特点,适当考虑了加入退火工艺后该层厚度可能的变化,通常可以将其厚度设置在50到200之间,如为50、100或150等。
最后,在接触孔内填充金属,完成接触孔的填充(S304),如图4E所示,本实施例中是利用CVD方法在接触孔内填充金属钨208完成接触孔的填充的,在本发明的其他实施例中,还可以向接触孔内填充其他的金属,如铝、铜等,也还可以利用其他的方法填充,如利用脉冲成核层(PNL,PulsedNucleation Layer)技术填充金属。
为验证本发明的接触孔填充方法可以提高接触孔的接触特性,对采用本发明方法前后的0.14微米接触孔的电阻特性进行了测试。在采用本发明之前,测试得到该接触孔的接触电阻值全都大于4000Ohm/ea,图5为采用本发明填充方法形成的接触孔的电阻特性的测试结果图,如图5所示,其中501所示的点为钛层厚度不同时测试得到的接触电阻数据值,502所示曲线为测试得到的接触电阻值随钛层厚度变化的曲线,可以看到,在钛层厚度在100时,采用本发明方法填充的接触孔的接触电阻降至了1400Ohm/ea以下,且随着钛层厚度进一步减小,该测试得到的接触电阻值也随之降低,当钛层厚度为30时,测得的接触电阻也降到了900Ohm/ea左右。与之前测得的采用传统填充方法制作的接触孔的4000Ohm/ea以上的接触电阻相比,采用本发明填充方法制作的接触孔的接触特性已有了显著的提高。
本实施例中,粘附层钛是利用CVD方法制作形成,在本发明的其他实施例中,也可以利用物理气相沉积(PVD,Physical Vapor Deposition)方法、原子层沉积(ALD,Atomic Layer Deposition)方法等形成该粘附层,只要在形成该粘附层之后,增加一步快速热退火处理步骤,也可以改善接触孔的接触特性和形成质量。
本实施例中,利用本发明在DRAM器件中制作了小于0.25微米的接触孔,明显改善了接触孔的特性,在本发明的其他实施例中,还可以利用本发明的填充方法在其他类型的器件中形成接触孔,如静态存储器,闪存、各种逻辑电路等,可以达到相同的效果。
本实施例中,是利用钛层为粘附层,氮化钛层为阻挡层对接触孔进行填充,在本发明的其他实施例中,也可以对利用其他材料为粘附层和阻挡层的接触孔进行类似的处理,即在形成粘附层后增加一步热退火处理,以改善粘附层与衬底间的连接的紧密性,使硅化合物的形成更为充分、致密,同样可以起到提高接触孔的接触特性和形成质量的作用,只要是在形成粘附层后利用热退火处理来加强粘附层与衬底间的接触特性的,就应落入本发明的保护范围之内。此外,当采用不同材料作粘附层时,要注意需要的快速热退火工艺的温度会有所区别,具体到不同材料的温度的确定,本领域的普通技术人员应该可以根据所用材料的特性实验得到,在此不再赘述。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域技术人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改,因此本发明的保护范围应当以本发明权利要求所界定的范围为准。
Claims (10)
1.一种接触孔的填充方法,包括步骤:
提供一表面具有接触孔开口的硅衬底;
在所述接触孔开口内形成粘附层;
对所述硅衬底进行快速热退火处理;
在所述粘附层上形成阻挡层;
在所述接触孔开口内的所述阻挡层上填充金属。
2.如权利要求1所述的填充方法,其特征在于:所述快速热退火的处理温度在800到900℃之间。
3.如权利要求1所述的填充方法,其特征在于:在所述快速热退火过程中通入氮气、氩气或氦气中的任一种。
4.如权利要求3所述的填充方法,其特征在于:所述氮气、氩气或氦气的流量在1000到10000sccm之间。
5.如权利要求1所述的填充方法,其特征在于:所述快速热退火的处理时间在5到60秒之间。
6.如权利要求1所述的填充方法,其特征在于:所述粘附层为钛层,所述阻挡层为氮化钛层。
9.如权利要求1所述的填充方法,其特征在于:所述粘附层是利用化学气相沉积方法形成的。
10.如权利要求1所述的填充方法,其特征在于:所述金属为钨。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101188136A CN101192560A (zh) | 2006-11-28 | 2006-11-28 | 接触孔的填充方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA2006101188136A CN101192560A (zh) | 2006-11-28 | 2006-11-28 | 接触孔的填充方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101192560A true CN101192560A (zh) | 2008-06-04 |
Family
ID=39487453
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006101188136A Pending CN101192560A (zh) | 2006-11-28 | 2006-11-28 | 接触孔的填充方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101192560A (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103633012A (zh) * | 2012-08-13 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 改善硅片翘曲度的方法 |
CN103887158A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种钛硅化合物的非原位制程方法 |
CN106158822A (zh) * | 2014-08-07 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 接触结构及其形成方法 |
CN106449364A (zh) * | 2016-11-09 | 2017-02-22 | 上海华力微电子有限公司 | 用于钨沉积前的接触孔表面的处理方法 |
-
2006
- 2006-11-28 CN CNA2006101188136A patent/CN101192560A/zh active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103633012A (zh) * | 2012-08-13 | 2014-03-12 | 上海华虹宏力半导体制造有限公司 | 改善硅片翘曲度的方法 |
CN103633012B (zh) * | 2012-08-13 | 2016-11-02 | 上海华虹宏力半导体制造有限公司 | 改善硅片翘曲度的方法 |
CN103887158A (zh) * | 2012-12-20 | 2014-06-25 | 上海华虹宏力半导体制造有限公司 | 一种钛硅化合物的非原位制程方法 |
CN106158822A (zh) * | 2014-08-07 | 2016-11-23 | 台湾积体电路制造股份有限公司 | 接触结构及其形成方法 |
US10269713B2 (en) | 2014-08-07 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
US10756017B2 (en) | 2014-08-07 | 2020-08-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact structure and method of forming |
CN112530904A (zh) * | 2014-08-07 | 2021-03-19 | 台湾积体电路制造股份有限公司 | 接触结构及其形成方法 |
CN106449364A (zh) * | 2016-11-09 | 2017-02-22 | 上海华力微电子有限公司 | 用于钨沉积前的接触孔表面的处理方法 |
CN106449364B (zh) * | 2016-11-09 | 2020-01-24 | 上海华力微电子有限公司 | 用于钨沉积前的接触孔表面的处理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7504333B2 (en) | Method of forming bit line of semiconductor device | |
US6399491B2 (en) | Method of manufacturing a barrier metal layer using atomic layer deposition | |
US6830838B2 (en) | Chemical vapor deposition of titanium | |
US6225213B1 (en) | Manufacturing method for contact hole | |
US6514841B2 (en) | Method for manufacturing gate structure for use in semiconductor device | |
JP2000228372A (ja) | 半導体装置の製造方法 | |
KR100688055B1 (ko) | 저온 장벽금속층을 이용한 금속배선 제조 방법 | |
CN101192560A (zh) | 接触孔的填充方法 | |
US20040043601A1 (en) | Methods for forming a metal contact in a semiconductor device in which an ohmic layer is formed while forming a barrier metal layer | |
US6143362A (en) | Chemical vapor deposition of titanium | |
KR20050022526A (ko) | 반도체 소자 및 그 제조 방법 | |
US6358844B1 (en) | Tungsten deposition process with dual-step nucleation | |
US7022601B2 (en) | Method of manufacturing a semiconductor device | |
KR100784099B1 (ko) | 반도체 소자의 배선 형성방법 | |
US20050032365A1 (en) | Atomic layer deposition of metal during the formation of a semiconductor device | |
KR100780689B1 (ko) | 반도체 소자의 제조방법 | |
KR100753416B1 (ko) | 반도체 소자의 제조방법 | |
KR100431325B1 (ko) | 적층된 에스아이엔을 이용한 구리확산방지막 형성방법 | |
KR20060058583A (ko) | 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 | |
US20040087147A1 (en) | Fast ramp anneal for hillock suppression in copper-containing structures | |
US7341950B2 (en) | Method for controlling a thickness of a first layer and method for adjusting the thickness of different first layers | |
KR20040051189A (ko) | 루테늄 비트라인을 구비하는 반도체 소자 및 그의 제조 방법 | |
KR20040086858A (ko) | 반도체소자의 비트라인 형성방법 | |
KR100464652B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
JP3563288B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C12 | Rejection of a patent application after its publication | ||
RJ01 | Rejection of invention patent application after publication |