KR20100027533A - 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치 - Google Patents
레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치 Download PDFInfo
- Publication number
- KR20100027533A KR20100027533A KR1020080086477A KR20080086477A KR20100027533A KR 20100027533 A KR20100027533 A KR 20100027533A KR 1020080086477 A KR1020080086477 A KR 1020080086477A KR 20080086477 A KR20080086477 A KR 20080086477A KR 20100027533 A KR20100027533 A KR 20100027533A
- Authority
- KR
- South Korea
- Prior art keywords
- salicide
- laser
- thin film
- source
- forming
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 238000004549 pulsed laser deposition Methods 0.000 title abstract description 16
- 230000008569 process Effects 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000010409 thin film Substances 0.000 claims abstract description 18
- 125000006850 spacer group Chemical group 0.000 claims abstract description 12
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 238000004140 cleaning Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims abstract description 5
- 239000007943 implant Substances 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 abstract description 7
- 238000005224 laser annealing Methods 0.000 abstract description 5
- 239000002245 particle Substances 0.000 abstract description 4
- 239000000356 contaminant Substances 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 14
- 239000010408 film Substances 0.000 description 13
- 230000008021 deposition Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 6
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052736 halogen Inorganic materials 0.000 description 2
- 150000002367 halogens Chemical class 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007736 thin film deposition technique Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치에 관한 것으로서, KrF 에시머 레이져(eximer laser)을 이용해 한 챔버(chamber)내에서 펄스파 레이져 증착법(PLD : Pulsed Laser Deposition)을 이용해 펄스파 레이져 증착법(PLD)의 장점인 상당히 뛰어난 살리사이드(salicide) 형성용 금속박막(metal film)을 증착하고, 같은 챔버(chamber)내에서 레이져 어닐링(Laser annealing)을 실시하여 바로 살리사이드를 형성하도록 하는 것에 그 목적이 있다.
본 발명에 의하면, 공정을 단순화 함으로써 이로 인한 비용과 시간을 줄일 수 있고, 또한 특히 장벽금속 증착공정 및 제거공정 등을 없앰으로서 파티클(particle) 등의 오염물질을 줄일 수 있으며, 양질의 살리사이드를 형성시킬 수 있는 장점이 있다.
살리사이드, salicdie, 레이져, PLD(Pulsed Laser Deposition), 박막형성
Description
본 발명은 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치에 관한 것으로서, 더욱 상세하게는 KrF 에시머 레이져(eximer laser)을 이용해 한 챔버(chamber)내에서 펄스파 레이져 증착법(PLD : Pulsed Laser Deposition)을 이용해 펄스파 레이져 증착법(PLD)의 장점인 상당히 뛰어난 살리사이드(salicide) 형성용 금속박막(metal film)을 증착하고, 같은 챔버(chamber)내에서 레이져 어닐링(Laser annealing)을 실시하여 바로 살리사이드를 형성하도록 하는 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치에 관한 것이다.
반도체 소자의 고집적화에 따라 설계룰이 미세화되고, 동작속도가 고속화되는 추세에 있다. 이러한 추세에 맞추어 트랜지스터의 게이트 전극 사이즈가 축소되면서 이전까지 아무런 문제를 일으키지 않던 저항(Sheet Resistance)과 콘택 저항의 증가가 문제시되기 시작하였다. 일반적으로 고속의 반도체 소자를 구성하기 위 하여 게이트 전극과 소오스/드레인 영역의 면저항과 콘택 저항을 감소시켜야 한다.
이를 해결하기 위해 다결정 실리콘층 의 게이트 전극과 소스/드레인의 실리콘 기판에 비저항이 낮은 고융점 금속의 실리사이드(Silicide)를 형성하는 기술이 개발되었다. 그 결과, 게이트 전극의 저항과 소스/드레인의 콘택 저항이 현저하게 저감될 수 있었다.
이러한 금속 실리사이드 공정으로는 실리사이드 형성용 금속층을 증착하고 열공정을 실시하는 살리사이드(salicide; self aligned silicide) 공정이 일반적이다.
살리사이드 공정에서는 고융점 금속을 실리콘층과 절연층에 동시에 적층시킨 후 열처리하면, 실리콘층 상의 고융점 금속이 살리사이드화 반응을 일으킴으로써 살리사이드층으로 변형되지만 절연체 상의 고융점 금속은 살리사이드화 반응을 일으키지 않은 채 그대로 존재한다. 그러므로, 살리사이드층만을 남겨 두기 위해서는 상기 미반응한 고융점 금속을 선택적으로 식각, 제거시켜 주어야 한다.
현재 0.13㎛급이나 그 이하의 기술에서 널리 사용중인 MOSFET는 코발트(Co)나 니켈(Ni)을 이용한 살리사이드(Salicide) 공정을 사용하고 있다.
도 1은 종래 살리사이드 형성과정을 나타내는 순서도이다.
반도체 기판상에 MOSFET의 게이트 절연막을 성장시키고, 게이트 절연막 상에 게이트 전극을 위한 다결정 실리콘층을 형성한다. 다음으로 LDD(lightly doped drain; LDD) 영역의 형성을 위해 게이트 전극을 마스크로 이용하여 N형 불순물을 반도체 기판에 저농도로 이온 주입시킨다. 이후, 게이트 전극의 양측벽에 질화막의 스페이서를 형성시킨 후, 게이트 전극과 스페이서를 이온주입 배리어로 이용하여 소스/드레인을 위한 불순물, 예를 들어 N형 불순물을 반도체 기판에 고농도로 이온 주입한다(S10).
다음으로 반도체 기판상의 모든 영역상에 층간 절연막을 형성하고 평탄화한 후 사진공정 및 식각공정을 이용하여 상기 게이트 전극 및 소스/드레인 콘택 영역상의 층간 절연막을 제거하여 상기 게이트 전극 및 소스/드레인의 콘택홀을 각각 형성한다(S11).
다음으로 게이트 전극과 소스/드레인의 실리콘층을 용이하게 살리사이드화 하기 위해 PAI(Pre-Amorphization-Implant) 공정을 이용한다. 예를 들어, N형 불순물인 아세나이드(As) 이온을 전면에 이온 주입한다(S12).
다음으로 DHF(dilute HF) 용액과 같은 세정 용액으로 세정시킴으로써 PAI 공정 후에 게이트 전극 및 소스/드레인의 표면에 잔존하는 이물질을 제거한다(S13).
다음으로 예를 들어 스퍼터링 공정 등을 이용하여 상기 콘택홀 내부와 함께 상기 층간 절연막의 표면상에 살리사이드층 형성을 위한 장벽 금속막을 원하는 두께로 증착한다(S14).
다음으로 제1열처리 공정 예를 들어 급속 열처리 공정(RTP)을 진행하여 살리사이드층을 형성한다. 이때, 게이트 전극 상부 및 소스/드레인 표면상의 살리사이드층 형성을 위한 장벽 금속막이 살리사이드 반응을 일으킨다. 이때 상기 금속 열처리 공정(RTP)은 질소 가스 등의 불활성 가스의 분위기에서 진행한다(S15).
다음으로 살리사이드 반응을 일으키지 않고 남아 있는 장벽 금속막을 습식 식각을 이용하여 제거한 후 세정한다(S16).
다음으로 상기 형성된 살리사이드층에 제2열처리 단계를 수행한다(S17).
따라서 상기 종래의 살리사이드 공정은 상기와 같은 여러 공정을 실시해야 하므로 그만큼 공정시간이 오래 걸리고, 여러 해당장비를 이용해야 한다는 문제점이 있다. 즉, 시간과 비용적인 측면에 있어서 개선해야 할 여지가 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 펄스파 레이져 증착법(PLD)의 장점인 상당히 뛰어난 살리사이드(salicide) 형성용 금속박막(metal film)을 증착하고, 같은 챔버(chamber)내에서 레이져 어닐링(Laser annealing)을 실시하여 바로 살리사이드를 형성하도록 하는 레이저를 이용한 살리사이드 형성방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 상기와 같은 방법을 구현하기 위한 펄스파 레이져 증착장치를 제공함에 그 목적이 있다.
상술한 바와 같은 목적을 구현하기 위한 본 발명의 레이저를 이용한 살리사이드 형성방법은 반도체 기판에 게이트 전극, 스페이서 및 소스/드레인 영역을 형성하는 단계, 사진공정 및 식각공정을 이용하여 게이트 전극 및 스페이서 소스/드레인의 콘택홀을 형성하는 단계, 상기 콘택홀 내에 PAL(Pre-Amorphization-Implant)을 실시하여 상기 게이트 전극, 스페이서 및 소스/드레인 영역을 비정질화시키는 단계, 자연 산화물을 제거하기 위하여 습식세정단계, 펄스파 레이져 증착법(PLD)을 이용하여 살리사이드 형성용 박막을 증착하는 단계 및 레이져를 이용하여 상기 박막을 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
다른 목적을 구현하기 위한 본 발명의 펄스파 레이져 장치는 레이져를 발생시키는 광원, 상기 레이져를 집중시키는 렌즈, 외부와 단절된 환경을 제공하는 챔 버, 상기 챔버내에 위치한 증착할 박막의 재료인 타겟, 상기 타겟을 지지하는 다겟 홀더, 상기 타겟과 대면하며 소정의 박막이 형성될 영역을 제공하는 기판이 놓여지는 기판홀더, 레이져 열처리시 사용되는 반사거울 및 상기 챔버 내부에 진공 환경을 제공하는 진공펌프를 포함하여 구성되어지는 것을 특징으로 한다.
본 발명에 따른 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치에 의하면 공정을 단순화 함으로써 이로 인한 비용과 시간을 줄일 수 있고, 또한 특히 장벽금속 증착공정 및 제거공정 등을 없앰으로서 파티클(particle) 등의 오염물질을 줄일 수 있으며, 양질의 살리사이드를 형성시킬 수 있는 장점이 있다.
이하 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대한 구성 및 작용을 상세히 설명하면 다음과 같다. 펄스 레이져 증착법(PLD)은 스퍼터링과 함께 박막을 만드는 물리적인 박막 증착 기술의 하나이다. 증착시키고자 하는 막물질을 진공 챔버(400)내의 타겟(410)에 위치시키고, 렌즈(300)로 집중시킨 펄스 레이저로 타겟(410)을 쏘아 튀어나오는 플라즈마 입자가 타겟과 마주보고 있는 고온의 기판(430)에 증착되어 원하고자 하는 막을 형성하는 것이다.
실험적으로 파장이 짧은 레이저를 사용하는 경우 박막의 표면이 균일한 바 일반적으로 많이 사용되는 광원(100)으로는 엑시머(Excimer) 레이져로서 KrF가 248 nm, ArF가 193 nm 및 XeCl가 308 nm의 자외선을 사용한다.
도 2는 본 발명에 의한 살리사이드 형성과정을 나타내는 순서도이다.
도 2의 게이트 전극 및 스페이서 소스/드레인 영역 형성단계(S20), 게이트 전극 및 스페이서 소스/드레인의 콘택홀 형성단계(S21), 상기 콘택홀 내에 PAL(Pre-Amorphization-Implant)실시 단계(S22) 및 습식세정단계(S23)는 배경기술란에 설명되어 있음으로 생략한다.
본 발명의 핵심인 KrF 엑시머 레이져(100)를 이용하여 한 챔버(400)내에서 펄스 레이져 증착법(PLD)을 이용해 펄스 레이져 증착방법의 장점인 상당히 뛰어난 살리사이드 형성용 금속막을 증착하는 과정 및 같은 챔버(400)내에서 레이져 어닐링을 실시하여 바로 살리사이드를 형성과정을 설명한다.
도 3은 본 발명에 의한 살리사이드 형성과정에 사용되는 펄스파 레이져 증착 및 어닐링 장치를 나타내는 개략도이다.
도 3에서 보듯이 본 발명에 따른 펄스파 레이져 증착 및 어닐링 장치는 크게 레이져를 발생시키는 광원(100), 상기 레이져를 집중시키는 렌즈(300) 및 챔버(400)와 챔버(400)내에 위치한 증착할 박막의 재료인 타겟(410), 레이져를 이용한 열철리시 사용되는 반사거울(420), 상기 타겟(410)과 대면하는 위치에 있으며 소정의 박막이 형성될 영역을 제공하는 기판(430)으로 구성되어 있다.
도 3에서 도시하지 않았으나 기판(430)을 지지하는 기판홀더, 타겟(410) 및 반사거울(420)을 지지하고 고정시키는 타겟 홀더 및 반사거울 홀더가 구비될 수 있음은 자명하다고 할 것이다. 또한 챔버(400)내의 진공 상태를 조성하기 위한 진공펌프로써 로터리 펌프 및 터보 펌프와 같은 진공시스템이 구비됨도 자명하다 할 것 이다. 기판(430)의 아래에 열원으로써 할로겐 램프 히터(440)가 구비될 수도 있다.
본 발명의 실시예로써 광원(100)은 KrF 엑시머 레이져를 이용하여 펄스당 특정 범위의 에너지를 갖는 레이져 빔을 생성시킨다. 상기 레이져 빔은 감쇄기(200) 및 렌즈(300)를 통과하여 집중되며 챔버내에 위치한 창(450)을 통하여 챔버 내부의 증착할 박막의 재료인 타겟(410)에 조사된다.
타겟(410)에 조사된 레지져 빔에 의하여 플럼(flume)이 형성되고, 상기 플럼에 의해 상기 기판(430)상에 타겟 물질의 박막이 형성된다(S24). 여기서 타겟 물질은 티타늄(Ti) 또는 질화티타늄(TiN) 등이 사용된다.
다음으로 같은 챔버(400)내에서 상기 챔버(400)내로 조사되는 KrF 엑시머 레이져를 이용하여 박막이 형성된 기판(430)을 어닐링하여 살리사이드층을 형성한다.(S25)
따라서 본 발명에 의하면 살리사이드를 형성하기 위하여 기존 공정 대비 특히 장벽금속 증착공정 및 제거공정 등을 없앰으로서 공정을 단순화 하고, 파티클(particle) 등의 오염물질을 줄일 수 있으므로, 이로 인한 비용과 시간을 줄일 수 있다.
본 발명은 상기 실시예에 한정되지 않고 본 발명의 기술적 요지를 벗어나지 아니하는 범위 내에서 다양하게 수정·변형되어 실시될 수 있음은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어서 자명한 것이다.
도 1은 종래 살리사이드 형성과정을 나타내는 순서도이다.
도 2는 본 발명에 의한 살리사이드 형성과정을 나타내는 순서도이다.
도 3은 본 발명에 의한 살리사이드 형성과정에 사용되는 펄스파 레이져 증착법(PLD) 및 어닐링 장치를 나타내는 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
100: 광원 200: 감쇄기
300: 렌즈 400: 챔버
410: 타겟 420: 반사거울
430: 기판 440: 할로겐 램프
450: 창
Claims (4)
- 반도체 소자의 살리사이드를 형성하는 방법에 있어서,반도체 기판에 게이트 전극, 스페이서 및 소스/드레인 영역을 형성하는 단계; 사진공정 및 식각공정을 이용하여 게이트 전극 및 스페이서 소스/드레인의 콘택홀을 형성하는 단계; 상기 콘택홀 내에 PAL(Pre-Amorphization-Implant)을 실시하여 상기 게이트 전극, 스페이서 및 소스/드레인 영역을 비정질화시키는 단계; 자연 산화물을 제거하기 위하여 습식세정단계; 펄스파 레이져 증착법(PLD)을 이용하여 살리사이드 형성용 박막을 증착하는 단계 및 레이져를 이용하여 상기 박막을 열처리하는 단계를 포함하여 이루어지는 것을 특징으로 하는 레이저를 이용한 살리사이드 형성방법.
- 제 1항에 있어서,상기 펄스파 레이져 증착법(PLD) 및 상기 열처리는 같은 챔버내에서 이루어지는 것을 특징으로 하는 레이저를 이용한 살리사이드 형성방법.
- 박막을 증착시키는 펄스파 레이져 장치에 있어서,레이져를 발생시키는 광원, 상기 레이져를 집중시키는 렌즈, 외부와 단절된 환경을 제공하는 챔버, 상기 챔버내에 위치한 증착할 박막의 재료인 타겟, 상기 타겟을 지지하는 다겟 홀더, 상기 타겟과 대면하며 소정의 박막이 형성될 영역을 제 공하는 기판이 놓여지는 기판홀더, 레이져 열처리시 사용되는 반사거울 및 상기 챔버 내부에 진공 환경을 제공하는 진공펌프를 포함하여 구성되어지는 것을 특징으로 하는 펄스파 레이져 장치.
- 제 3항에 있어서,상기 펄스파 레이져 장치는 반사거울을 지지하는 반사거울 홀더 및 기판을 가열시키는 열원을 더 포함하여 구성되어지는 것을 특징으로 하는 펄스파 레이져 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080086477A KR20100027533A (ko) | 2008-09-02 | 2008-09-02 | 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080086477A KR20100027533A (ko) | 2008-09-02 | 2008-09-02 | 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20100027533A true KR20100027533A (ko) | 2010-03-11 |
Family
ID=42178484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080086477A KR20100027533A (ko) | 2008-09-02 | 2008-09-02 | 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20100027533A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449364A (zh) * | 2016-11-09 | 2017-02-22 | 上海华力微电子有限公司 | 用于钨沉积前的接触孔表面的处理方法 |
-
2008
- 2008-09-02 KR KR1020080086477A patent/KR20100027533A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106449364A (zh) * | 2016-11-09 | 2017-02-22 | 上海华力微电子有限公司 | 用于钨沉积前的接触孔表面的处理方法 |
| CN106449364B (zh) * | 2016-11-09 | 2020-01-24 | 上海华力微电子有限公司 | 用于钨沉积前的接触孔表面的处理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7795124B2 (en) | Methods for contact resistance reduction of advanced CMOS devices | |
| US6995053B2 (en) | Vertical thin film transistor | |
| JP3974229B2 (ja) | 半導体装置の作製方法 | |
| JP4627961B2 (ja) | 半導体装置の作製方法 | |
| US6156654A (en) | Pulsed laser salicidation for fabrication of ultra-thin silicides in sub-quarter micron devices | |
| KR100222319B1 (ko) | 박막 트랜지스터 및 그의 제작방법 | |
| JP4718700B2 (ja) | 半導体装置の作製方法 | |
| KR20110076945A (ko) | 금속 실리사이드 형성을 위한 방법 및 장치 | |
| KR20010072876A (ko) | 집적장치의 실리사이드 영역 형성방법 | |
| JP4589606B2 (ja) | 半導体装置の製造方法 | |
| US7737036B2 (en) | Integrated circuit fabrication process with minimal post-laser annealing dopant deactivation | |
| JPH098313A (ja) | 半導体装置の製造方法および液晶表示装置の製造方法 | |
| KR100313386B1 (ko) | 에칭장치 | |
| US20090042353A1 (en) | Integrated circuit fabrication process for a high melting temperature silicide with minimal post-laser annealing dopant deactivation | |
| KR20100027533A (ko) | 레이저를 이용한 살리사이드 형성방법 및 그 방법을 구현하기 위한 펄스파 레이져 증착장치 | |
| US7863193B2 (en) | Integrated circuit fabrication process using a compression cap layer in forming a silicide with minimal post-laser annealing dopant deactivation | |
| US7115479B2 (en) | Sacrificial annealing layer for a semiconductor device and a method of fabrication | |
| JP2009094404A (ja) | 熱処理方法及び熱処理装置 | |
| KR100590265B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| JP3925085B2 (ja) | 半導体装置の製造方法、光変調素子の製造方法、および表示装置の製造方法 | |
| JP2003158135A (ja) | 薄膜トランジスタの製造方法およびそれを備える表示装置の製造方法 | |
| JP2005277371A (ja) | 半導体装置の製造方法 | |
| JPH09326495A (ja) | 薄膜トランジスタ及びその製造方法 | |
| KR100443793B1 (ko) | 반도체 소자의 제조 방법 | |
| JP4141741B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |