KR20110076945A - 금속 실리사이드 형성을 위한 방법 및 장치 - Google Patents

금속 실리사이드 형성을 위한 방법 및 장치 Download PDF

Info

Publication number
KR20110076945A
KR20110076945A KR1020117008917A KR20117008917A KR20110076945A KR 20110076945 A KR20110076945 A KR 20110076945A KR 1020117008917 A KR1020117008917 A KR 1020117008917A KR 20117008917 A KR20117008917 A KR 20117008917A KR 20110076945 A KR20110076945 A KR 20110076945A
Authority
KR
South Korea
Prior art keywords
substrate
metal silicide
metal
forming
annealing process
Prior art date
Application number
KR1020117008917A
Other languages
English (en)
Inventor
크리스토퍼 에스. 올젠
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20110076945A publication Critical patent/KR20110076945A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28176—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 명세서에 개시된 실시예들은 비확산 어닐링 공정을 이용하여 금속 실리사이드 물질을 형성하는 방법을 포함한다. 일 실시예에서, 기판 상에 금속 실리사이드 물질을 형성하기 위한 방법이 제공된다. 상기 방법은 기판의 실리콘 함유 표면 상에 금속 물질을 증착하는 단계, 상기 금속 물질 상에 금속 질화 물질을 증착하는 단계, 및 금속 실리사이드 물질을 형성하기 위해 비확산 어닐링 공정에 상기 기판을 노출하는 단계를 포함한다. 비확산 어닐링 공정의 짧은 시간-프레임(time-frame)은 실리콘 질화물 형성을 위한 실리콘 함유 표면으로의 질소의 확산 시간을 감소시켜 계면 저항이 최소화되도록 한다.

Description

금속 실리사이드 형성을 위한 방법 및 장치{METHOD AND APPARATUS FOR METAL SILICIDE FORMATION}
본 발명의 실시예들은 대체로 금속 실리사이드 물질을 기판 상에 형성하기 위한 방법과 반도체 및 다른 전자 소자의 제조와 관련된 것이다.
집적 회로는 많은, 예를 들어 수백만 개의 소자, 이를 테면 트랜지스터, 캐패시터, 및 저항기로 구성되어 있다. 전계 효과 트랜지스터 같은 트랜지스터는 대체로 소스, 드레인, 및 게이트 적층을 포함한다. 게이트 적층은 대체로 실리콘 기판 같은 기판, 기판 상의 이산화 실리콘(SiO2) 같은 게이트 유전체, 게이트 유전체 상의 폴리결정질 실리콘 같은 게이트 전극을 포함한다.
집적 회로 소자의 크기 형태는 수십 년 전에 소자들이 처음 도입된 이후로 현저하게 감소되었으며, 오늘날에도 계속적으로 감소되고 있다. 텅스텐으로 구성된 금속 게이트는 위와 같은 작은 소자들의 저항 요구사항 때문에 매우 중요시되고 있는 실정이다. 텅스텐은 바람직한 물질일 수 있는데, 다른 물질과 비교해 볼 때 낮은 고유 저항 및 낮은 컨택 저항을 가지며 쉽게 구입할 수 있기 때문이다.
금속 게이트로 텅스텐을 이용할 때에 한 가지 문제점은 텅스텐 실리사이드 형성을 방지하기 위해 실리콘과 텅스텐 사이에 배리어층이 대체로 요구된다는 것이다. 텅스텐 실리사이드는 텅스텐에 비해 높은 고유 저항을 가지며 이에 따라 게이트의 전체 저항이 증가하게 된다. 금속 질화물 같은 배리어층이 이용되었으나, 실리콘 게이트와 금속 질화물층의 반응 때문에 추가적인 금속층이 금속 질화물과 실리콘 게이트 사이에 배치되었다. 이러한 금속층은 실리콘 게이트와 반응하여 금속 실리사이드를 형성한다. 그러나, 금속 질화물층으로부터의 질소는 여전히 실리콘 게이트와 반응하여, 유전 물질이며 게이트 적층의 전체적인 계면 저항을 증가시키는 실리콘 질화물을 형성하였다.
이에 따라, 게이트 적층 내에 감소된 계면 저항을 제공하는 티타늄 실리사이드층을 형성하기 위한 새로운 방법에 대한 요구가 계속되고 있다.
본 명세서에 개시되는 실시예들은 비확산(diffusionless) 어닐릴 공정을 이용하여 금속 실리사이드층을 형성하기 위한 방법을 포함한다. 비확산 어닐링 공정의 짧은 시간-프레임(time-frame)은 실리콘 질화물 형성을 위한 실리콘 함유 표면으로의 질소의 확산 시간을 감소시켜 계면 저항이 최소화되도록 한다. 짧은 시간 프레임은 또한 조직으로의 반응물의 확산을 포함한 모든 확산 과정을 최소화함으로써, 매우 매끄러운 실리사이드층을 산출한다.
일 실시예에서, 기판 상에 금속 실리사이드를 형성하기 위한 방법이 제공된다. 상기 방법은 기판의 실리콘 함유 표면 상에 금속 물질을 증착하는 단계, 상기 금속 물질 상에 금속 질화 물질을 증착하는 단계, 및 금속 실리사이드 물질을 형성하기 위해 비확산 어닐링 공정에 상기 기판을 노출하는 단계를 포함한다.
다른 실시예에서, 기판 상에 금속 실리사이드를 형성하기 위한 방법이 제공된다. 상기 방법은 기판의 실리콘 함유 표면 상에 티타늄 물질을 증착하는 단계, 상기 금속 물질 상에 티타늄 질화 물질을 증착하는 단계, 상기 티타늄 질화 물질 상에 텅스텐 컨택 물질을 증착하는 단계, 및 티타늄 실리사이드 물질을 형성하기 위해 비확산 어닐링 공정에 상기 기판을 노출시키는 단계를 포함한다.
또 다른 실시예에서, 기판 상에 금속 실리사이드를 형성하기 위한 방법이 제공된다. 상기 방법은, 게이트 적층 전극을 형성하는 단계; 및 금속 실리사이드층을 형성하기 위해 비확산 어닐링 공정으로 상기 게이트 적층 전극을 어닐링하는 단계를 포함한다. 상기 게이트 적층 전극은, 기판 상에 폴리 실리콘층을 증착하는 단계, 상기 기판 상에 제1 금속층을 증착하는 단계, 상기 기판 상에 금속 질화 물질을 증착하는 단계; 및 상기 기판 상에 제2 금속 물질을 증착하는 단계를 포함한다.
상술한 본 발명의 특징이 상세히 이해될 수 있도록 하기 위하여, 위에서 간략히 요약한 본 발명의 더욱 구체적인 설명이 실시예를 참조하여 이루어지며, 이들 실시예 중 일부는 첨부된 도면에 도시되어 있다. 그러나, 첨부된 도면은 본 발명의 전형적인 실시예를 도시할 뿐이며, 본 발명은 균등한 다른 실시예에 대해서도 허용하고 있으므로 본 발명의 범위를 제한하는 것으로 간주되어서는 안 된다.
도 1은 본 명세서에 개시된 실시예들에 따른 통합된 다중-챔버 장치의 정면을 개략적으로 나타내는 도면이다.
도 2는 본 명세서에 개시된 일 실시예에 따른 비확산 어닐링 공정을 이용한 금속 실리사이드 물질의 형성을 위한 공정 시퀀스를 나타내고 있다.
도 3은 본 명세서에 개시된 다른 실시예에 따른 비확산 어닐링 공정을 이용한 금속 실리사이드 물질의 형성을 위한 공정 시퀀스를 나타내고 있다.
도 4는 본 명세서에 개시된 또 다른 실시예에 따른 비확산 어닐링 공정을 이용한 금속 실리사이드 물질의 형성을 위한 공정 시퀀스를 나타내고 있다.
도 5는 본 명세서에 개시된 실시예들에 따라 형성된 금속 실리사이드 물질을 이용한 예시적인 게이트 산화 소자의 단면을 나타내는 도면이다.
이해를 돕기 위하여, 가능한, 도면 상의 공통적인 동일한 구성요소를 가리키기 위하여 동일한 참조 번호가 사용되었다. 도면들은 일정한 비율로 그려지지 않았으며, 명료성을 위하여 단순화되었다. 일 실시예에서 개시된 구성요소는 특별한 부가 설명 없이 다른 실시예에서 유용하게 사용될 수 있다.
50 옴스트롱보다 더 작은 두께, 예를 들어 30 옴스트롱 또는 그 미만의 두께를 가지는 티타늄 실리사이드층(TixSiy)이 본 명세서에서 개시되는 비확산 어닐링 공정의 실시예를 이용하여 형성된다. 비확산 어닐링 공정의 짧은 시간은 실리콘 질화물을 형성하기 위한 실리콘 함유 계면에 대한 질화물의 확산 시간을 감소시키며, 이에 따라 계면 저항은 최소화될 수 있다. 이러한 짧은 시간은 또한, 폴리-실리콘 조직으로의 반응물의 확산을 포함한 모든 확산 과정을 최소화함으로써, 매우 매끄러운 실리사이드층을 산출한다. 티타늄 실리사이드층은 약 100μohms-cm 또는 그 미만의 저항을 가지고, 다양한 소자 어플리케이션에 대해, 예를 들어 DRAM 또는 캐패시터 내의 전극에 대해 우수한 저항 성질을 제공하는데, 이를 테면 소자의 저항을 현저하게 증가시키지 아니한다.
비확산 어닐링 방법 또는 공정은 주위 층들로 실질적으로 도펀트(dopant)가 확산하지 아니하나, 반도체층의 의도된 부분에는 도펀트가 유지되는 어닐링 공정을 말한다. 비확산 어닐링 공정은 짧은 듀웰 타임을 가질 수 있는데, 예를 들어, (2.5 nm 확산보다 작은 몇몇 경우에) 주위 층으로의 도펀트의 확산을 최소화할 수 있는 10 밀리세컨드(milliseconds)보다 짧을 수 있다. 비확산 어닐링 공정은, 밀리세컨드 어닐링 공정, 나노초(nanosecond) 어닐링 공정 및 마이크로세컨드(microsecond) 어닐링 공정 같은 레이저 어닐링 공정과 제논 플래쉬 램프 어닐링 공정을 포함한 플래쉬 램프 어닐링 공정을 포함할 수 있다.
레이저 어닐링 공정 또는 방법은 기판의 표면을 어닐링하기 위하여 이용되어왔던 어닐링 공정을 말한다. 일반적으로, 이러한 공정은, 작은 영역으로 전달되는 에너지에 대해 기판이 직동(直動)되거나 스캔되는 동안, 일정한 에너지 플럭스(flux)를 기판 표면상의 작은 영역에 전달한다. 실리콘 함유 기판 상에 레이저 어닐링 공정을 수행하는 동안, 방사선의 파장은, 대체로 약 800 nm보다 작으며, 원자외선(deep ultraviolet), 적외선(IR) 또는 다른 원하는 파장으로 전달될 수 있다. 일 실시예에서, 에너지 소스는, 레이저 같은 강한 광 소스일 수 있으며, 약 500 nm 내지 약 11 마이크로미터 사이로 방사선을 전달하기에 적합하도록 구성될 수 있다. 대부분의 실시예에서, 일반적으로 어닐링 공정은 상대적으로 짧은 시간, 예를 들어 약 1초 또는 그 미만 정도 동안 기판의 주어진 영역 상에서 일어난다. 일 실시예에서, 기판에의 손상을 최소화하고 원하는 도펀트 분배를 달성하기 위하여, 레이저 어닐링 공정은 겨우 약 1초 동안 기판 온도를 약 1150 내지 1350℃로 상승시킨다.
레이저 어닐링 공정 또는 방법은 펄스 레이저 어닐링 공정을 포함한다. 잘 형성된 기판의 표면 상의 어닐링된 및/또는 재-융해된 영역을 제공하기 위하여, 펄스 레이저 어닐링 공정은 기판의 표면 상의 유한(finite) 영역을 어닐링하는데 이용될 수 있다. 일반적으로, 펄스 레이저 어닐링 공정 동안, 기판 상의 다양한 영역이, 기판의 원하는 영역에의 우선적인 가열을 유발하는 레이저로부터 전달된 원하는 양의 에너지에 노출된다. 펄스 레이저 어닐링 방법 및 공정은, 기판의 원하는 영역 전역에 균일한 어닐링을 보장하기 위하여 인접한 스캔된 영역들 사이의 중첩(overlap)의 빈틈없는 제어에 대한 필요가 발생하지 않기 때문에, 기판의 노출된 영역들의 중첩이 다이(die) 또는 "kerf(커프)" 라인 사이의 비사용 공간에 대해 대체로 제한되기 때문에, 기판의 표면 전역에 레이저 에너지를 스윕(sweep)하는 다른 공정보다 이점을 가진다.
플래쉬 램프 어닐링 방법 또는 공정은 기판 상의 펄싱(pulsing)을 위한 가시적인 광 에너지를 생산하는데 이용될 수 있다. 일 면에서, 에너지 소스로부터의 에너지 펄스는, 어닐링 영역으로 전달되는 에너지의 양 및/또는 펄스 기간 동안 전달되는 에너지의 양이 원하는 영역에의 목적된 어닐링을 수행하기에 최적화되도록, 맞추어진다. 일 면에서, 레이저의 파장은 방사선의 큰 부분이 기판 상에 배치되는 실리콘 층에 의해 흡수되도록 조절된다.
일 실시예에서, 티타늄 실리사이드 물질 같은 금속 실리사이드층이 실리콘 물질 및 티타늄 물질을 비확산 어닐링 공정에 노출함으로써 기판 표면 상에 형성된다. 비확산 어닐링 공정은 금속층으로부터의 질화물이 실리콘 질화물을 형성하는 실리콘 함유 계면으로 확산되지 아니하도록 하는 공정 조건 하에서 수행된다. 일 실시예에서, 확산 어닐링 공정은 약 900℃ 내지 1200℃와 같은 약 800℃ 내지 약 1300℃ 사이의 온도, 예를 들어 약 1000℃에서 금속 실리사이드층을 형성한다. 일 실시예에서, 비확산 어닐링 공정은, 5 밀리세컨드보다 더 짧은 시간과 같은 10 밀리세컨드보다 더 짧은 시간 동안, 예를 들어 1 밀리세컨드보다 짧은 시간 동안 수행된다. 일 실시예에서, 비확산 어닐링 공정은 0.25 내지 1 밀리세컨드의 드웰 타임(dwell time) 동안 약 3x104 W/cm2 내지 약 1x105 W/cm2의 전력 밀도의 인가를 포함하는 레이저 어닐링 공정일 수 있다. 레이저 스캔 비율은 위와 같은 밀리세컨드 듀웰 타임을 달성하기 위해 25 mm/sec 내지 250 mm/sec의 범위일 수 있다.
본 명세서에서 개시되는 "기판 표면"은 필름 공정이 수행되는 여느 기판 표면을 말한다. 예를 들어, 기판 표면은 응용에 따라, 실리콘, 실리콘 산화물, 도핑된 실리콘, 게르마늄, 비화 갈륨(gallium arsenide), 유리, 사파이어, 및 금속, 금속 합금, 다른 전도성 물질 같은 여느 다른 물질을 포함할 수 있다. 기판 표면은 실리콘 산화물 및 탄소 도핑된 실리콘 산화물 같은 유전 물질을 포함할 수 있다.
기판 상에 물질을 증착하고 형성하는 공정 시스템은 하나 이상의 증착 챔버 및 하나 이상의 어닐링 챔버를 포함할 수 있다. 일반적으로 시스템은 하나 이상의 물리 기상 증착(PVD) 챔버 및/또는 하나 이상의 확산 어닐링 챔버를 포함한다. 다른 챔버는, 예를 들어 화학 기상 증착(CVD) 챔버, 원자층 증착(ALD) 챔버 및 예비 세정 챔버를 포함한다. 일 실시예에서, 금속 물질이 실리콘 함유 물질 상에 증착되고, 광학 금속 질화물 배리어층이 증착되고, 금속성 컨택 물질이 기판 상에 증착된다. 금속 실리사이드층을 형성하기 위한 여느 증착 공정에 후속적으로, 상기 공정 동안, 및/또는 상기 공정 이전에, 기판은 하나 이상의 비확산 어닐링 공정에 노출된다. 다른 실시예에서, 탄탈 물질은 폴리 실리콘 물질 상에 증착되고, 광학 티타늄 질화물 배리어층이 탄탈 물질 상에 증착될 수 있으며, 텅스텐 컨택 물질이 기판 상에 증착된다. 티타늄 실리사이드층의 여느 증착 공정에 후속적으로, 상기 공정 동안 및/또는 상기 공정 이전에, 기판은 하나 이상의 비확산 공정에 노출된다.
도 1은 통합된 본 명세서에 개시되는 증착 및 어닐링 공정의 하나 이상의 실시예들을 수행하기에 적합한 다중-챔버 기판 처리 시스템을 도시하고 있다. 증착 및 어닐링 공정은 다중 챔버 처리 시스템 또는 하나 이상의 PVD 챔버 및 그 위에 배치되는 하나 이상의 비확산 어닐링 챔버를 포함하는 클러스터 툴에서 수행될 수 있다. 본 명세서에서 개시되는 공정 동안에 이용될 수 있는 공정 플랫폼은 캘리포니아 산타 클라라(Santa Clara)에 위치된 Applied Materials, Inc.로부터 상업적으로 구입할 수 있는 ENDURA® 처리 플랫폼이다. 다른 제조사의 다른 시스템 역시 본 명세서에 개시된 공정들을 수행하는데 이용될 수 있다.
도 1은 두 개의 이송 챔버(48, 50), 이송 챔버(48, 50) 내에 배치된 이송 로봇(49, 51), 및 두 개의 이송 챔버(48, 50) 내에 배치된 복수의 처리 챔버(36, 38, 40, 41, 42, 43)를 포함하는 처리 플랫폼 시스템(35)의 일례를 개략적으로 나타내는 정면도이다. 제1 이송 챔버(48) 및 제2 이송 챔버(50)는 냉각 또는 예열 챔버를 포함할 수 있는 통과(pass-through) 챔버(52)에 의해 분리된다. 통과 챔버(52)는 또한, 제1 이송 챔버(48) 및 제2 이송 챔버가 다른 압력에서 작동할 때 기판을 다루는 동안, 냉매 회수되거나(pumped down) 환기될 수 있다. 예를 들어, 제1 이송 챔버는 약 100 밀리토르(milliTorr) 내지 약 5 토르(Torr)의 범위 내의 압력, 예를 들어 400 밀리토르의 압력에서 동작할 수 있으며, 제2 이송 챔버(50)는 약 1 x10-5 토르 내지 약 1 x10-8 토르의 범위 내의 압력, 예를 들어 1 x10-7 밀리토르의 압력에서 동작할 수 있다. 처리 플랫폼 시스템(35)는 마이크로프로세서 제어부(54)를 프로그래밍함으로써 자동화될 수 있다.
제1 이송 챔버(48)는 두 개의 디가스(degas) 챔버(44), 두 개의 로드락 챔버(46), 반응 예비 세정 챔버(42)와 ALD 처리 챔버 또는 PVD 챔버 같은 챔버(36), 및 통과 챔버(52)와 커플링된다. 예비 세정 챔버(42)는 캘리포니아 산타 클라라에 위치된 Applied Materials, Inc.로부터 상업적으로 구입할 수 있는 프리클린(PreClean) Ⅱ 챔버일 수 있다. 기판(도시되지 않음)은 로드락 챔버(46)를 통하여 처리 플랫폼 시스템(35) 내로 로딩된다. 그 이후에, 기판은 디가스 챔버 및 예비 세정 챔버(42) 내에서 각각 후속적으로 디가스되고 세정된다. 이송 챔버(49)는 디가스 챔버(44)와 예비 세정 챔버(42) 사이에서 기판을 이동시킨다.
제2 이송 챔버(50)는 처리 챔버(38, 40, 41, 43)의 클러스터와 커플링된다. 일 예에서, 챔버(38, 40)는 티타늄, 티타늄 질화물 또는 텅스텐 같은 물질을 작업자가 원하는 방식으로 증착하기 위한 PVD 챔버일 수 있다. 또 다른 예에서, PVD 챔버는 캘리포니아 산타 클라라에 위치된 Applied Materials, Inc.로부터 상업적으로 구입할 수 있는 CENTURA® 처리 플랫폼 같은 분리형 플랫폼 상에 위치될 수 있다. 또 다른 예에서, 챔버(38, 40)는 텅스텐 같은 물질을 작업자가 원하는 방식으로 증착하기 위한 CVD 챔버일 수 있다. 적절한 PVD 챔버의 예는 캘리포니아 산타 클라라에 위치된 Applied Materials, Inc.로부터 상업적으로 구입할 수 있는 자기 이온화 플라즈마(SIP) 및 개선된 저압 소스(ALPS) 챔버를 포함한다. 챔버(41, 43)는 매우 높은 속도로 기판을 어닐링할 수 있는 비확산 어닐링 챔버일 수 있다. 다른 예에서, 비확산 어닐링 챔버는 캘리포니아 산타 클라라에 위치된 Applied Materials, Inc.로부터 상업적으로 구입할 수 있는 밴티지 처리 플랫폼 같은 분리형 플랫폼 상에 위치될 수 있다. 비확산 어닐링 챔버의 예는 캘리포니아 산타 클라라에 위치된 Applied Materials, Inc.로부터 상업적으로 구입할 수 있는 동적 표면 어닐링(DSA) 플랫폼 도는 플래쉬 램프 어닐링 챔버이다. 대안적으로, 챔버(41, 43)는 저압 CVD 증착을 수행할 수 있는 저압 CVD(LPCVD) 증착 폴리겐(Polygen) 챔버일 수 있다. PVD 처리 기판은 통과 챔버(52)를 경유하여 이송 챔버(48)로부터 이송 챔버(50)로 이동된다. 그 이후에, 처리하는데 요구되는 대로 물질을 증착하고 어닐링하기 위해 이송 로봇(51)은 하나 이상의 처리 챔버(38, 40, 41, 43) 사이에서 기판을 이동시킨다.
일 실시예에서, 급속 열처리 어닐링(RTA) 챔버 및/또는 비확산 어닐링 챔버 같은 추가 어닐링 챔버 역시, 처리 플랫폼 시스템(35)으로부터 기판을 제거하거나 제2 이송 챔버(50)로 이송하기 이전에 사전 증착 어닐링 공정을 제공하기 위한 처리 플랫폼 시스템(35)의 제1 이송 챔버(48) 상에 배치될 수 있다.
도시되지 않았으나, 각 챔버 내에서 독립적으로 압력을 제어하기 위하여 복수의 진공 펌프가 각 이송 챔버 및 각 처리 챔버와 유체 소통하면서 배치된다. 펌프들은 로드락 챔버로부터 처리 챔버까지에 걸쳐 점진적으로 증가하는 압력의 진공 변화도(gradient) 를 달성한다.
대안적으로, 캘리포니아 산타 클라라에 위치된 Applied Materials, Inc.로부터 상업적으로 구입할 수 있는 DPS® 챔버 같은 디커플링(decoupled) 플라즈마 소스 챔버 또는 플라즈마 에칭 챔버는, PVD 금속 증착 및/또는 증착된 금속의 어닐링 이후에 비반응 금속을 제거하기 위해 기판 표면을 에칭하는 분리형 처리 시스템 내에 또는 처리 플랫폼 시스템(35)에 커플링된다.
도 1을 참조하면, 처리 챔버(36, 38, 40, 41, 42, 43)는 각각 마이크로프로세서 제어부(54)에 의해 제어된다. 마이크로프로세서 제어부(54)는, 서브-프로세서뿐 아니라 처리 챔버를 제어하기 위하여 산업 세팅에 이용될 수 있는 일반적인 목적의 컴퓨터 프로세서(CPU)의 여느 형태 중 하나일 수 있다. 컴퓨터는 랜덤 액세스 메모리, 리드 온리(read only) 메모리, 플로피 디스크 드라이브, 하드 드라이브 또는 지역적 또는 원거리의 여느 다른 형태의 디지털 저장 장치 같은 여느 적절한 메모리를 이용할 수 있다. 다양한 지지 회로가 종래의 방식으로 프로세서를 지지하기 위해 CPU에 커플링될 수 있다. 요구되는 소프트웨어 루틴(Software routines)이 원거리에 위치되는 제2 CPU에 의해 실행되거나 메모리에 저장될 수 있다.
소프트웨어 루틴은 프로세스 레시피 또는 시퀀스를 시작하기 위해 실행된다. 실행될 때에, 소프트웨어 루틴은 일반적 목적의 컴퓨터를 챔버 공정이 수행될 수 있도록 챔버 동작을 제어하는 구체적 공정 컴퓨터로 변형시킨다. 대안적으로, 소프트웨어 루틴은, 응용 특정 집적 회로 또는 하드웨어 임플러먼테이션(implementation)의 다른 형태, 또는 소프트웨어 및 하드웨어의 조합으로 하드웨어 내에서 수행될 수 있다.
금속 실리사이드 형성
도 2는 본 명세서에 개시된 일 실시예에 따른 비확산 어닐링 공정을 이용하여 금속 물질을 형성하기 위한 공정 시퀀스(200)를 도시하고 있다. 단계 202에서 도시되는 바와 같이, 기판은 처리 챔버, 예를 들어 PVD 처리 챔버(38)에 제공된다. 온도 및 압력 같은 공정 챔버 조건이 기판 상의 금속의 증착을 향상시키기 위해 조절된다.
일 실시예에서, 기판(154)은 결정질 실리콘(예를 들어, Si<100> 또는 Si<111>), 실리콘 산화물, 스트레인드(strained) 실리콘, 실리콘 게르마늄, 도핑된 또는 도핑되지 않은 폴리 실리콘, 도핑된 또는 도핑되지 않은 실리콘 웨이퍼 및, 절연물 상의 패턴된 또는 패턴되지 않은 웨이퍼 실리콘(SOI), 도핑된 실리콘, 게르마늄, 비화 갈륨, 유리 및 사파이어 같은 물질일 수 있다. 기판(202)은 직사각형 또는 정사각형 패널일 수 있으며 또한 다양한 치수의 웨이퍼, 예를 들어 200 mm 또는 300 mm의 직경의 웨이퍼일 수 있다. 달리 표시되지 않는다면, 본 명세서에 개시된 실시예들 및 예들은 200 mm의 직경 또는 300 mm의 직경을 가지는 기판 상에 수행된다. 일 실시예에서, 기판은 기판 상에 배치된 게이트 유전체층 상에 형성된 폴리 실리콘 게이트 전극을 구비할 수 있다.
단계 202 이후에, 단계 204에서 배리어층으로서 기능할 수 있는 제1 금속층이 기판의 실리콘 함유 표면 상에 증착된다. 제2 금속층에 대한 배리어층이 진공을 깨는 일 없이 금속 실리사이드층을 형성하기 위해 증착되고 어닐링될 수 있기 때문에 제1 금속층이 챔버(38) 내에 배치된 기판(154) 상에 증착될 수 있다. 기판(154)은, 그 위에 배치되는 유전 물질, 예를 들어 실리콘 또는 실리콘 산화 물질을 포함할 수 있으며, 금속 필름이 증착될 수 있는 또는 금속 실리사이드 필름이 형성될 피쳐(features)를 형성하기 위해 패턴될 수 있다. 제1 금속층은 물리 기상 증착(PVD) 기술, CVD 기술 또는 원자층 증착 기술에 의해 증착될 수 있다. 금속층의 적절한 예들은 텅스텐(W), 티타늄(Ti), 하프늄(Hf), 코발트(Co), 니켈(Ni), 이들의 합금 또는 이들의 여느 조합을 포함한다.
PVD 공정에서, 금속은 PVD 챔버(38)를 이용하여 증착된다. 티타늄 같은 물질의 증착될 타겟은 챔버의 상부 부분 내에 배치된다. 기판(154)은 챔버(38)로 제공되며 기판 지지 페데스탈 상에 배치된다. 처리 가스는 약 5 sccm 내지 약 30 sccm 사이의 유동 비율로 챔버(38) 내로 도입된다. 챔버 압력은 등각(conformal) PVD 금속층의 증착을 촉진하기 위해 약 5 밀리토르 아래로 유지된다. 바람직하게는, 약 0.2 밀리토르 내지 약 2 밀리토르 사이의 챔버 압력이 증착 시에 이용될 수 있다. 더 바람직하게는, 약 0.2 밀리토르 내지 약 1.0 밀리토르 사이의 챔버 압력이 기판 상에 티타늄을 증착하기에 충분한 것으로 발견되었다.
플라즈마는 약 0 볼트(V) 내지 약 -2,400 V의 음의 전압을 타겟에 인가함으로써 생성된다. 예를 들어, 200 mm 기판 상에 물질을 스퍼터링하기 위해 약 0 V 내지 약 -1,000 V 사이의 음의 전압이 타겟에 인가된다. 약 0 V 내지 약 -700 V 사이의 음의 전압이 스퍼터링된 물질의 기판 표면으로의 방향성을 향상시키기 위해 기판 지지 페데스탈에 인가될 수 있다. 기판(154)은 증착 공정 동안 약 10℃ 내지 약 500℃ 내의 온도로 유지된다.
금속 증착 공정의 예는 약 5 sccm 내지 약 30 sccm 사이의 유동 비율로 아르곤 같은 불활성 가스를 챔버(38) 내에 도입시키는 단계, 약 0.2 밀리토르 내지 약 1.0 밀리토르 사이의 챔버 압력을 유지하는 단계, 가스를 플라즈마 상태로 여기시키기 위해 약 0 V 내지 약 1,000 V의 음의 바이어스를 타겟에 인가하는 단계, 스퍼터링 공정 동안 약 10℃ 내지 약 500℃의 온도로, 바람직하게는 약 50℃ 내지 약 200℃의 온도로, 더 바람직하게는 약 50℃ 내지 약 100℃의 온도로 기판(154)을 유지시키는 단계, 및 200 mm의 기판에 대해 기판 표면으로부터 약 100 mm 내지 약 300 mm로 타겟을 이격시키는 단계를 포함한다. 이와 같은 공정을 이용하여 티타늄이 약 300 Å/분 및 약 2,000 Å/분 사이의 속도로 실리콘 물질 상에 증착될 수 있다. 일 실시예에서, 제1 금속층이 약 20Å 내지 약 100Å 사이의 두께를 가질 수 있다. 콜리메이터가 증착 속도에의 유해한 영향을 최소화하도록 본 명세서에 개시된 공정에서 이용될 수 있다.
도시되지 않았으나, 제1 금속층은 도 1에 도시된 장치를 이용하여 다른 방법에 의해 증착될 수 있다. 티타늄 물질은 CVD 기술, ALD 기술, 이온화 자기 플라즈마 PVD(IMP-PVD) 기술, 셀프-이온화 플라즈마 PVD(SIP-PVD) 기술, 무전해 증착 공장 또는 이들의 조합에 의해 증착될 수 있다. 예를 들어, 티타늄 물질은, 도 1에 도시된 바와 같은 처리 플랫폼 시스템(35)의 챔버(41) 같은 CVD 챔버 내에서 CVD에 의해, 또는 도 1에 도시된 바와 같은 위치(41)에 배치되는 CVD 챔버 또는 ALD 챔버 내에서 ALD에 의해 증착될 수 있다. 기판들은 진공을 깨는 일 없이 또는 여타의 외부 환경 조건에 기판을 노출하는 일 없이 처리 플랫폼 시스템(35) 내의 다양한 챔버들 사이에서 이송될 수 있다.
단계 206에서, 텅스텐 같은 제2 금속 증착 이전에, 티타늄 또는 티타늄 질화물 같은 배리어 물질층이 제1 물질층 상에 증착될 수 있다. 배리어 물질의 층은 밑의 기판 또는 실리콘 물질 내로의 2 금속층의 중간층 확산에 대한 저항을 개선한다. 추가적으로, 배리어 물질층은 제1 및 제2 금속층 사이의 중간층 점착성을 개선할 수 있다. 적절한 배리어층 물질은 티타늄, 티타늄 질화물, 탄탈, 탄탈 질화물, 텅스텐, 텅스텐 질화물, 티타늄-텅스텐 합금, 이들의 유도체 및 이들의 합금을 포함한다. 예를 들어, 텅스텐 질화물은 티타늄 질화물 상에 증착될 수 있다. 배리어 물질층은 CVD 기술, ALD 기술, IMP-PVD 기술, SIP-PVD 기술 또는 이들의 조합을 이용하여 증착될 수 있다.
일 실시예에서, 금속 질화 물질은 티타늄 질화 물질이다. 다른 실시예에서, 금속 질화 물질은 텅스텐 질화 물질이다. 금속 질화 물질은 금속층의 형성 동안 질소 가스를 공정 챔버 내로 유동시킴으로써 형성될 수 있다. 일 실시예에서, 공정 가스는 10% 내지 30%의 질소 가스, 예를 들어 20%의 질소 가스를 포함할 수 있다. 일 실시예에서, 질소 가스는 5 sccm(분당 표준 제곱 센티미터) 내지 50 sccm, 예를 들어 10 sccm 내지 30 sccm의 적당한 유동 비율로 공급될 수 있다. 기판은 약 1 토르 내지 약 5 토르 사이의 챔버 압력에서 약 50℃ 내지 약 500℃의 온도로 유지된다. 일 실시예에서, 금속 질화 물질은 약 2 nm 내지 약 10 nm의 두께를 가질 수 있다.
금속 질화 물질은 제1 물질층과 같은 챔버 내에서 증착될 수 있다. 예를 들어, 제1 금속층이 PVD 공정에 의해 증착되는 티타늄층이라면, 금속 질화물층은 티타늄층이 증착되는 동안 질소 함유 가스를 같은 챔버 내로 유동시킴으로써 형성될 수 있다.
금속성 컨택 물질 증착 공정
단계 208에서, 금속성 컨택 물질 또는 제2 금속층이 금속 질화 물질 상에 증착된다. 일 실시예에서, 금속성 컨택 물질은 텅스텐 물질을 포함한다. 종래의 CVD, ALD, 또는 PVD 같은 여느 금속 증착 공정이 금속성 컨택 물질을 증착하기 위해 이용될 수 있다.
금속성 컨택 물질을 증착하는 공정의 일 예는 물리 기상 증착을 포함한다. PVD 공정에서, 금속은 PVD 챔버(40)를 이용하여 증착된다. 텅스텐 같은 물질의 증착될 타겟은 챔버의 상부 부분 내에 배치된다. 기판(154)은 챔버(48)로 제공되며 기판 지지 페데스탈 상에 배치된다. 처리 가스는 약 5 sccm 내지 약 30 sccm 사이의 유동 비율로 챔버(40) 내로 도입된다. 챔버 압력은 등각의 PVD 금속층의 증착을 촉진하기 위해 약 5 밀리토르 아래로 유지된다. 바람직하게는, 약 0.2 밀리토르 내지 약 2 밀리토르 사이의 챔버 압력이 증착 시에 이용될 수 있다. 더 바람직하게는, 약 0.2 밀리토르 내지 약 1.0 밀리토르 사이의 챔버 압력이 기판 상에 텅스텐을 증착하기에 충분한 것으로 발견되었다.
플라즈마는 약 0 볼트(V) 내지 약 -2,400 V의 음의 전압을 타겟에 인가함으로써 생성된다. 예를 들어, 200 mm 기판 상에 물질을 스퍼터링하기 위해 약 0 V 내지 약 -1,000 V 사이의 음의 전압이 타겟에 인가된다. 약 0 V 내지 약 -700 V 사이의 음의 전압이 스퍼터링된 물질의 기판 표면으로의 방향성을 향상시키기 위해 기판 지지 페데스탈에 인가될 수 있다. 기판(154)은 증착 공정 동안 약 10℃ 내지 약 500℃ 내의 온도로 유지된다.
금속 증착 공정의 예는 약 5 sccm 내지 약 30 sccm 사이의 유동 비율로 아르곤 같은 불활성 가스를 챔버(40) 내에 도입시키는 단계, 약 0.2 밀리토르 내지 약 1.0 밀리토르 사이의 챔버 압력을 유지하는 단계, 가스를 플라즈마 상태로 여기시키기 위해 약 0 V 내지 약 1,000 V의 음의 바이어스를 타겟에 인가하는 단계, 스퍼터링 공정 동안 약 10℃ 내지 약 600℃의 온도로, 바람직하게는 약 50℃ 내지 약 300℃의 온도로, 더 바람직하게는 약 50℃ 내지 약 100℃의 온도로 기판(154)을 유지시키는 단계, 및 200 mm의 기판에 대해 기판 표면으로부터 약 100 mm 내지 약 300 mm로 타겟을 이격시키는 단계를 포함한다. 이와 같은 공정을 이용하여 텅스텐이 약 300 Å/분 및 약 2,000 Å/분 사이의 속도로 실리콘 물질 상에 증착될 수 있다. 일 실시예에서, 제2 금속층이 약 200Å 내지 약 1000Å 사이의 두께를 가질 수 있다. 콜리메이터가 증착 속도에의 유해한 영향을 최소화하도록 본 명세서에 개시된 공정에서 이용될 수 있다.
금속 실리사이드 형성 공정
단계 210에서, 기판은 금속 실리사이드 물질을 형성하기 위해 비확산 어닐링 공정에 노출된다. 실리사이드화 공정은 기판의 실리콘 함유 표면 상에 증착되는 금속층을 금속 실리사이드층으로 변환시킨다. 일 실시예에서, 금속 실리사이드 물질은 티타늄 실리사이드 물질이다. 일 실시예에서, 비확산 어닐링은 밀리세컨드 레이저 어닐링 같은 레이저 어닐링을 포함한다. 또 다른 실시예에서, 비확산 어닐링은 예를 들어 제논 플래쉬 램프를 이용한 플래쉬 램프 어닐링을 포함한다.
금속 실리사이드 형성을 위한 공정의 일 예는 동적 표면 어닐링(DSA) 공정 같은 레이저 어닐링 공정에 기판을 노출시키는 단계를 포함한다. 레이저 어닐링 공정은 짧은 기간 동안 기판의 부분을 점층적으로(incrementally) 약 800℃ 내지 약 1300℃ 사이의 온도로 가열하는 에너지 빔을 이용하여 기판을 스캐닝함으로써 수행될 수 있다. 에너지 빔에 의해 가열되는 부분은 상승된 온도로 10 밀리세컨드보다 더 짧은 시간 동안, 예를 들어 1 밀리세컨드보다 더 짧은 시간 동안 유지된다. DSA 공정을 위하여 하나의 적절한 챔버는, Applied Materials, Inc.로부터 구입할 수 있는 DSA 플랫폼이다. 다른 제조사의 것을 포함한 다른 DSA 플랫폼 역시 레이저 어닐링 공정을 수행하기 위하여 이용될 수 있음은 자명하다.
단계 210에서의 DSA 공정은 미리 정해진 높은 온도로 기판을 가열하고 활성화할 수 있다. 일 실시예에서, DSA 공정은 약 900℃ 내지 약 1200℃와 같은 약 800℃ 내지 약 1300℃, 예를 들어 약 1000℃의 온도에서 금속 실리사이드층을 형성한다. 기판은 다양한 기간 동안 레이저에 노출된다. 일 실시예에서, DSA 공정은 5 밀리세컨드보다 더 짧은 시간과 같은 10 밀리세컨드보다 더 짧은 시간 동안, 예를 들어 1 밀리세컨드보다 더 짧은 시간 동안 수행된다. 일 실시예에서, 레이저는 약 0.1 밀리세컨드 내지 약 1 밀리세컨드 사이의 기간 동안 펄싱된다. 일 실시예에서, 레이저는 약 10.6 μm 또는 약 0.88 μm에서 선택되는 파장의 광을 발하며, 이때에 물론 다른 파장이 이용될 수도 있다. DSA 공정은 Applied Materials, Inc.로부터 구입할 수 있는 DSA 플랫폼 상에서 이용될 수 있다. 동적 표면 어닐링 공정 및 플랫폼의 예시적인 일 실시예는, Jennings et al.에 의해 출원되고 기판 상에 형성되는 열적 처리 구조물을 위한 장치의 제목을 가지는 미국 공개 특허 출원 US2007/0221640에 개시되어 있으며, 상기 문헌의 전체 내용은 본 명세서에 편입되는 것으로 간주될 수 있다.
금속 실리사이드층을 형성하기 위한 예시적인 다른 공정은 제논 플래쉬 램프 RTP 공정 같은 플래쉬 램프 RTP 공정에 기판을 노출시키는 단계를 포함한다. 플래쉬 램프 공정은, (1) 중간 온도로 기판을 급속 가열하는 단계, 및 (2) 기판이 중간 온도로 가열되는 동안 최종 온도로 기판을 매우 급속하게 가열하는 단계를 포함한다. 최종 온도는 중간 온도보다 더 높으며, 제2 단계의 기간은 제1 단계의 제1 기간 동안보다 더 짧다. 예시적인 예로, 플래쉬 RTP 공정의 제1 단계는 약 0.1초 내지 약 10초 동안 약 500℃ 내지 약 900℃의 온도 범위의 중간 온도로 기판을 가열하는 단계를 포함할 수 있다. 제2 단계는 약 1000℃ 내지 약 1300℃의 온도 범위 내의 최종 온도로, 바람직하게는 약 0.1 밀리세컨드 내지 10 밀리세컨드 내의, 그리고 바람직하게는 약 0.1 내지 약 2 밀리세컨드 범위 내의 시간 동안 도핑된 표면층을 가열하는 단계를 포함한다.
도 3은 본 명세서에서 개시되는 다른 실시예에 따른 비확산 어닐링을 이용하여 금속 실리사이드 물질의 형성을 위한 공정 시퀀스(300)를 도시하고 있다. 시퀀스는, 공정 챔버 내에 기판을 로딩하는 단계(단계 302), 기판의 실리콘 함유 표면 상에 금속층을 증착하는 단계(단계 304), 금속 물질 상에 금속 질화 물질을 증착하는 단계(단계 306), 금속 실리사이드 물질을 형성하기 위해 비확산 어닐링 공정에 기판을 노출하는 단계(단계 308), 및 금속 질화 물질 상에 금속성 컨택 물질을 증착하는 단계(단계 310)를 포함한다.
도 4는 본 명세서에서 개시되는 또 다른 실시예에 따른 비확산 어닐링을 이용하여 금속 실리사이드 물질의 형성을 위한 공정 시퀀스(400)를 도시하고 있다. 시퀀스는, 공정 챔버 내에 기판을 로딩하는 단계(단계 402), 기판의 실리콘 함유 표면 상에 금속층을 증착하는 단계(단계 404), 금속 실리사이드 물질을 형성하기 위해 비확산 어닐링 공정에 기판을 노출하는 단계(단계 406), 금속 물질 상에 금속 질화 물질을 증착하는 단계(단계 408), 및 금속 질화 물질 상에 금속성 컨택 물질을 증착하는 단계(단계 410)를 포함한다.
추가적으로, 기판 상에 금속을 증착하기 이전에, 기판의 표면은 오염물 제거하기 위해 세정될 수 있다. 세정 공정은 불산 용액에의 노출 같은 습식 에칭 공정, 또는 플라즈마 세정 공정, 예를 들어 불활성 가스, 수소 또는 암모니아, 또는 이들의 조합의 플라즈마에의 노출에 의해 수행될 수 있다. 세정 공정은 공정 동안 기판 표면의 오염물 발생을 최소화하기 위해 공정 단계 사이에 수행될 수도 있다. 플라즈마 세정 공정은 본 명세서에 개시된 캘리포니아 산타 클라라에 위치된 Applied Materials, Inc.로부터 상업적으로 모두 구입할 수 있는 RPC+ 처리 챔버 및 프리클린 Ⅱ 처리 챔버 내에서 수행될 수 있다.
도 5는 본 명세서에서 개시되는 실시예에 따라 형성되는 금속 실리사이드 물질을 이용하는 예시적인 게이트 산화물 수단의 단면을 나타내는 도면이다. 수단은 일반적으로 기판 표면(512) 내에 형성되는 실리콘 소스/드레인(520) 및 스페이서(516)에 의해 둘러싸이는 노출된 게이트(510)를 포함한다. 스페이서(516)는 대체로 SiO2 같은 산화물로 이루어진다.
금속 게이트(510)는 산화층(511), 폴리 실리콘층(514), 티타늄 실리사이드층(515), 티타늄 질화물층(518) 및 텅스텐층(522)을 포함한다. 티타늄 실리사이드층(515)은 도 2 내지 4를 참고하여 위에서 설명된 실시예들을 이용하여 형성된다. SiO2층 같은 산화물층(511)은 예를 들어 폴리 실리콘층(514)으로부터 기판(512)을 분리한다. 산화물층(511) 및 폴리 실리콘층(514)은 종래의 증착 기술을 이용하여 증착된다.
실시예들
실시예 1: 티타늄 물질이 기판 상의 폴리 실리콘 물질 상부에 증착되고, 티타늄 질화 물질은 티타늄 물질 상부에 증착되며, 텅스텐 물질은 티타늄 질화 물질 상부에 증착된다. 폴리 실리콘 물질과 티타늄 질화 물질 사이에 티타늄 디실리사이드(disilicide)(TiSi2)를 형성하기 위해 기판은 비확산 어닐링을 이용하여 처리된다. 선택적인 예비 세정 공정이 처리 이전에 기판 상에 수행된다. 티타늄 물질 및 티타늄 질화 물질은 제1 처리 챔버 내에서 증착될 수 있으며, 텅스텐 물질은 제2 처리 챔버 내에서 증착될 수 있고, 티타늄 실리사이드 물질은 제3 처리 챔버 내에서 수행될 수 있다.
실시예 2: 티타늄 물질이 기판 상의 폴리 실리콘 물질 상부에 증착되고, 티타늄 질화 물질은 티타늄 물질 상부에 증착되며, 텅스텐 질화 물질은 티타늄 질화 물질 상부에 증착되고, 텅스텐 물질은 텅스텐 질화 물질 상부에 증착된다. 폴리 실리콘 물질과 티타늄 질화 물질 사이에 티타늄 디실리사이드(TiSi2)를 형성하기 위해 기판은 비확산 어닐링을 이용하여 처리된다. 선택적인 예비 세정 공정이 처리 이전에 기판 상에 수행된다. 티타늄 물질 및 티타늄 질화 물질은 제1 처리 챔버 내에서 증착될 수 있으며, 텅스텐 질화 물질 및 텅스텐 물질은 제2 처리 챔버 내에서 증착될 수 있고, 티타늄 실리사이드 물질은 제3 처리 챔버 내에서 수행될 수 있다.
본 명세서에 개시된 실시예들은 비확산 어닐링을 이용하여 금속 실리사이드층을 형성하는 방법을 포함한다. 본 명세서에 개시된 실시예들은 추가적으로 감소된 계면 저항을 위한 텅스텐-폴리 DRAM 전극의 밀리세컨드 어닐링을 위한 방법을 제공한다. 비확산 어닐링의 짧은 시간-프레임은 실리콘 질화물 형성을 위한 실리콘 함유 계면으로의 질소의 확산 시간을 감소시켜 계면 저항을 최소화한다. 이러한 짧은 시간은 또한, 폴리-실리콘 조직으로의 반응물의 확산을 포함한 모든 확산 과정을 최소화함으로써, 매우 매끄러운 실리사이드층을 산출한다.
비록 전술된 내용이 본 발명의 실시예들에 국한되어 있다 하더라도, 다른 또는 추가적인 본 발명의 실시예들이 본 발명의 기본 목적 범위 내에서 고안될 수 있으며, 본 발명의 목적 범위는 다음의 청구항에 의해서 결정될 수 있다.

Claims (15)

  1. 기판 상에 금속 실리사이드 물질을 형성하는 방법으로서,
    기판의 실리콘 함유 표면 상에 금속 물질을 증착하는 단계;
    상기 금속 물질 상에 금속 질화 물질을 증착하는 단계; 및
    금속 실리사이드 물질을 형성하기 위해 비확산(diffusionless) 어닐링 공정에 상기 기판을 노출하는 단계
    를 포함하는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  2. 제1항에 있어서,
    상기 금속 실리사이드 물질을 형성하기 위해 비확산 어닐링 공정에 상기 기판을 노출하는 단계 이전에, 상기 금속 질화 물질 상에 금속성 컨택 물질을 증착하는 단계를 더 포함하는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  3. 제1항에 있어서,
    상기 비확산 어닐링 공정은 레이저 어닐링 공정 또는 플래쉬 램프 어닐링 공정을 포함하는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  4. 제1항에 있어서,
    상기 금속 실리사이드 물질은 상기 금속 질화 물질과 상기 실리콘 함유 표면 사이에 형성되는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  5. 제1항에 있어서,
    상기 비확산 어닐링 공정은, 상기 금속 질화물이 상기 실리콘 함유 표면층과 반응하지 않도록 하는 공정 조건을 이용하여 수행되는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  6. 제1항에 있어서,
    상기 비확산 어닐링 공정에 상기 기판을 노출하는 단계는 약 900℃ 내지 약 1100℃의 온도에 상기 기판을 노출하는 단계를 포함하는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  7. 제1항에 있어서,
    상기 비확산 어닐링 공정은 약 10 밀리세컨드(milliseconds)보다 더 짧은 기간 동안에 수행되는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  8. 제1항에 있어서,
    상기 금속 물질은 코발트, 티타늄, 탄탈, 텅스텐, 몰리브덴, 백금, 니켈, 철, 니오브(niobium), 팔라듐 및 이들의 조합으로 구성되는 그룹으로부터 선택되는.
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  9. 제1항에 있어서,
    상기 비확산 어닐링 공정은 0.25 내지 1 밀리세컨드의 드웰 타임(dwell time) 동안 약 3x104 W/cm2 내지 약 1x105 W/cm2의 전력 밀도의 인가를 포함하는 레이저 어닐링 공정인,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  10. 제9항에 있어서,
    상기 레이저 어닐링 공정의 레이저 스캔 비율은 25 mm/sec 내지 250 mm/sec 사이인,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  11. 기판 상에 금속 실리사이드 물질을 형성하는 방법으로서,
    게이트 전극 적층을 형성하는 단계; 및
    티타늄 실리사이드층을 형성하기 위해 비확산 어닐링 공정으로 상기 게이트 전극 적층을 어닐링하는 단계
    를 포함하고,
    상기 게이트 전극 적층을 형성하는 단계는.
    상기 기판 상에 폴리 실리콘층을 증착하는 단계;
    상기 기판 상에 티타늄층을 증착하는 단계;
    상기 기판 상에 티타늄 질화물층을 증착하는 단계; 및
    상기 기판 상에 텅스텐층을 증착하는 단계
    를 포함하는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  12. 제11항에 있어서,
    상기 게이트 전극 적층을 어닐링하는 단계는, 상기 기판 상에 티타늄 질화물층을 증착한 이후에 수행되는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  13. 제11항에 있어서,
    상기 게이트 전극 적층을 어닐링하는 단계는, 상기 기판 상에 텅스텐층을 증착한 이후에 수행되는,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  14. 제11항에 있어서,
    상기 비확산 어닐링 공정은 0.25 내지 1 밀리세컨드의 드웰 타임(dwell time) 동안 약 3x104 W/cm2 내지 약 1x105 W/cm2의 전력 밀도의 인가를 포함하는 레이저 어닐링 공정인,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
  15. 제11항에 있어서,
    상기 레이저 어닐링 공정의 레이저 스캔 비율은 25 mm/sec 내지 250 mm/sec 사이인,
    기판 상에 금속 실리사이드 물질을 형성하는 방법.
KR1020117008917A 2008-09-19 2009-09-02 금속 실리사이드 형성을 위한 방법 및 장치 KR20110076945A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/233,858 US20100075499A1 (en) 2008-09-19 2008-09-19 Method and apparatus for metal silicide formation
US12/233,858 2008-09-19

Publications (1)

Publication Number Publication Date
KR20110076945A true KR20110076945A (ko) 2011-07-06

Family

ID=42038103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117008917A KR20110076945A (ko) 2008-09-19 2009-09-02 금속 실리사이드 형성을 위한 방법 및 장치

Country Status (7)

Country Link
US (1) US20100075499A1 (ko)
EP (1) EP2338166A4 (ko)
JP (1) JP5579721B2 (ko)
KR (1) KR20110076945A (ko)
CN (1) CN102160160A (ko)
TW (1) TWI487029B (ko)
WO (1) WO2010033378A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210008108A (ko) * 2018-07-06 2021-01-20 어플라이드 머티어리얼스, 인코포레이티드 실리사이드 증착을 위한 방법들

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8291857B2 (en) 2008-07-03 2012-10-23 Applied Materials, Inc. Apparatuses and methods for atomic layer deposition
US8278200B2 (en) 2011-01-24 2012-10-02 International Business Machines Corpration Metal-semiconductor intermixed regions
US20120187505A1 (en) * 2011-01-25 2012-07-26 International Business Machines Corporation Self-aligned III-V MOSFET fabrication with in-situ III-V epitaxy and in-situ metal epitaxy and contact formation
US20120313158A1 (en) * 2011-06-09 2012-12-13 Beijing Nmc Co., Ltd. Semiconductor structure and method for manufacturing the same
US9496432B2 (en) * 2011-11-23 2016-11-15 Imec Method for forming metal silicide layers
US9190277B2 (en) 2011-12-08 2015-11-17 Texas Instruments Incorporated Combining ZTCR resistor with laser anneal for high performance PMOS transistor
US20130328135A1 (en) * 2012-06-12 2013-12-12 International Business Machines Corporation Preventing fully silicided formation in high-k metal gate processing
US20140273533A1 (en) * 2013-03-15 2014-09-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Annealing Method Utilizing a Vacuum Environment
KR102275051B1 (ko) * 2014-01-21 2021-07-07 어플라이드 머티어리얼스, 인코포레이티드 3d 플래시 메모리 애플리케이션을 위한 유전체-금속 스택
US9543167B2 (en) * 2014-07-15 2017-01-10 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
US9595524B2 (en) 2014-07-15 2017-03-14 Globalfoundries Inc. FinFET source-drain merged by silicide-based material
WO2017037339A1 (en) * 2015-09-02 2017-03-09 Beneq Oy Apparatus for processing a surface of substrate and method operating the apparatus
US9865466B2 (en) * 2015-09-25 2018-01-09 Applied Materials, Inc. Silicide phase control by confinement
TWI688004B (zh) * 2016-02-01 2020-03-11 美商瑪森科技公司 毫秒退火系統之預熱方法
JP6839940B2 (ja) * 2016-07-26 2021-03-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
US20180076065A1 (en) 2016-09-15 2018-03-15 Applied Materials, Inc. Integrated system for semiconductor process
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
JP2019057682A (ja) * 2017-09-22 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
EP3768874A4 (en) 2018-03-19 2022-03-30 Applied Materials, Inc. METHODS FOR DEPOSITING COATINGS ON AEROSPACE ELEMENTS
US11015252B2 (en) 2018-04-27 2021-05-25 Applied Materials, Inc. Protection of components from corrosion
CN111092017A (zh) * 2018-10-23 2020-05-01 宸鸿光电科技股份有限公司 一种薄膜元件的制造方法
US10636705B1 (en) 2018-11-29 2020-04-28 Applied Materials, Inc. High pressure annealing of metal gate structures
WO2020219332A1 (en) 2019-04-26 2020-10-29 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
CN111261634A (zh) * 2020-02-10 2020-06-09 无锡拍字节科技有限公司 一种存储器件的制造设备及其方法
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
CN115734826A (zh) 2020-07-03 2023-03-03 应用材料公司 用于翻新航空部件的方法
TWI748661B (zh) * 2020-09-24 2021-12-01 華邦電子股份有限公司 記憶元件及其形成方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4884123A (en) * 1987-02-19 1989-11-28 Advanced Micro Devices, Inc. Contact plug and interconnect employing a barrier lining and a backfilled conductor material
JP2861869B2 (ja) * 1994-10-12 1999-02-24 日本電気株式会社 半導体装置の製造方法
JP2000036593A (ja) * 1998-07-17 2000-02-02 Fujitsu Ltd 半導体装置
US6156654A (en) 1998-12-07 2000-12-05 Chartered Semiconductor Manufacturing Ltd. Pulsed laser salicidation for fabrication of ultra-thin silicides in sub-quarter micron devices
US20030141573A1 (en) * 2000-06-08 2003-07-31 Ross Matthew F. Electron beam annealing of metals, alloys, nitrides and silicides
US20030029715A1 (en) * 2001-07-25 2003-02-13 Applied Materials, Inc. An Apparatus For Annealing Substrates In Physical Vapor Deposition Systems
US8110489B2 (en) * 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6833161B2 (en) * 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6806123B2 (en) * 2002-04-26 2004-10-19 Micron Technology, Inc. Methods of forming isolation regions associated with semiconductor constructions
JP2004247392A (ja) * 2003-02-12 2004-09-02 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
US6902993B2 (en) * 2003-03-28 2005-06-07 Cypress Semiconductor Corporation Gate electrode for MOS transistors
US20050124127A1 (en) 2003-12-04 2005-06-09 Tzu-En Ho Method for manufacturing gate structure for use in semiconductor device
US7879409B2 (en) * 2004-07-23 2011-02-01 Applied Materials, Inc. Repeatability of CVD film deposition during sequential processing of substrates in a deposition chamber
US20060060920A1 (en) * 2004-09-17 2006-03-23 Applied Materials, Inc. Poly-silicon-germanium gate stack and method for forming the same
TWI237857B (en) * 2004-10-21 2005-08-11 Nanya Technology Corp Method of fabricating MOS transistor by millisecond anneal
US7208793B2 (en) * 2004-11-23 2007-04-24 Micron Technology, Inc. Scalable integrated logic and non-volatile memory
JP5291866B2 (ja) * 2005-05-31 2013-09-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101455564B1 (ko) * 2005-12-09 2014-10-27 세미이큅, 인코포레이티드 탄소 클러스터의 주입에 의한 반도체 디바이스의 제조를 위한 시스템 및 방법
US7569463B2 (en) * 2006-03-08 2009-08-04 Applied Materials, Inc. Method of thermal processing structures formed on a substrate
US7410852B2 (en) * 2006-04-21 2008-08-12 International Business Machines Corporation Opto-thermal annealing methods for forming metal gate and fully silicided gate field effect transistors
US7795124B2 (en) * 2006-06-23 2010-09-14 Applied Materials, Inc. Methods for contact resistance reduction of advanced CMOS devices
WO2008016851A1 (en) * 2006-07-28 2008-02-07 Applied Materials, Inc. Use of carbon co-implantation with millisecond anneal to produce ultra-shallow junctions
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100843879B1 (ko) * 2007-03-15 2008-07-03 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210008108A (ko) * 2018-07-06 2021-01-20 어플라이드 머티어리얼스, 인코포레이티드 실리사이드 증착을 위한 방법들

Also Published As

Publication number Publication date
TWI487029B (zh) 2015-06-01
WO2010033378A2 (en) 2010-03-25
WO2010033378A3 (en) 2010-06-17
JP2012503336A (ja) 2012-02-02
EP2338166A2 (en) 2011-06-29
EP2338166A4 (en) 2012-11-14
TW201023268A (en) 2010-06-16
CN102160160A (zh) 2011-08-17
US20100075499A1 (en) 2010-03-25
JP5579721B2 (ja) 2014-08-27

Similar Documents

Publication Publication Date Title
JP5579721B2 (ja) 金属シリサイド形成のための方法および装置
US7795124B2 (en) Methods for contact resistance reduction of advanced CMOS devices
US7867900B2 (en) Aluminum contact integration on cobalt silicide junction
US6410383B1 (en) Method of forming conducting diffusion barriers
US20030185980A1 (en) Thin film forming method and a semiconductor device manufacturing method
JP2692554B2 (ja) 半導体装置の製造方法
US6933021B2 (en) Method of TiSiN deposition using a chemical vapor deposition (CVD) process
TW201017767A (en) Post oxidation annealing of low temperature thermal or plasma based oxidation
JP2006516174A (ja) 半導体プロセスにシリサイドコンタクトを使用する方法
US20070004203A1 (en) Technique for forming nickel silicide by depositing nickel from a gaseous precursor
KR20170104936A (ko) 금속 규화물들의 선택적 형성
US7897513B2 (en) Method for forming a metal silicide
US20110272279A1 (en) Apparatus for manufacturing semiconductor device and method for manufacturing semiconductor device by using the same
TWI787702B (zh) 使用pvd釕的方法與裝置
US6432805B1 (en) Co-deposition of nitrogen and metal for metal silicide formation
JP2010209465A (ja) 堆積チャンバにおける酸化からの導電体の保護
US6254739B1 (en) Pre-treatment for salicide process
TW200805492A (en) Low-temperature dielectric formation for devices with strained germanium-containing channels
JP2005277371A (ja) 半導体装置の製造方法
US20040222083A1 (en) Pre-treatment for salicide process
JP2006147897A (ja) 半導体装置の製造方法
JP2006261635A (ja) 半導体装置及びその製造方法
JP2004259883A (ja) 半導体装置の製造方法
KR19980060518A (ko) 반도체소자의 트랜지스터 제조방법
JP2008219036A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E601 Decision to refuse application