JP2019057682A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019057682A
JP2019057682A JP2017182522A JP2017182522A JP2019057682A JP 2019057682 A JP2019057682 A JP 2019057682A JP 2017182522 A JP2017182522 A JP 2017182522A JP 2017182522 A JP2017182522 A JP 2017182522A JP 2019057682 A JP2019057682 A JP 2019057682A
Authority
JP
Japan
Prior art keywords
film
semiconductor device
manufacturing
metal
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017182522A
Other languages
English (en)
Inventor
藤井　裕二
Yuji Fujii
裕二 藤井
賢一 久田
Kenichi Hisada
賢一 久田
泰典 山下
Taisuke Yamashita
泰典 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2017182522A priority Critical patent/JP2019057682A/ja
Priority to US16/035,089 priority patent/US20190096998A1/en
Priority to EP18183674.3A priority patent/EP3460829A1/en
Priority to CN201811107155.XA priority patent/CN109545669A/zh
Publication of JP2019057682A publication Critical patent/JP2019057682A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H01L29/4975—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2 being a silicide layer, e.g. TiSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/781—Inverted VDMOS transistors, i.e. Source-Down VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices

Abstract

【課題】特性の良好な半導体装置を製造する。【解決手段】本発明の半導体装置の製造方法は、その底面にＳｉＣよりなる部位を露出するコンタクトホール（Ｃ１、Ｃ２）の底面上に金属膜（Ｎｉ膜）ＭＴを形成する工程と、熱処理を施し、金属膜ＭＴとＳｉＣよりなる部位とのシリサイド化反応により、コンタクトホール（Ｃ１、Ｃ２）の底面において、シリサイド膜を形成する工程と、を有する。そして、上記熱処理工程は、ＳｉＣ基板の表面に、レーザ光を照射する工程である。このように、シリサイド膜を形成する際の熱処理として、ＳｉＣは透過し、金属（Ｎｉなど）は吸収する波長のレーザを用いたアニールを行うことにより、ＳｉＣ中の炭素（Ｃ）の偏析による炭素層の生成を抑制することができる。これにより、コンタクト抵抗の上昇やコンタクト不良を抑制することができる。【選択図】図１１

Description

本発明は、半導体装置の製造方法に関し、特に、炭化珪素（ＳｉＣ）基板を用いた半導体装置に好適に利用できるものである。
トランジスタを有する半導体装置において、ＳｉＣ基板を用いた半導体装置が検討されている。例えば、パワートランジスタにおいて、ＳｉＣ基板を用いた場合、ＳｉＣは珪素（Ｓｉ）に比べてバンドギャップが大きいため、絶縁破壊耐圧が大きくなる。また、トランジスタなどの半導体素子上には、配線などとの電気的接続のため、プラグ（ビア）が設けられ、プラグの底面には、接続抵抗の低減のためシリサイド膜が形成される場合がある。
例えば、特許文献１には、炭化珪素半導体素子の製造方法が開示されている。そして、Ｎｉ２Ｓｉとその上の析出ＴｉＣからなる裏面電極の形成後において、ウエハダイシングやピックアップ時に生じ得る裏面電極の剥離を防止する技術が開示されている。
また、特許文献２には、ニッケルシリサイド膜の酸化を防止するとともに、良好なオーミックコンタクトを有したオーミック電極を備えた炭化珪素半導体装置が開示されている。
特開２０１３−２１１４６７号公報 特開２０１１−１４６６２２号公報
本発明者は、炭化珪素（ＳｉＣ）基板を用いた半導体装置の研究開発に従事しており、半導体装置の特性向上について、鋭意検討している。
そして、炭化珪素（ＳｉＣ）基板を用いた半導体装置の研究開発過程において、後述するように、ＳｉＣよりなる半導体素子の一部とその上のコンタクトホール内に設けられる導電性膜（プラグ、ビア）とのコンタクト抵抗が上昇するという課題に直面した。
そして、上記課題を解決するため、鋭意検討した結果、コンタクト抵抗の上昇には、コンタクト部において、ＳｉＣ基板から炭素（Ｃ）が偏析することが要因であることが判明し、炭素（Ｃ）の偏析を低減することができるシリサイド膜の形成方法を見出すに至った。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される実施の形態のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本願において開示される一実施の形態に示される半導体装置の製造方法は、その底面にＳｉＣよりなる部位を露出するコンタクトホールの底面上に第１金属を含有する金属膜を形成する工程と、熱処理を施し、前記金属膜と前記ＳｉＣよりなる部位とのシリサイド化反応により、前記コンタクトホールの底面において、前記第１金属のシリサイド膜を形成する工程と、を有する。そして、前記熱処理工程は、前記ＳｉＣ基板の前記第１面側に、レーザ光を照射する工程である。
本願において開示される、以下に示す代表的な実施の形態に示される半導体装置の製造方法によれば、特性の良好な半導体装置を製造することができる。
実施の形態１の半導体装置の構成を示す断面図である。 実施の形態１の半導体装置の構成を示す平面図である。 実施の形態１の半導体装置の構成を示す平面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 実施の形態１の半導体装置の製造工程を示す断面図である。 ＳｉＣ基板よりなるウエハを示す平面図である。 順次照射されるレーザのショットを示す平面図である。 ダブルパルス方式のレーザの波形を示す図である。 レーザ照射条件の一例およびレーザの重ね合わせ率とコンタクト抵抗の関係を示す図である。 比較例の半導体装置の製造工程を示す断面図である。 比較例の半導体装置の製造工程を示す断面図である。 比較例の半導体装置の製造工程を示す断面図である。 比較例の半導体装置の製造工程を示す断面図である。 比較例の半導体装置の製造工程を示す断面図である。 比較例の半導体装置の製造工程を示す断面図である。 比較例の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態２の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。 実施の形態３の半導体装置の製造工程を示す断面図である。
以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。
さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。
以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一または関連する符号を付し、その繰り返しの説明は省略する。また、複数の類似の部材（部位）が存在する場合には、総称の符号に記号を追加し個別または特定の部位を示す場合がある。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
また、断面図および平面図において、各部位の大きさは実デバイスと対応するものではなく、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。また、断面図と平面図が対応する場合においても、図面を分かりやすくするため、特定の部位を相対的に大きく表示する場合がある。
（実施の形態１）
[構造説明]
以下、図面を参照しながら本実施の形態の半導体装置について詳細に説明する。
図１は、本実施の形態の半導体装置の構成を示す断面図である。図１に示す半導体装置は、トランジスタ（素子）を有する。より具体的には、トレンチゲート型のパワートランジスタを有する。このようなトランジスタは、例えば、「パワーＭＯＳＦＥＴ」や「ＩＧＢＴ」とも呼ばれる。
図１に示すように、本実施の形態の半導体装置は、ＳｉＣ基板１Ｓの表面（第１面）側に設けられたドリフト層（ドレイン領域）ＤＲと、ドリフト層ＤＲ上に設けられたチャネル層ＣＨと、チャネル層ＣＨ上に設けられたソース領域ＳＲとを有する。ドリフト層ＤＲは、ｎ型半導体領域、チャネル層ＣＨは、ｐ型半導体領域、ソース領域ＳＲは、ｎ型半導体領域よりなる。これらの半導体領域は、ＳｉＣよりなり、ｐ型半導体領域は、ｐ型不純物を、ｎ型半導体領域は、ｎ型不純物を有する。また、これらの半導体領域は、後述するように、ｎ型またはｐ型のエピタキシャル層で構成することができる。
そして、本実施の形態の半導体装置においては、ソース領域ＳＲとチャネル層ＣＨとを貫通し、ドリフト層ＤＲまで達するトレンチＴＲ内にゲート絶縁膜ＧＩを介して配置されたゲート電極ＧＥを有する。このゲート電極ＧＥは、トレンチＴＲ内を埋め込むとともに、平面視において、ソース領域ＳＲ上の一部と重なるように延在しており（図２参照）、その断面が“Ｔ字状”である。このようなゲート電極ＧＥの構造を“Ｔゲート構造”と言う場合がある。
また、トレンチＴＲと接するソース領域ＳＲの一端部とは反対側の他端部には、チャネル層ＣＨに達するコンタクトホール（Ｃ１、Ｃ２）が設けられている。ここで、コンタクトホール（Ｃ１、Ｃ２）について、幅の大きい部分をコンタクトホールＣ２とし、幅の小さいコンタクトホールをＣ１とする場合がある。そして、このコンタクトホール（Ｃ１、Ｃ２）の底面には、ボディコンタクト領域ＢＣが形成されている。このボディコンタクト領域ＢＣは、チャネル層ＣＨよりも不純物濃度の高いｐ型半導体領域からなり、ソース電極ＳＥとチャネル層ＣＨとのオーミックコンタクトを確保するために形成する。
また、ゲート電極ＧＥ上には、層間絶縁膜ＩＬ１が設けられている。層間絶縁膜ＩＬ１は、酸化シリコン膜などの絶縁膜よりなる。そして、この層間絶縁膜ＩＬ１上およびコンタクトホール（Ｃ１、Ｃ２）の内部には、ソース電極ＳＥが設けられている。ソース電極ＳＥは、導電性膜よりなる。なお、ソース電極ＳＥのうち、コンタクトホール（Ｃ１、Ｃ２）の内部に位置する部分をプラグ（ビア）と、層間絶縁膜ＩＬ１上に延在する部分を配線とみなす場合がある。また、ここでは、ソース電極ＳＥは、下層膜である第１導電性膜１０ａと、上層膜である第２導電性膜１０ｂとの積層膜よりなる。このソース電極ＳＥは、ボディコンタクト領域ＢＣとソース領域ＳＲに、電気的に接続されている。ソース電極ＳＥ上には、絶縁膜よりなる表面保護膜ＰＡＳが形成されている。なお、ＳｉＣ基板１Ｓの裏面（第２面）側には、ドレイン電極ＤＥが形成されている。
ここで、ソース電極ＳＥとボディコンタクト領域ＢＣは、シリサイド膜ＳＩＬを介して接続されている。また、ソース電極ＳＥとソース領域ＳＲは、シリサイド膜ＳＩＬを介して接続されている。このシリサイド膜ＳＩＬにより、ソース電極ＳＥとボディコンタクト領域ＢＣのコンタクト抵抗を小さくすることができ、また、ソース電極ＳＥとソース領域ＳＲのコンタクト抵抗を小さくすることができる。
そして、本実施の形態の半導体装置においては、追って詳細に説明するように、シリサイド膜を形成する際の熱処理工程において、レーザアニールを用いたので、ＳｉＣ中の炭素（Ｃ）の偏析による炭素層の生成を抑制することができる。これにより、ＳｉＣ基板中のＣ（炭素）の析出による、コンタクト抵抗の上昇やコンタクト不良を抑制し、トランジスタ（ここでは、ソース領域ＳＲ）とソース電極ＳＥとの良好なコンタクトを図ることができる。
＜動作＞
本実施の形態の半導体装置（トランジスタ）において、ゲート電極ＧＥにしきい値電圧以上のゲート電圧を印加すると、トレンチＴＲの側面と接するチャネル層（ｎ型半導体領域）ＣＨに反転層（ｎ型半導体領域）が形成される。そして、ソース領域ＳＲとドリフト層ＤＲとは、反転層で電気的に接続されることになり、ソース領域ＳＲとドリフト層ＤＲとの間に電位差がある場合、ソース領域ＳＲから反転層を通ってドリフト層ＤＲに電子が流れる。言い換えれば、ドリフト層ＤＲから反転層を通ってソース領域ＳＲに電流が流れる。このように、トランジスタを、オンさせることができる。
一方、ゲート電極ＧＥにしきい値電圧よりも小さな電圧を印加すると、チャネル層ＣＨに形成されていた反転層が消失し、ソース領域ＳＲとドリフト層ＤＲとが非導通となる。このように、トランジスタを、オフさせることができる。
以上のようにして、トランジスタのゲート電極ＧＥに印加するゲート電圧を変化させることにより、トランジスタのオン／オフ動作を行なう。
＜平面レイアウト＞
図１に示すトランジスタは、後述するように、平面視において繰り返し配置されている。このため、図１に示すトランジスタを“単位トランジスタＵＣ”と呼ぶ場合がある。図２、図３は、本実施の形態の半導体装置の構成を示す平面図である。図１は、例えば、図２のＡ−Ａ断面部に対応する。また、図２に示す領域ＵＣは、例えば、図３に示す領域ＵＣに対応する。図３は、１つのチップ領域Ｃを示す。
図２に示すように、ゲート電極ＧＥの平面形状は、Ｙ方向に長辺を有する矩形状である。トレンチＴＲの平面形状は、Ｙ方向に長辺を有する矩形状である。ゲート電極ＧＥの幅（Ｘ方向の長さ）は、トレンチＴＲの幅（Ｘ方向の長さ）より大きい。トレンチＴＲの両側には、ソース領域ＳＲが配置されている。ソース領域ＳＲの平面形状は、Ｙ方向に長辺を有する矩形状である。そして、ソース領域ＳＲの外側にはボディコンタクト領域ＢＣが配置されている。ボディコンタクト領域ＢＣの平面形状は、Ｙ方向に長辺を有する矩形状である。
単位トランジスタＵＣは、矩形状のボディコンタクト領域ＢＣのＹ方向に延在する中心線について対象に繰り返し配置されている。
図２に示すボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上には、図１に示すようにシリサイド膜ＳＩＬを介してソース電極ＳＥが配置されている。このソース電極ＳＥは、図３に示すように、ゲート電極ＧＥの上方に延在するように広がって配置されている。また、図１に示す断面には表示されていないが、ゲート電極ＧＥの端部上には、図示しないコンタクトホール（プラグ、ビア）を介して、図３に示すゲート線ＧＬやゲートパッドＧＰＤが配置されている。ゲート線ＧＬやゲートパッドＧＰＤは、ソース電極ＳＥと同層の導電性膜（１０ａ、１０ｂ）で構成することができる。
［製法説明］
次いで、図４〜図１５を参照しながら、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図４〜図１５は、本実施の形態の半導体装置の製造工程を示す断面図である。
まず、図４に示すように、エピタキシャル層が形成されたＳｉＣ基板（ＳｉＣからなる半導体基板）１Ｓを用意する。エピタキシャル層は、ＳｉＣからなる層であり、下から順に、ｎ型エピタキシャル層ＮＥＰ、ｐ型エピタキシャル層ＰＥＰ、ｎ型エピタキシャル層ＮＥＰの３層からなる。これらの層は、「構造説明」の欄で示した、ｎ型半導体領域、ｐ型半導体領域、ｎ型半導体領域に、それぞれ対応する。
ＳｉＣ基板１Ｓ上へのエピタキシャル層の形成方法に制限はないが、例えば、次のようにして形成することができる。例えば、ＳｉＣ基板１Ｓ上に、ボロン（Ｂ）などのｐ型不純物、リン（Ｐ）または砒素（Ａｓ）などのｎ型不純物を導入しながらＳｉＣよりなるエピタキシャル層を成長させ、ｎ型エピタキシャル層ＮＥＰを形成する。次いで、ｎ型エピタキシャル層ＮＥＰ上に、ボロン（Ｂ）などのｐ型不純物を導入しながらＳｉＣよりなるエピタキシャル層を成長させ、ｐ型エピタキシャル層ＰＥＰを形成する。次いで、ｐ型エピタキシャル層ＰＥＰ上に、ｎ型不純物を導入しながらＳｉＣよりなるエピタキシャル層を成長させ、ｎ型エピタキシャル層ＮＥＰを形成する。このようにして、ｎ型エピタキシャル層ＮＥＰ、ｐ型エピタキシャル層ＰＥＰ、ｎ型エピタキシャル層ＮＥＰの３層からなるエピタキシャル層が形成されたＳｉＣ基板１Ｓを形成することができる。
最上層のｎ型エピタキシャル層ＮＥＰは、ソース領域ＳＲとなり、第２層のｐ型エピタキシャル層ＰＥＰは、チャネル層ＣＨとなり、最上層のｎ型エピタキシャル層ＮＥＰは、ドリフト層ＤＲとなる。
なお、ＳｉＣ基板１Ｓと、その上のｎ型エピタキシャル層ＮＥＰ、ｐ型エピタキシャル層ＰＥＰ、ｎ型エピタキシャル層ＮＥＰの３層とを含む構成を、ＳｉＣ基板とみなしてもよい。また、ｎ型エピタキシャル層ＮＥＰ、ｐ型エピタキシャル層ＰＥＰ、ｎ型エピタキシャル層ＮＥＰに対応する半導体領域を、イオン注入法により形成してもよい。
次いで、図５に示すように、ｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰおよびｐ型エピタキシャル層ＰＥＰ（チャネル層ＣＨ）を貫通し、ｎ型エピタキシャル層（ドリフト層ＤＲ）ＮＥＰまで達するトレンチＴＲを形成する。
例えば、フォトリソグラフィ技術およびエッチング技術を用いて、ｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰ上に、トレンチＴＲの形成領域に開口部を有するハードマスク（図示せず）を形成する。次いで、このハードマスク（図示せず）をマスクとして、ｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰ、ｐ型エピタキシャル層ＰＥＰ（チャネル層ＣＨ）およびｎ型エピタキシャル層（ドリフト層ＤＲ）ＮＥＰの上部をエッチングすることにより、トレンチＴＲを形成する。次いで、ハードマスク（図示せず）を除去する。このトレンチＴＲの側面には、下からｎ型エピタキシャル層（ドリフト層ＤＲ）ＮＥＰ、ｐ型エピタキシャル層ＰＥＰ（チャネル層ＣＨ）およびｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰが順に露出している。また、このトレンチＴＲの底面には、ｎ型エピタキシャル層（ドリフト層ＤＲ）ＮＥＰが露出している。
次いで、図６に示すように、トレンチＴＲの両側のｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰ中に、それぞれコンタクトホールＣ１を形成する。
例えば、フォトリソグラフィ技術およびエッチング技術を用いて、ｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰ上に、コンタクトホールＣ１の形成領域に開口部を有するハードマスク（図示せず）を形成する。次いで、このハードマスク（図示せず）をマスクとして、ｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰおよびｐ型エピタキシャル層ＰＥＰ（チャネル層ＣＨ）の上部をエッチングすることにより、コンタクトホールＣ１を形成する。次いで、ハードマスク（図示せず）を除去する。このコンタクトホールＣ１の底面には、ｐ型エピタキシャル層ＰＥＰ（チャネル層ＣＨ）が露出している。
次いで、図７に示すように、コンタクトホールＣ１の底面の下に、ボディコンタクト領域ＢＣを形成する。例えば、上記ハードマスク（図示せず）をマスクとして、コンタクトホールＣ１の底面に露出したｐ型エピタキシャル層ＰＥＰ（チャネル層ＣＨ）中に、ｐ型不純物をイオン注入することにより、ボディコンタクト領域ＢＣを形成する。このボディコンタクト領域ＢＣのｐ型不純物の濃度は、ｐ型エピタキシャル層ＰＥＰ（チャネル層ＣＨ）のｐ型不純物の濃度より高い。
次いで、例えば、トレンチＴＲ、コンタクトホールＣ１内を含むｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰ上に、ゲート絶縁膜ＧＩとして酸化シリコン膜をＡＬＤ（Atomic Layer Deposition）法などにより形成する。トレンチＴＲ内に露出したエピタキシャル層を熱酸化することにより、ゲート絶縁膜ＧＩを形成してもよい。また、ゲート絶縁膜ＧＩとしては、酸化シリコン膜の他、酸化アルミニウムや酸化ハフニウム膜などの酸化シリコン膜よりも誘電率の高い高誘電率膜を用いてもよい。
次いで、図８に示すように、ゲート絶縁膜ＧＩ上に配置され、トレンチＴＲを埋め込む形状のゲート電極ＧＥを形成する。例えば、ゲート電極ＧＥ用の導電性膜として、例えば、多結晶シリコン膜をＣＶＤ（Chemical Vapor Deposition）法などにより堆積する。次いで、導電性膜上に、ゲート電極ＧＥの形成領域を覆うフォトレジスト膜を形成し、このフォトレジスト膜をマスクとして、導電性膜をエッチングする。これにより、ゲート電極ＧＥを形成する。
次いで、図９に示すように、ゲート電極ＧＥを覆う層間絶縁膜ＩＬ１を形成し、コンタクトホールＣ２を形成する。
例えば、コンタクトホールＣ１の底面から露出するボディコンタクト領域ＢＣ、ｎ型エピタキシャル層（ソース領域ＳＲ）ＮＥＰおよびゲート電極ＧＥ上に、層間絶縁膜ＩＬ１として、酸化シリコン膜をＣＶＤ法により堆積する。次いで、層間絶縁膜ＩＬ１上に、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上に開口部を有するフォトレジスト膜（図示せず）を形成する。次いで、このフォトレジスト膜をマスクとして、層間絶縁膜ＩＬ１をエッチングすることにより、コンタクトホールＣ２を形成する。このコンタクトホールＣ２の下方にはコンタクトホールＣ１が位置する。このコンタクトホール（Ｃ１、Ｃ２）の下方には、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部が露出する。
次いで、図１０〜図１２に示すように、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上にシリサイド膜ＳＩＬを形成する（シリサイド化、サリサイドプロセス）。
まず、図１０に示すように、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、金属膜（シリサイド膜用の金属膜）ＭＴとして例えば、Ｎｉ膜をスパッタリング法などを用いて形成する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上が金属膜ＭＴで覆われる。シリサイド膜ＳＩＬを形成するのは、ＮｉとＳｉＣが直接接触している部分（コンタクトホールＣ２の下方、コンタクトホールＣ２の形成領域、コンタクト領域）だけであり、選択的にシリサイド膜ＳＩＬが形成される。
金属膜ＭＴとしては、Ｎｉの他、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｖなどの金属膜を用いてもよい。また、ＮｉＶやＮｉＴｉなどの合金膜を用いてもよい。また、Ｎｉ／Ｔｉ／Ｎｉなどの異種の金属の積層膜を用いてもよい。
金属膜（ここでは、Ｎｉ膜）の膜厚としては、例えば、１０ｎｍ以上１００ｎｍ以下の範囲で調整することができる。
次いで、図１１に示すように、熱処理として、レーザアニールを行う。即ち、ＳｉＣ基板１ＳにレーザＲを照射する。例えば、波長５２７ｎｍのパルスのレーザＲを、ＳｉＣ基板１Ｓに照射することで金属膜ＭＴを加熱し、金属膜ＭＴとＳｉＣ基板（ボディコンタクト領域ＢＣ、ソース領域ＳＲ）１Ｓとの界面において、金属とシリコン（Ｓｉ）との反応（シリサイド化）を生じさせる。これにより、シリサイド膜ＳＩＬが形成される。ここで、上記熱処理によって形成されるシリサイド膜ＳＩＬは、例えば、ＮｉＳｉ層である。このＮｉＳｉ層の膜厚は、３０ｎｍ程度である。
この波長５２７ｎｍのレーザＲは、金属膜ＭＴには吸収されるが、ＳｉＣ基板（エピタキシャル層を含む）は透過する。なお、ＳｉＣ基板に代えてＳｉ基板を用いた場合、波長５２７ｎｍのレーザＲは、金属膜ＭＴおよびＳｉ基板の双方に吸収される。このように、レーザは波長を選ぶことにより、ＳｉＣ基板を透過させ、温度を上昇させずに、金属膜ＭＴには吸収させ、発熱させることができる。ＳｉＣ基板は透過し、金属膜ＭＴには吸収されるレーザは、そのエネルギー（ｈｃ／λ）が、ＳｉＣのバンドギャップエネルギーより小さいレーザであると言える。ここでは、波長５２７ｎｍのレーザＲを例に説明したが、ＳｉＣ基板を透過させ、金属膜ＭＴには吸収させるレーザＲの波長の範囲としては、４５５ｎｍ〜５９７ｎｍの範囲とすることができる。例えば、波長５２７ｎｍのレーザの他、波長５３２ｎｍのレーザを用いてもよい。
次いで、図１２に示すように、未反応の金属膜ＭＴを除去する。例えば、硫酸またはＳＰＭ（硫酸と過酸化水素水との混合液）などを用いて、未反応の金属膜ＭＴを除去する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上にシリサイド膜ＳＩＬが形成される。
この後、図１２に示す断面には示されない、ゲート電極ＧＥ上の層間絶縁膜ＩＬ１を除去し、ゲート電極ＧＥ上にコンタクトホール（図示せず）を形成する。
次いで、図１３に示すように、ソース電極ＳＥを形成する。例えば、図１３に示すように、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、第１導電性膜（バリアメタル膜）１０ａを形成する。例えば、第１導電性膜１０ａとして、ＴｉＮ膜をスパッタリング法などにより形成する。次いで、第１導電性膜１０ａ上に、第２導電性膜１０ｂを形成する。例えば、第２導電性膜１０ｂとして、Ａｌ膜をスパッタリング法などにより形成する。次いで、上記第１導電性膜１０ａと第２導電性膜１０ｂとの積層膜をパターニングすることにより、ソース電極ＳＥを形成する。この際、図１３の断面に表れない、ゲート線ＧＬやゲートパッドＧＰＤが形成される（図３参照）。
次いで、図１４に示すように、ソース電極ＳＥ、ゲート線ＧＬ、ゲートパッドＧＰＤを覆うように表面保護膜ＰＡＳを形成する。例えば、ソース電極ＳＥ等の上に、表面保護膜ＰＡＳとして、酸化シリコン膜をＣＶＤ法などを用いて堆積する。そして、表面保護膜ＰＡＳをパターニングすることにより、ソース電極ＳＥの一部領域と、ゲートパッドＧＰＤの一部領域とを露出させる。この露出部が、外部接続領域（パッド）となる。
次いで、ＳｉＣ基板１Ｓの主面と反対側である裏面（第２面）を上面とし、ＳｉＣ基板１Ｓの裏面を研削し、ＳｉＣ基板１Ｓを薄膜化する。
次いで、図１５に示すように、ＳｉＣ基板１Ｓの裏面に、ドレイン電極ＤＥを形成する。例えば、ＳｉＣ基板１Ｓの裏面側を上面とし、金属膜を形成する。例えば、Ｔｉ膜、Ｎｉ膜、Ａｕ膜を順次スパッタリング法により形成する。これにより、金属膜よりなるドレイン電極ＤＥを形成することができる。なお、金属膜とＳｉＣ基板１Ｓとの間にシリサイド膜を形成してもよい。
以上の工程により、本実施の形態の半導体装置を形成することができる。
このように、本実施の形態においては、シリサイド膜を形成する際の熱処理として、レーザアニールを行ったので、瞬時に高温加熱が可能となり、シリサイド化を促進することができる。また、レーザについて、ＳｉＣは透過し、金属（Ｎｉなど）は吸収する波長を選択することで、ＳｉＣ基板と金属膜との接触部に効果的に熱処理を施すことができる。例えば、後述するＲＴＡが、１０００℃程度までの熱処理に適しているのに対し、加熱温度を１０００℃以上とすることができ、良好なシリサイド膜ＳＩＬを形成することができる。例えば、ボディコンタクト領域ＢＣをｐ型の不純物領域とした場合、１×１０−４Ωｃｍ２以下のコンタクト抵抗を実現することができる。また、ボディコンタクト領域ＢＣをｎ型の不純物領域とした場合、１×１０−６Ωｃｍ２以下のコンタクト抵抗を実現することができる。
また、レーザがＳｉＣを透過することから、他の分、例えば、コンタクト領域の下方のＳｉＣ基板に加わる熱負荷は低減され、ＳｉＣ基板中のＣ（炭素）の析出を抑えることができる。
これに対し、シリサイド膜を形成する際の熱処理として、ＲＴＡ（赤外線ランプアニール、Rapid Thermal Anneal）を用いた比較例の場合には、ＳｉＣ基板中のＣ（炭素）の析出により、コンタクト領域にＣ（炭素）の薄膜が生じ、コンタクト抵抗の上昇をもたらす。また、Ｃ（炭素）の薄膜部において、シリサイド膜が剥がれ、コンタクト不良を生じさせる。
図２０〜図２６は、比較例の半導体装置の製造工程を示す断面図である。以下に、図面を参照しながら、比較例の半導体装置の製造方法を説明する。
図２０に示すＳｉＣ基板１Ｓのコンタクトホール（Ｃ１、Ｃ２）の下方のボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上に、図２１〜図２４に示すように、シリサイド膜ＳＩＬを形成する。
まず、図２１に示すように、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、金属膜（シリサイド膜用の金属膜）ＭＴとして例えば、Ｎｉ膜、Ｔｉ膜、Ｎｉ膜を順次スパッタリング法などを用いて堆積する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上が金属膜ＭＴ（Ｎｉ膜／Ｔｉ膜／Ｎｉ膜）で覆われる。このように、Ｎｉ膜中にＴｉ膜を挟み込むことで、ＳｉＣ基板中のＣ（炭素）の析出を抑制することができる。
次いで、図２２に示すように、ＳｉＣ基板１Ｓに第１熱処理を施す。第１熱処理として、ＲＴＡを用いた熱処理を施す。例えば、不活性ガス雰囲気中で、７００℃程度２分（ｍｉｎ）の熱処理をＳｉＣ基板１Ｓに施す。第１熱処理を行うことで、例えば、メタルリッチなシリサイド膜ＳＩＬａが形成される。例えば、金属膜ＭＴとして、Ｎｉ膜／Ｔｉ膜／Ｎｉ膜の３層膜を用いた場合、Ｎｉ２Ｓｉよりなるシリサイド膜ＳＩＬａが形成される（図２３参照）。なお、このＮｉ２ＳｉよりＮｉＳｉの方が安定した相となる。
次いで、図２３に示すように、未反応の金属膜ＭＴを除去する。例えば、硫酸またはＳＰＭ（硫酸と過酸化水素水との混合液）などを用いて、未反応の金属膜ＭＴを除去する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上にシリサイド膜ＳＩＬａが残存する。
次いで、図２４に示すように、ＳｉＣ基板１Ｓに第２熱処理を施す。第２熱処理として、ＲＴＡを用いた熱処理を施す。例えば、不活性ガス雰囲気中で、１０００℃程度２分（ｍｉｎ）の熱処理をＳｉＣ基板１Ｓに施す。第２熱処理を行うことで、シリサイド化が進み、例えば、メタルリッチなシリサイド膜ＳＩＬａが、シリコンリッチなシリサイド膜ＳＩＬとなる。別の言い方をすれば、金属シリサイドの化学量論比が変化し、より安定な状態であるＳｉの組成比が大きい金属シリサイドに相変態する。例えば、ＭｘＳｉがＭｙＳｉ（ｘ＞ｙ）となる。ｘ、ｙは、金属シリサイドのＳｉを１とした場合のＭ（金属）の組成である。ここでは、Ｎｉ２Ｓｉよりなるシリサイド膜ＳＩＬａが、ＮｉＳｉよりなるシリサイド膜ＳＩＬとなる。ＮｉＳｉはＮｉ２Ｓｉに比べて安定した相であり、ＮｉＳｉは耐熱性が高く、Ｎｉ２Ｓｉよりも導電性が高い（ｘ＝２、ｙ＝１）。
この後、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、ソース電極ＳＥ等、表面保護膜ＰＡＳを形成し（図２５）、さらに、ドレイン電極ＤＥを形成する（図２６）。
上記に示す２回のＲＴＡによりシリサイド化を行う比較例の半導体装置においては、熱負荷（７００℃×２分、１０００℃×２分）がＳｉＣ基板１Ｓにも加わり、コンタクト領域において、ＳｉＣ基板中のＣ（炭素）が析出し、Ｃ（炭素）の薄膜が生じ得る。特に、ＳｉＣ基板はＳｉとＣが１：１の化合物であるため、熱処理により、Ｃ（炭素）が析出しやすい。このようなＣ（炭素）の析出は、それ自体がコンタクト抵抗の上昇をもたらし、また、Ｃ（炭素）の薄膜部においては剥離が生じやすく、例えば、シリサイド膜が剥がれ、コンタクト不良を生じさせる。
これに対し、本実施の形態によれば、前述したように、ＳｉＣ基板中のＣ（炭素）の析出を抑えることができ、上記コンタクト抵抗の上昇やコンタクト不良を抑制することができる。よって、良好なコンタクト特性を得ることができる。
加えて、比較例のようなＲＴＡでは、ＳｉＣ基板１Ｓの全体が高温となり、Ｃ（炭素）が析出し得る。このため、コンタクトホール近傍のみならず、他の領域、例えば、トレンチＴＲの近傍などにも熱負荷が加わり、これによる不具合が生じ得る。これに対し、本実施の形態によれば、レーザがＳｉＣ基板（ＳｉＣよりなる部位）を透過し、ＳｉＣ基板自体の温度を上昇させないので、トランジスタ特性に大きく関与する、トレンチＴＲの近傍におけるＣ（炭素）の析出を抑制することができる。よって、トランジスタ特性を向上させることができる。
また、本実施の形態によれば、金属膜ＭＴ中に、Ｃ（炭素）の析出を抑制するための膜（比較例のＴｉ膜）を導入する必要がなく、例えば、単層の金属膜（Ｎｉ膜など）を用いることができる。例えば、金属膜ＭＴとして、Ｎｉ膜／Ｔｉ膜／Ｎｉ膜の３層膜を用いる必要がなく、Ｎｉ膜の単層膜を用いることができる。金属膜ＭＴ（ここでは、Ｎｉ膜）の膜厚としては、１０ｎｍ以上１００ｎｍ以下の範囲で調整することができる。これにより、半導体装置の製造工程の簡略化を図ることができ、また、材料コストの低減を図ることができる。
また、本実施の形態によれば、１回のレーザアニールにより、シリサイド化反応を十分に進行させることができ、Ｓｉの組成比が大きい金属シリサイドを生成することができる。即ち、より安定した相であって、耐熱性が高く、導電性が高い金属シリサイドを生成することができる。例えば、１回のレーザアニールにより、Ｎｉ２Ｓｉではなく、ＮｉＳｉよりなるシリサイド膜ＳＩＬを形成することができる。
特に、後述するように、レーザアニールにおいては、エネルギー密度、スポット径、ショット回数、重ね率、パルス幅などの調整により、熱処理温度や熱処理時間を容易に調整することができる。これにより、一度のレーザアニールによるシリサイド化の程度を容易に調整することができる。
［ウエハへのレーザ照射方法］
次いで、本実施の形態において用いられるレーザについて説明する。
本実施の形態において用いられるレーザとしては、ＳｉＣを透過し、金属に吸収されるレーザを好適に用いることができる。金属としては、シリサイド膜用の金属膜が挙げられる。また、金属に吸収されるレーザは、その金属のシリサイド化合物にも吸収される。金属としては、Ｎｉ、Ｔｉ、Ｗ、Ｍｏ、Ｔａ、Ｖなどが挙げられる。
本実施の形態において用いられるレーザとしては、ＮｄをドープしたＹＬＦ結晶を用いた波長５２７ｎｍのレーザを用いることができる。また、ＮｄをドープしたＹＡＧ結晶を用いた波長５３２ｎｍのレーザを用いることができる。また、前述したように、本実施の形態において用いられるレーザの波長として、４５５ｎｍ〜５９７ｎｍの範囲とすることが好ましい。
また、レーザの照射方法に制限はないが、例えば、以下のようにしてレーザをＳｉＣ基板に照射することができる。図１６は、ＳｉＣ基板よりなるウエハを示す平面図である。図１７は、順次照射されるレーザのショットを示す平面図である。図１８は、ダブルパルス方式のレーザの波形を示す図である。図１９は、レーザ照射条件の一例およびレーザの重ね合わせ率とコンタクト抵抗の関係を示す図である。
図１６は、ＳｉＣ基板よりなるウエハを示す平面図である。図１６に示すように、ウエハＷは、略円形の薄板である。ウエハＷは、複数の略矩形のチップ領域Ｃを有する。
例えば、レーザの照射の際には、所定のビーム形状のレーザをウエハＷの端から順次、照射する（スキャンする）。具体的には、略矩形のビーム形状のレーザを、ウエハＷの複数の略矩形のチップ領域Ｃの図中右下の端部から左方向（Ｘ方向）へ順次照射して行く。１行目の照射が完了した後は、図中上方向（Ｙ方向）にずらし、２行目の照射を行う。このような照射を繰り返すことにより、ウエハＷの複数の略矩形のチップ領域Ｃにレーザを照射することができる。即ち、ＳｉＣ基板（ウエハＷ）に、レーザアニールを施すことができる。このようなレーザアニールにおいては、ウエハＷやチップ領域Ｃにレーザの照射痕が残る場合がある。
また、図１７（ａ）に示すように、レーザをＸ方向またはＹ方向に順次照射する際、前のショットと重なるように次のショットを照射してもよい。また、図１７（ｂ）に示すように、１行目の照射領域と２行目の照射領域が重なるように照射してもよい。重なりの程度を重ねあわせ率という。ＯＬＸは、Ｘ方向の重なり領域を示し、ＯＬＹは、Ｙ方向の重なり領域を示す。重ねあわせ率は、それぞれの方向について、ビーム形状（ビーム照射領域）に対する割合（％）で示す。例えば、Ｘ方向に２／３が前のショットと重なるようにずらして照射する場合は、重ねあわせ率が、６６％となる。
また、レーザとしてパルスレーザを用いることができる。パルスの幅は、例えば、１００ｎｓである。
また、ダブルパルス方式のレーザを用いてもよい。ダブルパルス方式とは、２つのレーザ照射部から所定の遅延時間だけ照射タイミングをずらして２つのパルスを照射する方法である。図１８に示すように、第１パルス１Ｐの照射から遅延時間ＤＴを置いて同じ場所に第２パルス２Ｐが照射される。図１８の横軸は時間（ｔ）であり、縦軸は、エネルギー（Ｅ）である。
例えば、ダブルパルス方式を用いて、Ｘ方向およびＹ方向に重ねあわせ率６６％でレーザを照射した場合、２×３×３の計１８回のショットが照射されることとなる。このように、レーザアニールによれば、ビーム形状やパルス幅（照射時間）、ショット回数などの調整が容易であり、ＳｉＣ基板（ウエハ）に与える熱エネルギーの調整を容易に行うことができ、加熱温度の調整が容易となる。もちろん、レーザ光の強度と相関する、エネルギー密度による熱エネルギーの調整も容易に行うことができる。
図１９（ａ）に示すように、レーザ源として、波長５２７ｎｍの半導体励起固体レーザ（Ｎｄ：ＹＬＦレーザ波長１０５４ｎｍの第２高調波）を用い、出力を２０Ｗとする。ビームについて、パルス幅が１００ｎｓのダブルパルスを用いる。ビーム形状は、０．１４×２．４ｍｍの長方形で、エネルギー密度は、２．０Ｊ／ｃｍ２とする。レーザの照射雰囲気は、窒素雰囲気である。Ｘ方向およびＹ方向の重ねあわせ率は、それぞれ、１００％未満の範囲で調整することができる。
図１９（ａ）に示す条件で、Ｘ方向およびＹ方向の重ねあわせ率を変化させ、コンタクト抵抗を測定したところ、図１９（ｂ）に示すグラフとなった。グラフの横軸は、重ねあわせ率［ａ．ｕ．］であり、縦軸は、コンタクト抵抗［ａ．ｕ．］である。グラフに示すように、重ねあわせ率が大きくなるに伴いコンタクト抵抗が低下し、破線で示すＲＴＡの場合よりコンタクト抵抗を低減することができた。特に、重ね合わせ率が６６％〜９５％の範囲では、ＲＴＡの場合よりコンタクト抵抗を低減することができた。なお、図１９（ａ）に示す例は一例であり、レーザの照射条件は、これに制限されるものではない。また、図１９（ｂ）に示す重ね合わせ率の範囲も一例である。前述したとおり、コンタクト領域における炭素（Ｃ）の薄膜の剥がれや、トランジスタの他の部位の劣化などは、本実施の形態においては、ＲＴＡの場合より抑制されており、本実施の形態における効果は、上記重ね合わせ率６６％〜９５％の範囲に限定されるものではない。
このように、レーザアニールにおいては、エネルギー密度、ビーム形状（スポット径）、ショット回数、重ね合わせ率、パルス幅などの調整により、熱処理温度や熱処理時間を容易に調整することができる。なお、レーザアニールとして、１ショットの熱負荷は、（１０００℃〜１５００℃）×１００ｎｓ以内とすることが好ましい。
（実施の形態２）
実施の形態１においては、シリサイド膜を形成する際の熱処理（シリサイド化のための熱処理）として、１回のレーザアニールを行ったが、この熱処理を２工程とし、ＲＴＡとレーザアニールを組み合わせてもよい。
[構造説明]
本実施の形態の半導体装置の構成は、実施の形態１（図１）と同様の構成であるためその説明を省略する。また、本実施の形態の半導体装置の動作は、実施の形態１の場合と同様である。
[製法説明]
図２７〜図３３を参照しながら、本実施の形態の半導体装置の製造方法を説明する。図２７〜図３３は、本実施の形態の半導体装置の製造工程を示す断面図である。なお、実施の形態１の場合と同様の工程については、その詳細な説明を省略する。
図２７に示すように、ＳｉＣ基板１Ｓのコンタクトホール（Ｃ１、Ｃ２）の下方のボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部が露出したＳｉＣ基板１Ｓを準備する。なお、これまでの形成工程は、実施の形態１と同様である（図４〜図９参照）。このＳｉＣ基板１Ｓのボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上に、図２８〜図３１に示すように、シリサイド膜ＳＩＬを形成する。
まず、図２８に示すように、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、金属膜（シリサイド膜用の金属膜）ＭＴとして例えば、Ｎｉ膜、Ｔｉ膜、Ｎｉ膜を順次スパッタリング法などを用いて堆積する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上が金属膜ＭＴ（Ｎｉ膜／Ｔｉ膜／Ｎｉ膜）で覆われる。このように、Ｎｉ膜中にＴｉ膜を挟み込むことで、ＳｉＣ基板中のＣ（炭素）の析出を抑制することができる。
次いで、図２９に示すように、ＳｉＣ基板１Ｓに第１熱処理を施す。第１熱処理として、ＲＴＡを施す。例えば、不活性ガス雰囲気中で、７００℃程度２分（ｍｉｎ）の熱処理をＳｉＣ基板１Ｓに施す。第１熱処理を行うことで、例えば、メタルリッチなシリサイド膜ＳＩＬが形成される。例えば、金属膜ＭＴとして、Ｎｉ膜／Ｔｉ膜／Ｎｉ膜の３層膜を用いた場合、Ｎｉ２Ｓｉよりなるシリサイド膜ＳＩＬａが形成される。なお、このＮｉ２ＳｉよりＮｉＳｉの方が安定した相となる。
次いで、図３０に示すように、未反応の金属膜ＭＴを除去する。例えば、硫酸またはＳＰＭ（硫酸と過酸化水素水との混合液）などを用いて、未反応の金属膜ＭＴを除去する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上にシリサイド膜ＳＩＬａが残存する。
次いで、図３１に示すように、ＳｉＣ基板１Ｓに第２熱処理を施す。第２熱処理として、レーザアニールを行う。例えば、実施の形態１の場合と同様に、波長５２７ｎｍのパルスのレーザＲを、ＳｉＣ基板１Ｓに照射する。この際、金属膜ＭＴは除去されているため、シリサイド膜（ＳＩＬａ）の部分のみが選択的に加熱される。そして、この波長５２７ｎｍのレーザＲは、シリサイド膜（ＳＩＬａ）には吸収されるが、ＳｉＣ基板は透過する。このように、ＳｉＣ基板を透過させ、温度を上昇させずに、シリサイド膜（ＳＩＬａ）には吸収させ、発熱させることができる。この加熱により、シリサイド化が進み、例えば、メタルリッチなシリサイド膜ＳＩＬａが、シリコンリッチなシリサイド膜ＳＩＬとなる。ここでは、Ｎｉ２Ｓｉよりなるシリサイド膜ＳＩＬａが、ＮｉＳｉよりなるシリサイド膜ＳＩＬとなる。ＮｉＳｉはＮｉ２Ｓｉに比べて安定した相であるため、ＮｉＳｉは耐熱性が高く、Ｎｉ２Ｓｉよりも導電性が高い。
この後、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、ソース電極ＳＥ等、表面保護膜ＰＡＳを形成し（図３２）、さらに、ドレイン電極ＤＥを形成する（図３３）。ソース電極ＳＥ、表面保護膜ＰＡＳおよびドレイン電極ＤＥは、実施の形態１の場合と同様にして形成することができる。
このように、本実施の形態においては、シリサイド化のための熱処理を２工程とし、第１熱処理として、比較的低温（１０００℃未満）のアニールであるＲＴＡを行った後、未反応のシリサイド膜用の金属膜ＭＴを除去し、第２熱処理として、レーザアニールを施した。これにより、例えば、実施の形態１で説明した比較例の場合より、ＳｉＣ基板１Ｓに対する熱負荷を低減することができる。また、未反応のシリサイド膜用の金属膜ＭＴを除去した後、レーザアニールを施したので、ＳｉＣ基板の表面全体が加熱することなく、シリサイド膜ＳＩＬａ（コンタクト領域）を選択的に加熱することができるため、ＳｉＣ基板の表面における熱負荷を低減することができる。
よって、本実施の形態においても、ＳｉＣ基板１ＳからのＣ（炭素）の析出を抑制することができ、実施の形態１で詳細に説明したように、良好なコンタクト特性を得ることができ、また、トランジスタ特性を向上させることができる。
また、金属膜ＭＴ中に、Ｃ（炭素）の析出を抑制するための膜（比較例のＴｉ膜）を導入し、例えば、Ｎｉ膜／Ｔｉ膜／Ｎｉ膜の３層膜を用いることにより、第１熱処理をＲＴＡとしても、この熱処理におけるＣ（炭素）の析出を抑制することができる。また、第２熱処理は、レーザアニールであるため、ＳｉＣ基板１Ｓの昇温を抑えることができるため、Ｃ（炭素）の析出を抑制することができる。
また、本実施の形態によれば、第２熱処理のレーザアニールにより、シリサイド化反応を十分に進行させることができ、Ｓｉの組成比が大きい金属シリサイドを生成することができる。即ち、より安定した相であって、耐熱性が高く、導電性が高い金属シリサイドを生成することができる。例えば、第２熱処理のレーザアニールにより、Ｎｉ２Ｓｉではなく、ＮｉＳｉよりなるシリサイド膜ＳＩＬを形成することができる。
また、レーザアニールにおいては、エネルギー密度、ビーム形状（スポット径）、ショット回数、重ね合わせ率、パルス幅などの調整により、熱処理温度や熱処理時間を容易に調整することができ、シリサイド化の程度を容易に調整することができる。
（実施の形態３）
実施の形態２においては、シリサイド膜を形成する際の熱処理（シリサイド化のための熱処理）を２工程とし、第１熱処理として、ＲＴＡを、第２熱処理として、レーザアニールを施したが、第１熱処理および第２熱処理ともに、レーザアニールとしてもよい。
[構造説明]
本実施の形態の半導体装置の構成は、実施の形態１（図１）と同様の構成であるためその説明を省略する。また、本実施の形態の半導体装置の動作は、実施の形態１の場合と同様である。
[製法説明]
図３４〜図４０を参照しながら、本実施の形態の半導体装置の製造方法を説明する。図３４〜図４０は、本実施の形態の半導体装置の製造工程を示す断面図である。なお、実施の形態１の場合と同様の工程については、その詳細な説明を省略する。
図３４に示すように、ＳｉＣ基板１Ｓのコンタクトホール（Ｃ１、Ｃ２）の下方のボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部が露出したＳｉＣ基板１Ｓを準備する。なお、これまでの形成工程は、実施の形態１と同様である（図４〜図９参照）。このＳｉＣ基板１Ｓのボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上に、図３５〜図３８に示すように、シリサイド膜ＳＩＬを形成する。
まず、図３５に示すように、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、金属膜（シリサイド膜用の金属膜）ＭＴとして例えば、Ｎｉ膜をスパッタリング法などを用いて堆積する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上が金属膜ＭＴ（Ｎｉ膜）で覆われる。
次いで、図３６に示すように、ＳｉＣ基板１Ｓに第１熱処理を施す。第１熱処理として、レーザアニールを行う。例えば、実施の形態１の場合と同様に、波長５２７ｎｍのパルスのレーザＲを、ＳｉＣ基板１Ｓに照射する。そして、この波長５２７ｎｍのレーザＲは、金属膜ＭＴには吸収されるが、ＳｉＣ基板は透過する。このように、ＳｉＣ基板を透過させ、温度を上昇させずに、金属膜ＭＴには吸収させ、発熱させることができる。この加熱により、シリサイド化が進み、例えば、メタルリッチなシリサイド膜ＳＩＬが形成される。例えば、金属膜ＭＴとして、Ｎｉ膜を用いた場合、Ｎｉ２Ｓｉよりなるシリサイド膜ＳＩＬａが形成される。なお、このレーザアニールによりシリサイド化が進行し、ＮｉＳｉに近いシリサイド膜が形成されていてもよい。
次いで、図３７に示すように、未反応の金属膜ＭＴを除去する。例えば、硫酸またはＳＰＭ（硫酸と過酸化水素水との混合液）などを用いて、未反応の金属膜ＭＴを除去する。これにより、ボディコンタクト領域ＢＣおよびその両側のソース領域ＳＲの一部上にシリサイド膜ＳＩＬａが残存する。
次いで、図３８に示すように、ＳｉＣ基板１Ｓに第２熱処理を施す。第２熱処理として、レーザアニールを行う。例えば、実施の形態１の場合と同様に、波長５２７ｎｍのパルスのレーザＲを、ＳｉＣ基板１Ｓに照射する。この際、金属膜ＭＴは除去されているため、シリサイド膜（ＳＩＬａ）の部分のみが選択的に加熱される。そして、この波長５２７ｎｍのレーザＲは、シリサイド膜（ＳＩＬａ）には吸収されるが、ＳｉＣ基板は透過する。このように、ＳｉＣ基板を透過させ、温度を上昇させずに、シリサイド膜（ＳＩＬａ）には吸収させ、発熱させることができる。この加熱により、シリサイド化が進み、例えば、メタルリッチなシリサイド膜ＳＩＬａが、シリコンリッチなシリサイド膜ＳＩＬとなる。ここでは、Ｎｉ２Ｓｉよりなるシリサイド膜ＳＩＬａが、ＮｉＳｉよりなるシリサイド膜ＳＩＬとなる。ＮｉＳｉはＮｉ２Ｓｉに比べて安定した相であるため、ＮｉＳｉは耐熱性が高く、Ｎｉ２Ｓｉよりも導電性が高い。
この後、コンタクトホール（Ｃ１、Ｃ２）の内部および層間絶縁膜ＩＬ１上に、ソース電極ＳＥ等、表面保護膜ＰＡＳを形成し（図３９）、さらに、ドレイン電極ＤＥを形成する（図４０）。ソース電極ＳＥ、表面保護膜ＰＡＳおよびドレイン電極ＤＥは、実施の形態１の場合と同様にして形成することができる。
このように、本実施の形態においては、シリサイド化のための熱処理を２工程とし、第１、第２熱処理として、レーザアニールを施す。これにより、例えば、実施の形態１で説明した比較例の場合より、ＳｉＣ基板１Ｓに対する熱負荷を低減することができる。また、第２熱処理においては、未反応のシリサイド膜用の金属膜ＭＴを除去した後、レーザアニールを施したので、ＳｉＣ基板の表面全体が加熱することなく、シリサイド膜ＳＩＬａ（コンタクト領域）を選択的に加熱することができるため、ＳｉＣ基板の表面における熱負荷を低減することができる。
また、本実施の形態によれば、第２熱処理のレーザアニールにより、シリサイド化反応を十分に進行させることができ、Ｓｉの組成比が大きい金属シリサイドを生成することができる。即ち、より安定した相であって、耐熱性が高く、導電性が高い金属シリサイドを生成することができる。例えば、第２熱処理のレーザアニールにより、Ｎｉ２Ｓｉではなく、ＮｉＳｉよりなるシリサイド膜ＳＩＬを形成することができる。
また、レーザアニールにおいては、エネルギー密度、ビーム形状（スポット径）、ショット回数、重ね合わせ率、パルス幅などの調整により、熱処理温度や熱処理時間を容易に調整することができ、シリサイド化の程度を容易に調整することができる。
例えば、第１熱処理のエネルギー密度を、第２熱処理のエネルギー密度より小さくしてもよい。熱処理例として、第１熱処理を、エネルギー密度、１．７Ｊ／ｃｍ２、重ね合わせ率６６％、遅延時間０のダブルパルスで行い、第２熱処理を、エネルギー密度、１．９Ｊ／ｃｍ２、重ね合わせ率６６％、遅延時間０のダブルパルスで行ってもよい。
以上のとおり、本実施の形態においても、ＳｉＣ基板１ＳからのＣ（炭素）の析出を抑制することができ、実施の形態１で詳細に説明したように、良好なコンタクト特性を得ることができ、また、トランジスタ特性を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、上記実施の形態１〜３においては、トレンチゲート型のパワートランジスタを例に説明したが、ＳｉＣ基板上に形成される素子に制限はなく、例えば、プレーナ型のパワートランジスタを用いてもよい。即ち、ＳｉＣよりなる部位であって、その上にプラグなどを形成する必要がある部位を有する素子に広く適用可能である。
１Ｐ 第１パルス
１Ｓ 基板
２Ｐ 第２パルス
１０ａ 第１導電性膜
１０ｂ 第２導電性膜
ＢＣ ボディコンタクト領域
Ｃ チップ領域
Ｃ１ コンタクトホール
Ｃ２ コンタクトホール
ＣＨ チャネル層
ＤＥ ドレイン電極
ＤＲ ドリフト層
ＧＥ ゲート電極
ＧＬ ゲート線
ＧＰＤ ゲートパッド
ＩＬ１ 層間絶縁膜
ＭＴ 金属膜
ＮＥＰ ｎ型エピタキシャル層
ＰＡＳ 表面保護膜
ＰＥＰ ｐ型エピタキシャル層
Ｒ レーザ
ＳＥ ソース電極
ＳＩＬ シリサイド膜
ＳＩＬａ シリサイド膜
ＳＲ ソース領域
ＴＲ トレンチ
ＵＣ 単位トランジスタ
Ｗ ウエハ

Claims (19)

  1. （ａ）ＳｉＣ基板の第１面側に、素子を形成する工程、
    （ｂ）前記素子上に層間絶縁膜を形成する工程、
    （ｃ）前記素子の構成部上の前記層間絶縁膜を除去することにより、その底面にＳｉＣよりなる部位を露出するコンタクトホールを形成する工程、
    （ｄ）前記コンタクトホールの底面、側面および前記層間絶縁膜上に第１金属を含有する金属膜を形成する工程、
    （ｅ）熱処理を施し、前記金属膜と前記ＳｉＣよりなる部位とのシリサイド化反応により、前記コンタクトホールの底面において、前記第１金属のシリサイド膜を形成する工程、
    を、有し、
    前記（ｅ）工程は、前記ＳｉＣ基板の前記第１面側に、レーザ光を照射する工程である、半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記レーザ光は、前記ＳｉＣよりなる部位は透過し、前記金属膜には吸収される、半導体装置の製造方法。
  3. 請求項２記載の半導体装置の製造方法において、
    前記レーザ光の波長は、４５５ｎｍ〜５９７ｎｍである、半導体装置の製造方法。
  4. 請求項２記載の半導体装置の製造方法において、
    前記（ｅ）工程の後、
    （ｆ）前記金属膜のうち、前記シリサイド化反応において未反応の前記金属膜の部分を除去する工程、を有する、半導体装置の製造方法。
  5. 請求項４記載の半導体装置の製造方法において、
    前記（ｆ）工程の後、
    （ｇ）前記シリサイド膜上を含む前記コンタクトホール内に、導電性膜を形成する工程、を有する、半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記（ｃ）工程と前記（ｄ）工程の間に、
    前記コンタクトホールの底面に不純物イオンを注入することにより、半導体領域を形成する工程、を有する、半導体装置の製造方法。
  7. 請求項６記載の半導体装置の製造方法において、
    前記金属膜は、前記第１金属よりなる膜のみで構成される単層膜である、半導体装置の製造方法。
  8. （ａ）ＳｉＣ基板の第１面側に、素子を形成する工程、
    （ｂ）前記素子上に層間絶縁膜を形成する工程、
    （ｃ）前記素子の構成部上の前記層間絶縁膜を除去することにより、その底面にＳｉＣよりなる部位を露出するコンタクトホールを形成する工程、
    （ｄ）前記コンタクトホールの底面、側面および前記層間絶縁膜上に第１金属を含有する金属膜を形成する工程、
    （ｅ）前記ＳｉＣ基板に、熱処理を施し、前記コンタクトホールの底面において、前記第１金属の第１シリサイド膜を形成する工程、
    （ｆ）前記金属膜のうち前記（ｅ）工程において未反応の金属膜の部分を除去する工程、
    （ｇ）前記ＳｉＣ基板の前記第１面側に、レーザ光を照射し、前記第１金属の第２シリサイド膜を形成する工程、
    を、有する、半導体装置の製造方法。
  9. 請求項８記載の半導体装置の製造方法において、
    前記熱処理は、赤外線ランプアニールである、半導体装置の製造方法。
  10. 請求項９記載の半導体装置の製造方法において、
    前記レーザ光は、前記ＳｉＣよりなる部位は透過し、前記第１シリサイド膜には吸収される、半導体装置の製造方法。
  11. 請求項１０記載の半導体装置の製造方法において、
    前記レーザ光の波長は、４５５ｎｍ〜５９７ｎｍである、半導体装置の製造方法。
  12. 請求項１１記載の半導体装置の製造方法において、
    前記（ｇ）工程の後、
    （ｈ）前記第２シリサイド膜上を含む前記コンタクトホール内に、導電性膜を形成する工程、を有する、半導体装置の製造方法。
  13. 請求項１２記載の半導体装置の製造方法において、
    前記（ｃ）工程と前記（ｄ）工程の間に、
    前記コンタクトホールの底面に不純物イオンを注入することにより、半導体領域を形成する工程、を有する、半導体装置の製造方法。
  14. 請求項１０記載の半導体装置の製造方法において、
    前記金属膜は、前記第１金属よりなる第１膜と、前記第１膜上に形成され、前記第１金属以外の第２金属よりなる第２膜との積層膜である、半導体装置の製造方法。
  15. （ａ）ＳｉＣ基板の第１面側に、素子を形成する工程、
    （ｂ）前記素子上に層間絶縁膜を形成する工程、
    （ｃ）前記素子の構成部上の前記層間絶縁膜を除去することにより、その底面にＳｉＣよりなる部位を露出するコンタクトホールを形成する工程、
    （ｄ）前記コンタクトホールの底面、側面および前記層間絶縁膜上に第１金属を含有する金属膜を形成する工程、
    （ｅ）前記ＳｉＣ基板の前記第１面側に、レーザ光を照射し、前記第１金属の第１シリサイド膜を形成する工程、
    （ｆ）前記金属膜のうち前記（ｅ）工程において未反応の金属膜の部分を除去する工程、
    （ｇ）前記ＳｉＣ基板の前記第１面側に、レーザ光を照射し、前記第１金属の第２シリサイド膜を形成する工程、
    を、有する、半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法において、
    前記（ｅ）工程の前記レーザ光は、前記ＳｉＣよりなる部位は透過し、前記金属膜には吸収され、
    前記（ｇ）工程の前記レーザ光は、前記ＳｉＣよりなる部位は透過し、前記第１シリサイド膜には吸収される、半導体装置の製造方法。
  17. 請求項１６記載の半導体装置の製造方法において、
    前記（ｅ）工程および前記（ｇ）工程の前記レーザ光の波長は、４５５ｎｍ〜５９７ｎｍである、半導体装置の製造方法。
  18. 請求項１６記載の半導体装置の製造方法において、
    前記（ｇ）工程の後、
    （ｈ）前記第２シリサイド膜上を含む前記コンタクトホール内に、導電性膜を形成する工程、を有する、半導体装置の製造方法。
  19. 請求項１８記載の半導体装置の製造方法において、
    前記（ｃ）工程と前記（ｄ）工程の間に、
    前記コンタクトホールの底面に不純物イオンを注入することにより、半導体領域を形成する工程、を有する、半導体装置の製造方法。
JP2017182522A 2017-09-22 2017-09-22 半導体装置の製造方法 Pending JP2019057682A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017182522A JP2019057682A (ja) 2017-09-22 2017-09-22 半導体装置の製造方法
US16/035,089 US20190096998A1 (en) 2017-09-22 2018-07-13 Method for manufacturing semiconductor device
EP18183674.3A EP3460829A1 (en) 2017-09-22 2018-07-16 Method for manufacturing semiconductor device
CN201811107155.XA CN109545669A (zh) 2017-09-22 2018-09-21 用于制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017182522A JP2019057682A (ja) 2017-09-22 2017-09-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019057682A true JP2019057682A (ja) 2019-04-11

Family

ID=63165145

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017182522A Pending JP2019057682A (ja) 2017-09-22 2017-09-22 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20190096998A1 (ja)
EP (1) EP3460829A1 (ja)
JP (1) JP2019057682A (ja)
CN (1) CN109545669A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194057A1 (ja) 2018-04-06 2019-10-10 三ツ星ベルト株式会社 はす歯ベルトおよびベルト伝動装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114725219B (zh) * 2022-06-10 2022-09-09 瑞能半导体科技股份有限公司 碳化硅沟槽栅晶体管及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2014065018A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置の製造方法
JP2016127157A (ja) * 2015-01-05 2016-07-11 住友重機械工業株式会社 レーザアニール装置及び半導体素子の製造方法
JP2016149566A (ja) * 2014-08-29 2016-08-18 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2017168679A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101044564A (zh) * 2004-10-19 2007-09-26 皇家飞利浦电子股份有限公司 主盘基板及制造高密度浮雕结构的方法
US20100075499A1 (en) * 2008-09-19 2010-03-25 Olsen Christopher S Method and apparatus for metal silicide formation
JP2011146622A (ja) 2010-01-18 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP6112698B2 (ja) 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP5962475B2 (ja) * 2012-12-06 2016-08-03 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6053968B2 (ja) * 2014-02-13 2016-12-27 三菱電機株式会社 炭化珪素半導体装置およびその製造方法
JP6472714B2 (ja) * 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
JP2012178483A (ja) * 2011-02-28 2012-09-13 Hitachi Ltd 炭化珪素半導体装置及びその製造方法
JP2013058601A (ja) * 2011-09-08 2013-03-28 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2014065018A1 (ja) * 2012-10-23 2014-05-01 富士電機株式会社 半導体装置の製造方法
JP2016149566A (ja) * 2014-08-29 2016-08-18 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP2016127157A (ja) * 2015-01-05 2016-07-11 住友重機械工業株式会社 レーザアニール装置及び半導体素子の製造方法
JP2017168679A (ja) * 2016-03-16 2017-09-21 富士電機株式会社 炭化珪素半導体素子および炭化珪素半導体素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019194057A1 (ja) 2018-04-06 2019-10-10 三ツ星ベルト株式会社 はす歯ベルトおよびベルト伝動装置

Also Published As

Publication number Publication date
CN109545669A (zh) 2019-03-29
US20190096998A1 (en) 2019-03-28
EP3460829A1 (en) 2019-03-27

Similar Documents

Publication Publication Date Title
US11804545B2 (en) Semiconductor device
JP6144674B2 (ja) 半導体装置及びその製造方法
JP5370480B2 (ja) 半導体装置及びその製造方法
US20170229535A1 (en) Semiconductor device
JP6164220B2 (ja) 半導体装置の製造方法
WO2010116575A1 (ja) 半導体装置および半導体装置の製造方法
JP5745974B2 (ja) 半導体装置およびその製造方法
JP2011044688A (ja) 半導体装置および半導体装置の製造方法
JP6463214B2 (ja) 半導体装置
US7759711B2 (en) Semiconductor device with substrate having increased resistance due to lattice defect and method for fabricating the same
JP2014090057A (ja) 炭化珪素半導体装置
JP2010103229A (ja) 炭化珪素半導体装置およびその製造方法
US20210328022A1 (en) Ohmic contact formation in a sic-based electronic device
JP2017168602A (ja) 半導体装置および半導体装置の製造方法
JP7399222B2 (ja) 半導体装置
JP2018182032A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2012235001A (ja) 半導体装置およびその製造方法
JP2011060901A (ja) 半導体装置および半導体装置の製造方法
JP7090530B2 (ja) 半導体装置およびその製造方法
JP2019057682A (ja) 半導体装置の製造方法
JPWO2015159437A1 (ja) 半導体装置の製造方法
JP6686581B2 (ja) 炭化珪素半導体素子および炭化珪素半導体素子の製造方法
JP2022038594A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP2021197420A (ja) 炭化珪素半導体装置
JP6289600B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20211005