JP5962475B2 - 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 - Google Patents

炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 Download PDF

Info

Publication number
JP5962475B2
JP5962475B2 JP2012267503A JP2012267503A JP5962475B2 JP 5962475 B2 JP5962475 B2 JP 5962475B2 JP 2012267503 A JP2012267503 A JP 2012267503A JP 2012267503 A JP2012267503 A JP 2012267503A JP 5962475 B2 JP5962475 B2 JP 5962475B2
Authority
JP
Japan
Prior art keywords
film
silicon carbide
metal
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012267503A
Other languages
English (en)
Other versions
JP2014116365A (ja
Inventor
洋介 中西
洋介 中西
博明 岡部
博明 岡部
基 吉田
基 吉田
須賀原 和之
和之 須賀原
貴亮 富永
貴亮 富永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012267503A priority Critical patent/JP5962475B2/ja
Publication of JP2014116365A publication Critical patent/JP2014116365A/ja
Application granted granted Critical
Publication of JP5962475B2 publication Critical patent/JP5962475B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

本発明は、炭化珪素半導体装置の製造方法及び炭化珪素半導体装置に関するものである。
炭化珪素半導体装置において、動作時にキャリアが炭化珪素基板を通過して縦方向に走行する装置では、基板厚みを薄くすることで素子抵抗を低減できる。そこでさらなる低抵抗化のためには、基板を薄板化して製造した炭化珪素半導体装置が求められている。
基板を薄板化する工程を入れた炭化珪素半導体装置の製造方法では、薄厚基板での工程数を削減するために、半導体装置の表面構造を形成した後に裏面構造を形成し、裏面構造を形成する際に基板を薄厚にすることが望ましい。そのため、表面構造の形成後に裏面構造を形成することとなるが、炭化珪素半導体装置の裏面構造を形成する工程では、表面側は低温のまま裏面だけを1000℃程度の高温でアニールすることで、オーミック電極を形成する必要がある。
炭化珪素半導体基板に対してレーザアニールを用いたオーミック電極の形成方法は、例えば特許文献1により開示されている。このような製造方法では、炭化珪素からなる半導体基板上に金属層を堆積した後、金属層にレーザ光を照射して加熱する。これにより、金属層と半導体基板との界面でこれらの合金層が形成される。このようにして形成された合金層は半導体基板に対して優れたオーミック性を示すので、この合金層をオーミック電極として使用することが期待できる。
しかしながら、レーザ光照射雰囲気に酸素が存在するとレーザ光照射中に金属層が酸化されてしまい、良好な合金層が得られない。その結果、半導体基板に対する合金層のオーミック特性が劣化してしまう。そこで、半導体基板上の金属層の上にSiO、CaF、ITOなどの透過膜を堆積し、この透過膜を介してレーザ等の電磁波を照射して金属層を加熱することで合金層を形成する製造方法が提案されている(例えば、特許文献2)。このように透過膜越しにレーザアニールをすることでレーザ光照射時の金属層の雰囲気酸素による酸化を抑制することができる。
特表2007−534143号 特開2012−069798号
このような炭化珪素半導体装置の製造方法にあっては、透過膜を堆積する工程に加えて透過膜を除去する工程を設けなければならず、特に透過膜が導電性でない場合には必ず透過膜を除去しなくてはならないため、製造工程が増加するという問題があった。また、透過膜に酸化物を用いると、レーザ照射中に透過膜が高温となった際に相互拡散の影響から金属層が酸化される恐れが依然として残っており、半導体基板に対する合金層のオーミック特性が劣化してしまう問題があった。
本発明は、上述のような問題を解決するためになされたもので、製造工程数の増加を抑制するとともに、半導体基板に対する合金層のオーミック特性の劣化を抑制することができる炭化珪素半導体の製造方法を提供することを目的とする。
本発明にかかる炭化珪素半導体装置の製造方法は、炭化珪素からなる半導体基板上に、第一の金属からなる金属層を形成する工程と、金属層上に第二の金属を窒化した金属窒化膜を形成する工程と、金属窒化膜を介してレーザ光を照射し半導体基板の炭化珪素と金属層の第一の金属との合金層を形成する工程と、金属窒化膜上に電極を形成する工程とを備え、レーザ光を照射した場合の金属窒化膜の表面反射率は、レーザ光を金属層単体に照射した場合の表面反射率よりも小さいものである。
本発明にかかる炭化珪素半導体装置の製造方法によれば、透過膜に導電性の金属窒化膜を用いるため、炭化珪素半導体装置の裏面構造を形成する際に透過膜を除去する工程を設ける必要がなく、製造工程を抑制することができる。さらに、金属窒化膜は酸素原子を含まないため、レーザ照射中に金属層が酸化される恐れも低減され、半導体基板に対する合金層のオーミック特性の劣化を抑制することができる。
本発明の実施の形態1にかかる炭化珪素半導体装置を示す断面模式図である。 本発明の実施の形態1にかかる炭化珪素半導体装置の製造方法における各製造工程を示す断面模式図である。 炭化珪素半導体装置の製造方法におけるアニール処理工程の処理速度を示す図である。 各波長のレーザ光に対する表面反射率を計測した実験結果を示す図である。 透過膜の膜厚を変更した場合における界面温度の熱拡散による変化についての計算結果を示す図である。 本発明の実施の形態1にかかる炭化珪素半導体装置の透過膜の表面反射率と膜厚との関係を示す図である。 本発明の実施の形態1にかかる減反射の効果を示す模式図である。
実施の形態1.
まず、本発明の実施の形態1にかかる炭化珪素半導体装置の構成を説明する。図1は、本発明の実施の形態1にかかる炭化珪素半導体装置1を示す断面模式図である。なお、以下においては縦型のショットキバリアダイオード(以下、「SBD(Schottky barrier diode)」という。)を例にとって説明するが、本発明はこれに限定されるものではなく、電界効果型トランジスタ(MOSFET:Metal Oxide Semiconductor Field Effect Transistor)等の半導体装置であっても構わない。また、「炭化珪素」については、以下「SiC(Silicon Carbide)」と省略して呼ぶ。
図1において、SBDであるSiC半導体装置1は、SiC半導体基体10と、表面構造2及び裏面構造3から構成される。SiC半導体基体10とは、第一主面13の面方位が(0001)シリコン面から4°、または8°オフした4Hのポリタイプを有するn型のSiC半導体基板11とSiC半導体基板11の第一主面13上に形成されたn型のSiCドリフト層12を合わせたものとする。SiCドリフト層12の濃度及び膜厚は使用する耐圧によって異なり、例えば、5×1015cm−3、10μmなどが考えられる。
SiCドリフト層12の表面側には、ある幅だけ離間した部位に、アルミニウム(Al)をp型不純物として含有するp型のイオン注入領域15が形成されている。イオン注入領域15は上面から見ると、ある幅を持ったリング状の形状をしている。Alイオン注入量として例えば、5×1017cm−3などがある。さらに、SiC半導体装置1の耐圧を確保するため、イオン注入領域15の外側にさらにリング状のJTE(Junction Termination Extension)領域を設ける場合がある。なお、図1ではJTE領域は図示していない。
SiC半導体基板11の第一主面13側、すなわち表面側には、表面構造2が設けられている。表面構造2は、ショットキ電極17、配線電極18及び保護膜19から構成される。ショットキ電極17はイオン注入領域15に囲まれたSiCドリフト層12の表面側のショットキ領域16上に形成されており、ショットキ電極17の周辺はイオン注入領域15にはみ出すように形成されている。ショットキ電極17に用いる材料として、Ti等がある。また、ショットキ電極17の上面には、配線電極18が形成される。配線電極18に用いる材料として、Al等がある。さらに、SiCドリフト層12上には、SiC半導体装置1の耐圧を確保するために、例えばポリイミドからなる保護膜19が、ショットキ電極17、配線電極18の終端、イオン注入領域15を覆うように形成されている。
SiC半導体基板11の第二主面14側、すなわち裏面側には、裏面構造3が設けられている。裏面構造3は、合金層31、透過膜40、及び裏面電極20から構成される。合金層31は、Ni、Ti、Mo、W、Taのいずれか1つの元素を含む金属とSiCの合金であり、SiC半導体基板11に対して優れたオーミック特性を有する。つまり、この合金層31がオーミック電極として形成されることとなる。本実施の形態では、合金層31をNiとSiCの合金とする。さらに、合金層31のSiC半導体基体10に対向する面には、導電性の透過膜40が形成されている。透過膜40の材料としては、TiN等の金属窒化膜があり、これらの金属窒化膜は導電性を有している。さらに、透過膜40の合金層31に対向する面には裏面電極20が形成されている。裏面電極20としては、NiとAuからなる二層構造の電極やCu電極等があるが、本実施の形態ではNiとAuからなる二層構造の電極とする。
次に、本発明の実施の形態1におけるSiC半導体装置1の製造方法について説明する。図2は、本発明の実施の形態1にかかるSiC半導体装置1の製造方法における各製造工程を示す断面模式図である。
図2(a)に示す工程では、n型のSiC半導体基板11の第一主面13にn型のSiCドリフト層12をエピタキシャル成長させることで、SiC半導体基体10を形成する。
図2(b)に示す工程では、SiCドリフト層12上に、酸化膜等からなるマスクを形成したのち、フォトリソグラフィ及びエッチングによりイオン注入用マスクを形成する。なお、図2(b)ではこのマスクの図示は省略している。このイオン注入用マスク上からAlを選択的にイオン注入し、イオン注入領域15を形成する。次に、イオン注入用マスクを除去した後、注入したAlイオンを活性化させるためにアルゴン雰囲気中で1700℃、30分間の熱処理を行う。この熱処理工程により、p型のイオン注入領域15が形成される。熱処理工程後は、SiC半導体ドリフト12の表面上に膜質劣化層及び、高さ30nm以上のバンチングステップによる凹凸が発生してしまう。そのため、炭化水素ガスを熱分解させてSiCドリフト層12の表面に図示しないカーボン保護膜を形成させることにより、熱処理工程の際に生じるステップバンチングを防止することができる。
図2(c)に示す工程では、SiCドリフト層12の表面に、例えばTiからなるショットキ電極17を形成する。次に、ショットキ電極17上に、例えばAlからなる配線電極18を形成する。さらに、耐圧を確保するために例えばポリイミドからなる保護膜19を形成する。ショットキ電極17の形成前に、SiC半導体基体10に硫酸過水、アンモニア過水、フッ酸の順でウェット処理を行ってもよい。また、犠牲酸化を実施後フッ酸処理によりSiCドリフト層12の表面を清浄化してもよい。なお、ショットキ電極17は、イオン注入領域15に周辺をはみ出すように形成されている。また、ポリイミドからなる保護膜19は、ショットキ電極17及び配線電極18の終端と、イオン注入領域15を覆うように形成されている。
図2(d)に示す工程では、SBDの特性を向上(順方向特性にかかる低抵抗化)させるために、SiC半導体基板11の第二主面14を機械研削・研磨し、SiC半導体基体10の厚みを適切な厚さまで薄くする。例えば、SiC半導体基体10の厚みが200μmになるまで研削する。研削中、デバイス構造が形成されている第一主面13側は、保護テープの貼り付け、又はサポート板への貼り付けを行うことにより保護する。
図2(e)に示す工程では、研削したSiC半導体基板11の第二主面14に、SiCとのシリサイド層(合金層31)を形成するための金属層30を堆積する。本実施の形態では、金属層30にNiを用いるが、Ti、Mo、W、Taのいずれか1つの元素を含む金属としてもよい。金属層30の厚さは、例えば100nmとすることができる。その後、透過膜40を金属層30上に堆積させる。透過膜40は金属窒化膜であり、本実施の形態ではTiN膜とする。そして、この透過膜40を介してレーザ光50を照射するレーザアニール処理を行い、金属層30の金属とSiC半導体基板11のSiCとを反応させて合金層31を形成する。なお、金属層30は原則としてすべてシリサイド化し合金層31を形成するようにレーザアニール処理を行うが、金属層30の厚さ等によっては金属層30の一部が未反応のまま残ることとしてもよい。
ここで、照射するレーザ光50の波長は、例えばYAGレーザを用いた場合には第三高調波である355nm又は第二高調波である532nmとすることができ、レーザ光照射中に窒素などの不活性ガスをレーザ光照射面に吹き付けながらアニールする。ここでは、355nmの波長のレーザ光50を用いることとする。透過膜40の膜厚は例えば30nmとすることができるが、その詳細については後述する。また、レーザアニールに使用するレーザ光50の種類は、YAGレーザの他にもエキシマレーザ、YVO4レーザ、YLFレーザ等を用いることができる。SiC半導体基体10上に堆積した金属層30のシリサイド化に使用するレーザの条件としては、透過膜40をレーザ光50が透過するものであればよく、例えば波長355nmで数十nsのパルス発振型レーザを用いることもできる。
図2(f)に示す工程では、図2(e)に示す工程で形成した透過膜40上に裏面電極20を形成する。なお、レーザアニール処理時に透過膜40の表面上に酸化膜等が形成される恐れがある場合には、裏面電極20を形成する前に、Arイオン等を用いてエッチングすることとしてもよい。また、裏面電極20の材料は、NiとAuの二層構造の電極とする。ただし、より高温動作への対応が要求される場合等には、裏面電極20にCu電極を用いることとしてもよい。
本発明の実施の形態1では、以上のような構成としたことにより、以下に記載する効果が得られる。
本実施の形態では、透過膜40に導電性である金属窒化膜を用いるため、SiC半導体装置1の裏面構造3を形成する際に透過膜40を除去する工程を設ける必要がなく、透過膜40上に裏面電極20を形成することができる。そのため、裏面構造3を形成する際の製造工程の増加を抑制することができる。また、透過膜40として用いる金属窒化膜は酸素原子を含まないため、合金層31を形成する際のレーザ照射中に金属層30が酸化される恐れも低減され、SiC半導体基板11に対する合金層31のオーミック特性が劣化することを抑制できる。
また、炭化珪素半導体装置の製造方法においては、オーミック電極を形成する際にNi等の金属とSiCの合金層31を形成するため、1000℃程度の高温で処理する必要がある。そのため、Si等からなる他の半導体装置の製造方法と比較してオーミック電極を形成する際の熱処理工程に要する時間が増加するという問題があった。1枚のSiC半導体基板をレーザアニール処理する時間は、照射する面積とビーム径に依存する。図3は、基板直径に対するレーザアニール処理の処理速度を示している。基板直径が大きい(照射面積の大きい)ほど、又はビーム径が小さいほど、処理速度が遅くなっていることが分かる。そのため、今後SiC半導体基板の直径が拡大し照射面積が大きくなるにつれ、レーザアニール処理の処理速度を向上させることが課題となる。
レーザアニール処理の処理速度を向上させるためには、レーザ光のエネルギー密度を落とすことなくビーム径を拡大する必要がある。しかしながら、波長355nmのレーザ光を用いた場合、ビーム形状の整形が難しくエネルギー密度を落とさずにビーム径を拡大することは難しい。本実施の形態では、レーザアニール処理を行う際に透過膜40を介してレーザ光を照射することにより、透過膜40の表面反射率が金属層30の表面反射率よりも低いため、反射されるレーザ光の量が低減される。すなわち、金属層30側に吸収されるレーザ光の量が増加する。その結果、レーザ光のビーム径を拡大することなく、金属層30側に吸収される熱エネルギーが増加し、レーザアニール処理の処理速度を向上させることができる。
図4は、Ni(膜厚100nm)単体の表面、及びNi(膜厚100nm)上に形成したTaN(膜厚50nm)又はTiN(50nm)の表面に各波長のレーザ光を照射した場合の表面反射率を計測した実験結果を示す図である。なお、計測は日本分光社製の紫外可視近赤外分光光度計(型名V670)を用いて行った。
図4に示すように、Niのみの場合、すなわち透過膜40を設けない場合と比較して、TiN等の金属窒化膜である透過膜40を設けることにより、レーザ光の各波長における表面反射率が低下することがわかる。そのため、金属層30側に吸収されるレーザ光の量が増加することとなり、レーザ光のビーム径を拡大することなくレーザアニール処理の処理速度を向上させることができる。
図5は、透過膜40の膜厚を変更した場合における透過膜40と金属層30との界面温度及び半導体基板11と金属層30との界面温度の熱拡散による変化についての計算結果を示す図である。図5において、左上のグラフは透過膜40を設けない場合の界面温度を示し、右上のグラフは透過膜40の膜厚を50nmとした場合の界面温度を示し、左下のグラフは透過膜40の膜厚を500nmとした場合の界面温度を示し、右下のグラフは透過膜40の膜厚を1000nmとした場合の界面温度を示す。さらに、各グラフにおいて、実線で示すのがTiNからなる透過膜40とNiからなる金属層30との界面の温度変化であり、破線で示すのがNiからなる金属層30とSiCからなる半導体基板11との界面の温度変化である。なお、金属層30の膜厚は100nmとし、透過膜40を設けない場合のみ、レーザ光50の表面反射が大きいことを考慮してレーザ光50のエネルギー密度を所定量高くしている。
上述のように、透過膜40を設けることにより、レーザアニール処理の処理速度を向上させることができる。しかしながら、透過膜40の膜厚を大きくしすぎると、レーザ光50は透過膜40と金属層30との界面に到達せずに透過膜40で吸収されることとなる。このような場合、透過膜40の下にある金属層30を半導体基板11のSiCと反応させてシリサイド化させるためには、透過膜40がレーザ光50を吸収して発生した熱が熱拡散により金属層30へ到達することで、金属層30を1000℃まで上昇させる必要が生じる。
ここで、図5に示すように、透過膜40の膜厚が500nm以上の場合では、いずれの界面においても1000℃まで達していないことがわかる。一方、透過膜40の膜厚が50nmの場合には、いずれの界面も1000℃以上まで達しており、十分な熱拡散が生じていることがわかる。そのため、透過膜40の膜厚が500nm以上の場合には熱拡散が不十分なため金属層30のシリサイド化が十分に進行せずアニール処理の処理速度を向上させることが困難となる。よって、透過膜40の膜厚は、500nm以下とすることが望ましい。
図6(a)は、波長355nmの光を照射した際の金属層30(Ni層)上に形成された透過膜40(TiN膜)の表面反射率とその膜厚との関係について、フレネルの式を用いて計算した結果を示した図である。なお、図6(a)において、透過膜40の膜厚が0の時の表面反射率とは、透過膜40が形成されていないNi層自体の表面反射率を示している。また、図7は所定の厚さの透過膜40が有する減反射の効果を示す図である。
上述のように、透過膜40の膜厚が0nmよりも大きく500nm以下の膜厚であれば、Ni層自体の表面反射率よりも透過膜40の表面反射率の方が低いため、レーザアニール処理の処理速度を向上させることができる。しかしながら、以下の理由から、透過膜40の膜厚は特に20〜30nmとすることが望ましい。
図6(a)に示すように、TiN膜の膜厚が大きくなるにつれて表面反射率が低下しており、特に20〜30nmの時に表面反射率が顕著に低下することがわかる。これはTiN膜表面とTiN/Ni界面で反射した波面の振幅が相殺しあい減反射の効果が現れているためである。減反射とは、図7に示すように、第一膜100の表面で反射した波面100Aと、第一膜100と第二膜101の界面で反射した波面101Bの位相が逆位相になることで、反射光強度を減少させることである。この減反射の効果が得られるため、透過膜40の膜厚を20〜30nm以内の膜厚にすることで、透過膜40の表面反射率をより一層低減し、アニール処理速度をさらに向上させることができる。
さらに、SiC半導体装置1の製造方法においては、上述のようにオーミック電極を形成する工程で1000℃程度の高温となるため、透過膜40には少なくとも1000℃以上の温度に耐える耐熱性が求められるが、本実施の形態で透過膜40に用いたTiNの融点は3000℃程度であり十分な耐熱性を有するため、耐熱性の観点から問題が生じることもない。
また、本実施の形態では透過膜40を完全に除去することなく残すこととしているため、SiC半導体装置1全体の抵抗値を増加させてしまう恐れがあるが、透過膜40に用いるTiNの比抵抗は40μΩcm程度と小さいため、SiC半導体装置1全体の抵抗値の増加を最小限に抑制することができる。
また、透過膜40を除去した場合には、合金層31に用いる材料と裏面電極20に用いる材料との相互拡散が発生することがある。例えば、裏面電極20をNiとAuの二層構造の電極とした場合には、合金層31であるNiシリサイド層から裏面電極20側へSiが拡散することがある。一方、裏面電極20に高温対応の観点からCu電極を用いた場合には、Cuが合金層31側へ拡散することがある。しかし、本実施の形態では、合金層31と裏面電極20の間に透過膜40が設けられているため、透過膜40がバリア層として働き、SiやCuの拡散を抑制することができる。
なお、透過膜40には金属窒化膜としてTiNを用いることしたが、これに限定されるものではない。例えば、透過膜40に金属窒化膜として、ZrN(窒化ジルコニウム)又はHfN(窒化ハフニウム)を用いることとしてもよい。以下、透過膜40にZrN(窒化ジルコニウム)又はHfN(窒化ハフニウム)を用いる場合について説明する。
図6(b)は、透過膜40としてZrN、HfNを金属層30上に成膜した場合の透過膜40の膜厚とレーザ光を照射した際の表面反射率との関係を示した図である。なお、それぞれの場合において入射したレーザ光の波長は355nmである。
図6(b)において、ZrNでは、膜厚70nmの時に反射率が最小の3.8%と、透過膜を成膜していないNi表面の43%に対して39.2%低減できていることが分かる。また、HfNでは、膜厚70nmの時に反射率0.6%と、Ni表面に対して42.4%低減できることが分かる。そのため、これらの材料を用いることで、金属層30側に吸収されるレーザ光の量が増加するため、金属層30とSiC半導体基体11のSiCが反応して合金層31を形成するのに必要なレーザエネルギー密度を低減できる。よって、レーザアニール処理の処理速度を向上させることが可能となる。
図6(b)において、透過膜40の膜厚が0nmよりも大きい膜厚であれば、Ni層自体の表面反射率よりも透過膜40の表面反射率の方が低いため、レーザアニール処理の処理速度を向上させることができる。しかしながら、図6(b)に示すように、ZrN(窒化ジルコニウム)又はHfN(窒化ハフニウム)を用いる場合には、透過膜40の膜厚を特に50〜100nmとすることで、表面反射率がより一層低下するため、レーザアニール処理の処理速度をさらに向上させることができる。
また、かかる場合についても、透過膜40は導電性となるため、SiC半導体装置1の裏面構造3を形成する際に透過膜40を除去する工程を設ける必要がなく、裏面構造3を形成する際の製造工程の増加を抑制することができる。また、透過膜40には酸素原子を含まないため、合金層31を形成する際のレーザ照射中に金属層30が酸化される恐れも低減され、SiC半導体基板11に対する合金層31のオーミック特性が劣化することを抑制できる。
さらに、これらの材料は比抵抗がそれぞれZrNでは18μΩcm程度、HfNでは32μΩcm程度と、TiN以上に低抵抗な材料である。そのため、レーザ光を照射して合金層31を形成された後に透過膜40を除去せずに裏面電極20を形成したとしても、透過膜40の抵抗値は十分小さい値であり、SiC半導体装置全体の抵抗値の増加を抑制することができる。さらに、透過膜40であるZrN及びHfNは、TiNと同様、異種金属の拡散を防ぐバリア層としても作用する。
なお、本発明は、発明の範囲内において、各実施の形態を自由に組み合わせることや、各実施の形態を適宜、変形、省略することが可能である。
1 SiC半導体装置、2 表面構造、3 裏面構造、10 SiC半導体基体、11 SiC半導体基板、12 ドリフト層、13 第一主面、14 第二主面、15 イオン注入領域、16 ショットキ領域、17 ショットキ電極、18 配線電極、19 保護膜、20 裏面電極、30 金属層、31 合金層、40 透過膜、50 レーザ光、100 第一膜、100A 反射波面、101 第二膜、101B 反射波面。

Claims (6)

  1. 炭化珪素からなる半導体基板上に、第一の金属からなる金属層を形成する工程と、
    前記金属層上に第二の金属を窒化した金属窒化膜を形成する工程と、
    前記金属窒化膜を介してレーザ光を照射し、前記半導体基板の炭化珪素と前記金属層の前記第一の金属との合金層を形成する工程と、
    前記金属窒化膜上に電極を形成する工程とを備え、
    前記レーザ光を照射した場合の前記金属窒化膜の表面反射率は、前記レーザ光を前記金属層単体に照射した場合の表面反射率よりも小さい、
    ことを特徴とする炭化珪素半導体装置の製造方法。
  2. 炭化珪素からなる半導体基板上に、第一の金属からなる金属層を形成する工程と、
    前記金属層上に第二の金属を窒化した金属窒化膜を形成する工程と、
    前記金属窒化膜を介してレーザ光を照射し、前記半導体基板の炭化珪素と前記金属層の前記第一の金属との合金層を形成する工程と、
    前記金属窒化膜上に電極を形成する工程とを備え、
    前記レーザー光の波長は、355nm又は532nmであり、
    前記金属窒化膜の膜厚は、500nm以下である、
    ことを特徴とする炭化珪素半導体装置の製造方法。
  3. 前記金属窒化膜は窒化チタンからなる、
    ことを特徴とする請求項1又は2に記載の炭化珪素半導体装置の製造方法。
  4. 前記半導体基板はn型の炭化珪素からなり、
    前記第一の金属はニッケルである、
    ことを特徴とする請求項1から3のいずれか1項に記載の炭化珪素半導体装置の製造方法。
  5. 前記金属窒化膜の膜厚は500nm以下である、
    ことを特徴とする請求項4に記載の炭化珪素半導体装置の製造方法。
  6. 前記金属窒化膜の膜厚は20nm以上で30nm以下である、
    ことを特徴とする請求項5に記載の炭化珪素半導体装置の製造方法。
JP2012267503A 2012-12-06 2012-12-06 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置 Active JP5962475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012267503A JP5962475B2 (ja) 2012-12-06 2012-12-06 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012267503A JP5962475B2 (ja) 2012-12-06 2012-12-06 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
JP2014116365A JP2014116365A (ja) 2014-06-26
JP5962475B2 true JP5962475B2 (ja) 2016-08-03

Family

ID=51172092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012267503A Active JP5962475B2 (ja) 2012-12-06 2012-12-06 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Country Status (1)

Country Link
JP (1) JP5962475B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016046309A (ja) * 2014-08-20 2016-04-04 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2016046449A (ja) * 2014-08-26 2016-04-04 住友重機械工業株式会社 半導体素子の製造方法
JP6425457B2 (ja) * 2014-08-26 2018-11-21 住友重機械工業株式会社 半導体素子の製造方法
JP2016127157A (ja) * 2015-01-05 2016-07-11 住友重機械工業株式会社 レーザアニール装置及び半導体素子の製造方法
JP6165313B2 (ja) * 2015-08-12 2017-07-19 新電元工業株式会社 炭化珪素半導体装置の製造方法
JP6459894B2 (ja) * 2015-10-16 2019-01-30 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2019057682A (ja) * 2017-09-22 2019-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08264468A (ja) * 1994-09-12 1996-10-11 Ion Kogaku Kenkyusho:Kk 炭化ケイ素への不純物ドーピング方法および電極形成方法
JPH10270553A (ja) * 1997-03-21 1998-10-09 Sony Corp 半導体装置の製造方法
JP3184115B2 (ja) * 1997-04-11 2001-07-09 松下電器産業株式会社 オーミック電極形成方法
JP4627961B2 (ja) * 2002-09-20 2011-02-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4134001B2 (ja) * 2004-10-29 2008-08-13 富士通株式会社 半導体装置の製造方法
JP2007184571A (ja) * 2005-12-08 2007-07-19 Nissan Motor Co Ltd 炭化珪素半導体装置、炭化珪素半導体装置の製造方法、炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体及び炭化珪素半導体装置中の遷移金属シリサイドと金属膜との接合体の製造方法
JP2008153442A (ja) * 2006-12-18 2008-07-03 Renesas Technology Corp 半導体装置の製造方法
JP2011171551A (ja) * 2010-02-19 2011-09-01 Toyota Motor Corp 半導体装置の製造方法
JP5418466B2 (ja) * 2010-11-01 2014-02-19 住友電気工業株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2014116365A (ja) 2014-06-26

Similar Documents

Publication Publication Date Title
JP5962475B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP5928101B2 (ja) SiC半導体デバイスの製造方法
JP5144585B2 (ja) 半導体装置およびその製造方法
JP5369762B2 (ja) 炭化珪素半導体装置の製造方法
JP6164220B2 (ja) 半導体装置の製造方法
JP5449786B2 (ja) 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法
US9391136B1 (en) Semiconductor device
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
JP2017199807A (ja) 炭化珪素半導体装置およびその製造方法
WO2014038281A1 (ja) ワイドギャップ半導体装置およびその製造方法
JP6091703B2 (ja) 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP2018098227A (ja) 半導体装置および半導体装置の製造方法
JP2014063948A (ja) 炭化珪素半導体装置の製造方法
JP6160541B2 (ja) 炭化珪素半導体装置の製造方法
JP2012004185A (ja) 炭化珪素半導体装置の製造方法
JP6165313B2 (ja) 炭化珪素半導体装置の製造方法
JP2010073857A (ja) 半導体装置の製造方法
JP2017168672A (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JP4087368B2 (ja) SiC半導体装置の製造方法
JP2017224694A (ja) 炭化珪素半導体装置およびその製造方法
JP2006332230A (ja) ショットキーバリアダイオード及びその製造方法
JP2015002315A (ja) 炭化珪素半導体装置およびその製造方法
JP6459894B2 (ja) 炭化珪素半導体装置の製造方法
JP2018049927A (ja) 炭化珪素半導体装置およびその製造方法
JP2019140234A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140326

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150901

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160426

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160531

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160613

R151 Written notification of patent or utility model registration

Ref document number: 5962475

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250