JP2006147897A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 ニッケルモノシリサイド層の熱安定性を向上させ、例えば６５ｎｍ〜４５ｎｍノードにおける実用レベルの半導体装置の製造を可能にする。
【解決手段】 シリコン基板１１の表面部に不純物拡散層１２を形成し、その表面の自然酸化膜を除去した後、Ｎｉ−Ｉｒ合金層１３を堆積させて、例えば３００℃〜５００℃の温度で窒素ガス雰囲気中の急速熱アニール（ＲＴＡ）を施し、イリジウム含有のニッケルモノシリサイド層１５を形成する。ここで、Ｎｉ−Ｉｒ合金層１３のイリジウムの含有量は、０．１ａｔ．％〜５ａｔ．％の範囲にすると好適である。このシリサイド層の形成方法により、半導体素子の例えばＭＩＳＦＥＴのソース／ドレイン拡散層あるいはゲート電極上にイリジウム含有のニッケルモノシリサイド層を形成し上記課題を解決する。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に係り、詳しくは、半導体基板上に熱安定性の高いニッケル（Ｎｉ）シリサイド層を形成する方法に関する。

現在、半導体装置を構成するＭＩＳＦＥＴの電流駆動能力を向上させるために、そのソース／ドレイン拡散層表面にシリサイド層を形成する技術あるいはゲート電極表面を含めた領域に自己整合的（セルフアライン）にシリサイド層を形成するサリサイド技術が必須とされている。そして、ＭＩＳＦＥＴの設計基準が６５ｎｍ〜４５ｎｍとスケーリング則に従い微細化し、ソース／ドレイン拡散層が超浅接合になるのに伴い、シリサイド材料はチタンダイシリサイド（ＴｉＳｉ_２）あるいはコバルトダイシリサイド（ＣｏＳｉ_２）からニッケルモノシリサイド（ＮｉＳｉ）へと移行しつつある。これは、これまで多用されてきたチタンシリサイドあるいはコバルトシリサイドに較べて、ニッケルシリサイドでは、細線抵抗の上昇も少なく、シリサイド化反応におけるシリコン（Ｓｉ）の消費量が少ないという大きな利点を有しているからである。

しかし、このニッケルシリサイドには、準安定相である低抵抗の上記ニッケルモノシリサイドのＮｉＳｉ相と安定相であるＮｉＳｉ_２相があり、７００°Ｃ程度を超える熱処理温度では、上記ニッケルモノシリサイド層はこの安定相である高抵抗のＮｉＳｉ_２相に相転移してしまう。あるいは、上記ニッケルモノシリサイド層は、それよりもさらに低温の熱処理により凝集現象を引き起こす。このように、ニッケルモノシリサイドは、その熱安定性がコバルトシリサイド等に較べて低いために、半導体装置の製造工程における５５０℃程度の熱処理により、そのシリサイド層の抵抗値が上昇したり、抵抗値のバラツキが大きくなったり、更には接合リーク電流が増大するようになる。これまで、このような制約のために、微細ＭＩＳＦＥＴへの用途においてニッケルモノシリサイドのような金属珪化物から成るシリサイド層を用いることが実用上難しくなっていた。

そこで、このニッケルモノシリサイド層の耐熱性を向上させその熱安定性を高める方法が種々に提案されている（例えば、非特許文献１参照）。非特許文献１は、ニッケルモノシリサイド層にタンタル（Ｔａ）を添加するものである。その他にも、白金（Ｐｔ）を添加して熱安定性を向上させようとする試みもなされている。しかし、Ｐｔを付加すると、ｎ導電型シリコン層Ｓｉの電気活性が損なわれることが判っている。
2003 Symposium on VLSI Technology Digest of Technical Papers,p.81-82

通常、シリサイド層の形成では、スパッタ法により基板上に金属層を成膜した後あるいは金属層のスパッタ成膜中において、所定の熱処理を施して上記金属層と基板上のシリコンとを反応させ金属珪化物を生成する。このスパッタ法では、上記金属ターゲットがアルゴンイオンでスパッタリングされ、スパッタリングされた金属層が半導体基板上に堆積する。
上記ニッケルモノシリサイド層にタンタルを添加する場合には、Ｎｉ−Ｔａ合金から成るスパッタリングターゲットがアルゴンイオンによりスパタリングされる。しかし、Ｎｉ金属結晶の結晶構造はいわゆるｆｃｃ構造であるの対して、Ｔａ金属結晶の結晶構造はｂｃｃ構造となり、ＮｉとＴａは結晶レベルで混ざり難い。

このために、スパッタリングターゲット内において、Ｎｉ−Ｔａ合金の組成においてバラツキが生じ易く、また、上記スパッタリングにより半導体基板上に成膜するＮｉ−Ｔａ金属層に組成比のバラツキが生じ、金属層中のタンタル分布の均一性が悪くなる。そして、形成したシリサイド層に抵抗バラツキが生じ易くなるという問題があった。

また、Ｎｉ−Ｔａ合金のスパッタリングターゲットにおいて、巨視的に上記組成比の異なるところがあると、それに伴いスパッタリング速度にバラツキが生じ、上記ターゲットの表面荒れあるいはターゲットのクラックが生じ、それがパーティクルの発生源となってくる。そして、このスッパタ工程で発生するパーティクルにより半導体装置の製造歩留まりが低減し易くなるという問題もあった。

本発明は、上述の事情に鑑みてなされたもので、半導体基板上に成膜する金属層の組成比を高精度に制御し、ニッケルモノシリサイド層の熱安定性を向上させ、高性能で低コストの半導体装置を提供することを目的としている。

上記課題を解決するために、半導体装置の製造方法にかかる発明は、基板上にニッケル−イリジウム合金層を堆積させる工程と、前記基板に熱処理を施し、前記基板表面あるいは該基板上のシリコン物質と前記ニッケル−イリジウム（Ｉｒ）合金層を反応させる工程と、を有し、前記基板上にイリジウム含有のニッケルモノシリサイド層を形成するという構成になっている。

上記発明において、前記ニッケル−イリジウム合金層の堆積は、ニッケル−イリジウム合金から成る金属ターゲットのスパッタリングにより行う。

そして、上記発明において、前記ニッケル−イリジウム合金層中のイリジウムの含有量は、０．１ａｔ．％〜５ａｔ．％の範囲にあることが好適であり、またシリサイド化のための前記熱処理の温度は、３００℃〜５００℃の範囲にあることが好ましい。

上記発明において、前記シリコン物質は、半導体装置を構成する半導体素子の不純物拡散層、電極層を構成する。

そして、上記発明において、好適な一態様として、前記イリジウム含有のニッケルモノシリサイド層を形成した後の半導体装置の製造工程におけるプロセス温度は６００℃以下に設定される構成となる。

本発明によれば、ニッケルモノシリサイド層の耐熱性が増大しその熱安定性が向上するようになる。そして、例えば設計基準６５ｎｍ〜４５ｎｍノードにおける実用レベルの半導体装置の製造が可能になる。また、スパッタリング工程での金属ターゲットからのパーティクル発生は抑制され、半導体装置の製造歩留まりが向上する。

以下、本発明にかかる好適な実施形態について図１〜図５を参照して説明する。ここで、図１はシリコン基板表面にイリジウム含有のニッケルモノシリサイド層を形成する場合の典型的な工程別素子断面図である。

図１（ａ）に示すように、例えばｐ導電型のシリコン基板１１表面に砒素（Ａｓ）等のｎ導電型不純物あるいは硼素（Ｂ）のｐ導電型不純物のイオン注入を行い、そして不純物の活性化のための熱処理を例えば８５０℃程度の急速熱アニール（ＲＴＡ）により施して、シリコン基板表面に例えばＭＩＳＦＥＴのソース／ドレイン拡散層のような不純物拡散層１２を形成する。

ここで、上記不純物拡散層１２を浅接合に形成するための不純物の活性化アニールには、その他に、フラッシュランプアニール、レーザーアニール等のような低サーマルバジェットによる熱処理が好適である。ここで、フラッシュランプアニールにおいては、可視域から近赤外線域までの広い範囲に発光波長を有している白色光のキセノン（Ｘｅ）フラッシュランプを用いるとよい。このＸｅフラッシュランプは、数１００μ秒〜数１０ｍ秒という極めて短時間の発光が可能な光源であり、その処理温度４５０〜６００℃、処理時間１０ｍ秒程度で上記活性化アニールをすることができる。この場合には、拡散層の結晶性を向上させるべく６００℃程度での固相成長技術を併用することが好ましい。

次に、図１（ｂ）に示すように、希弗酸系の化学薬液により不純物拡散層１２表面の自然酸化膜をエッチング除去した後に、シリコン基板１１をスパッタ装置内に搬入し、Ｎｉ−Ｉｒ合金から成る金属ターゲットを例えばアルゴンプラズマによりスパッタリングして、不純物拡散層１２表面に膜厚が例えば１５ｎｍ程度のＮｉ−Ｉｒ合金層１３をスパッタリング成膜する。

ここで、Ｉｒ金属の結晶構造はＮｉの場合と同じｆｃｃ構造をとるために、Ｎｉ−Ｉｒ合金層１３はイリジウムが原子レベルで合金内に均一に混じり合った固溶体にすることができる。そして、従来の技術で説明したようなＮｉ−Ｔａ合金から形成する場合に生じていた問題は全て解消される。

このスパッタリング成膜したＮｉ−Ｉｒ合金層１３は、上記Ｎｉ−Ｔａ合金から成るスパッタリングターゲットとは組成の少し異なる金属層になるが、その含有するイリジウムの均一性はスパッタリングターゲットの場合と全く同じであり、原子レベルでみて均一な固溶体として形成される。ここで、後述するが、上記Ｉｒの含有量は、０．１ａｔ．％〜５ａｔ．％の範囲にすると好適である。イリジウムの含有量が０．１ａｔ．％未満になると熱安定性の向上が充分でなく、また、イリジウムの含有量が５ａｔ．％を超えてくると、ニッケルモノシリサイド層の層抵抗値が増加してくる。

このようにした後、Ｎｉ−Ｉｒ合金層１３表面にＴｉＮ膜（窒化チタン膜）１４をスパッタ法で成膜しＮｉ−Ｉｒ合金層１３をキャッピングする。このＴｉＮ膜１４のスパッタリング成膜は、上記スパッタ装置の別のチャンバー内で連続的に行うと好適である。

次に、図１（ｃ）に示すように、上記Ｎｉ−Ｉｒ合金層１３に対して、希ガスあるいは窒素ガスの非酸化性雰囲気中であって、３００℃〜５００℃範囲の所定の温度、好ましくは４５０℃の温度で３０秒程度のＲＴＡによる熱処理を施し、不純物拡散層１２表面をニッケルと反応させ、不純物拡散層１２表面に膜厚が例えば３０ｎｍ以下のイリジウム含有のニッケルモノシリサイド層１５を形成する。ここで、ＴｉＮ膜１４は、Ｎｉ、Ｉｒの外部拡散を防止しあるいはＮｉ−Ｉｒ合金層１３表面の酸化を防止して、シリサイデーション反応速度を制御する役割を有する。

このシリサイデーションにより、ニッケルはシリコンと反応して斜方晶系のニッケルモノシリサイド（ＮｉＳｉ）となる。同様に、イリジウムとシリコンのモノシリサイドの結晶構造は斜方晶系であり、その格子定数も互いに近いことから、これ等のシリサイドが相互可溶性の固溶体として混合形成され易くなる。このようにして、このＮｉ−Ｉｒ合金層を用いることにより、上記ニッケルモノシリサイド中に含有されるイリジウムが非常に均一に形成できるようになる。そして、半導体装置の微細パターンの拡散層あるいはゲート電極表面に高精度に均一なニッケルモノシリサイド層を形成することが容易になる。

その後、上記キャッピング層のＴｉＮ膜１４あるいは未反応のニッケルを化学薬液によるウェットエッチングにより選択的に除去する。このようにして、図１（ｄ）に示すように、不純物拡散層１２表面に高精度に均一で高品質のイリジウム含有のニッケルモノシリサイド層１５が形成される。

なお、上記ニッケルモノシリサイド層の形成において、上記のキャッピング層であるＴｉＮ膜１４は必ずしも不可欠なものではない。ＴｉＮ膜１４でキャッピングすることなく、非酸化性雰囲気および熱処理温度を高精度に制御することでシリサイデーション反応を制御することができる。

次に、上記形成方法により作製するイリジウム含有のニッケルモノシリサイド層の耐熱性向上の効果について図２乃至図４を参照して説明する。これ等の図において示される結果は、上記Ｎｉ−Ｉｒ合金層１３がイリジウムを１ａｔ．％含んだ場合のデータである。また、シリサイド形成では、充分な量のＮｉ−Ｉｒ合金層（膜厚１１ｎｍ）およびＮｉ金属層（膜厚１１ｎｍ）を形成し、その上部をＴｉＮ膜（膜厚１０ｎｍ）でキャッピングし、シリサイド後に未反応のＮｉ−Ｉｒ合金層およびＮｉ金属層、そしてＴｉＮ膜を選択的にエッチング除去するようにした。

初めに、Ｎｉ−Ｉｒ合金層を用いたイリジウム含有のニッケルモノシリサイド形成後の熱処理と該熱処理後の層抵抗の関係について説明する。図２は、従来のＮｉ金属層を用いて形成するニッケルモノシリサイド層の場合との比較で示したグラフである。ここで、両ニッケルモノシリサイド層の形成は一定とし、窒素雰囲気中、４５０℃、３０秒のＲＴＡで行っている。そして、上記シリサイド層形成後の熱処理は窒素雰囲気中で行っている。横軸にはシリサイド形成後の熱処理の条件を示し、縦軸には上記熱処理後のシリサイド層の層抵抗を示す。

図２からも判るように、Ｎｉ−Ｉｒ合金層を用いてイリジウム含有のニッケルモノシリサイド層を形成した場合には、シリサイド形成後熱処理が６００℃までは、その処理時間を３０分以上にしてもそのシート抵抗はほとんど変化せず（５％以下）、しかもウェーハ内でのシート抵抗のバラツキは小さい。そして、シリサイド形成後熱処理の温度が６５０℃以上になって、そのシート抵抗およびバラツキが増大を始め、後処理温度が７００℃で急激に増大していく。これに対して、従来のＮｉ金属層を用いたシリサイド層形成の場合には、シリサイド形成後熱処理が５５０℃で３０分以上になると、シート抵抗は１０％以上増大し、しかもウェーハ内でのシート抵抗のバラツキが大きくなる。そして、シリサイド形成後熱処理の温度が６００℃になるとシート抵抗およびバラツキの増大は顕著になり、６５０℃、７００℃では、Ｎｉ−Ｉｒ合金層の場合と同様に急激な増大となる。

このように、従来の場合のニッケルモノシリサイド層における５５０℃弱の耐熱性は、Ｎｉ−Ｉｒ合金層を用いたシリサイド層の形成により、６００℃強の耐熱性へと向上する。この耐熱性の向上は、ニッケルモノシリサイド層にイリジウムをイリジウムシリサイド構造あるいはＮｉ、Ｉｒ置換の構造の形態で含有させることにより、シリサイド中のＩｒ原子がＮｉ原子の拡散移動を抑制するようになり、上述したところの凝集現象が抑制されることにより生じるものと考えられる。また、それに伴い拡散層の接合リーク電流も６００℃程度までは全く問題のなくなることが確認された。このような耐熱性向上の効果は、ｎ導電型拡散層およびｐ導電型拡散層において同様に生じる。このようにして、ニッケルモノシリサイド層の熱安定性が高くなる。

次に、シリサイド形成温度と耐熱性の関係について、図３と図４を参照して説明する。図３は、Ｎｉ−Ｉｒ合金層を用いたイリジウム含有のニッケルモノシリサイド形成時の形成温度（４００℃、４５０℃、５００℃）とシート抵抗の関係について、従来のＮｉ金属層を用いて形成するニッケルモノシリサイド層の場合との比較で示したグラフである。ここで、両ニッケルモノシリサイド層の形成は、形成温度以外は一定にしており、窒素雰囲気中、３０秒のＲＴＡで行っている。図３の横軸にはシリサイド形成時の形成温度条件を示し、縦軸にはシリサイド層形成時のシリサイド層の層抵抗を示す。また、図４は、図３で形成したシリサイド層に対して、窒素雰囲気中で６００℃、３０分のシリサイド形成後熱処理を施した場合のシリサイド層の層抵抗について示す。ここで、図４の横軸にはシリサイド形成時の形成温度条件を示し、縦軸にはシリサイド層形成後熱処理を施したシリサイド層の層抵抗を示す。

図３から判るように、Ｎｉ−Ｉｒ合金層を用いたイリジウム含有のニッケルモノシリサイド形成、および、Ｎｉ金属層を用いたニッケルモノシリサイド形成の場合共に、シリサイド形成温度が高くなるに従い、シリサイド層の層抵抗が僅かずつ低下する。また、Ｎｉ−Ｉｒ合金層を用いて形成したイリジウム含有のニッケルモノシリサイド層の層抵抗が、Ｎｉ金属層を用いて形成したニッケルモノシリサイド層のそれより僅かに高くなる。

しかし、図２で説明したシリサイド形成後熱処理を施すと、図４から判るように、従来のＮｉ金属層を用いて形成したニッケルモノシリサイド層の層抵抗は、シリサイド形成温度に関係なく２倍程度に大きく増大する。そして、形成温度が４００℃から４５０℃に上がると上記増大の程度が大きくなる。これに対して、Ｎｉ−Ｉｒ合金層を用いて形成したイリジウム含有のニッケルモノシリサイド層の層抵抗はほとんど変わらない（５％以下）。また、この場合、その層抵抗値は、図４中の破線で示すように、シリサイド形成温度が４００℃、４５０℃、５００℃の場合とも同じであり３００℃（不図示）まではほぼ同一になる。そして、シリサイド形成温度が５００℃を超えてくると、シリサイド層の層抵抗が少し増大するようになる。

以上のことから、Ｎｉ−Ｉｒ合金層を用いたイリジウム含有のニッケルモノシリサイド層の形成では、シリサイド形成温度は３００℃〜５００℃の範囲が好適であるといえる。ここで、上記形成温度が３００℃未満になるとＲＴＡによるシリサイド化が遅くなり実用的でなくなる。

前述したが、Ｎｉ−Ｉｒ合金層１３中のイリジウムの含有量は、０．１ａｔ．％〜５ａｔ．％の範囲にすることが好ましい。このイリジウムはニッケルモノシリサイド層の熱安定性を高くし、Ｎｉ−Ｉｒ合金層のイリジウム含有量が増加すると共に、ニッケルモノシリサイド層の耐熱性は向上するようになる。図１で説明した上記Ｎｉ−Ｉｒ合金層１３中のイリジウム量を変えて、上記熱安定性の効果について検討したところ、その含有量が０．１ａｔ．％未満では、未だその効果は小さく、耐熱性はＮｉ金属層で形成したシリサイド層の場合より少し高くなる程度であった。そして、イリジウム量が５ａｔ．％を超えてくると、その耐熱性は向上するもののシリサイド形成時の層抵抗が上昇してしまい、例えば６００℃のシリサイド層形成後熱処理においては、Ｎｉ金属層で形成したシリサイド層の場合の層抵抗と同程度になる。

上記Ｎｉ−Ｉｒ合金層を用いたイリジウム含有のニッケルモノシリサイド層は、上記拡散層上の他にも、ＭＩＳＦＥＴのゲート電極を形成するシリコン層上にも全く同様にして適用できる。この場合にも、シリコン層に含まれるｎ導電型不純物あるいはｐ導電型不純物によらずシリサイド層の熱安定性は高くなる。

次に、このＮｉ−Ｉｒ合金層を用いたイリジウム含有のニッケルモノシリサイド層のＭＩＳＦＥＴへの適用について、図５を参照して具体的な説明を加える。図５（ａ）はゲート・スタック構造になるＭＩＳＦＥＴの断面図であり、図５（ｂ）はゲート・ダマシン構造のＭＩＳＦＥＴの断面図である。

図５（ａ）に示すように、一導電型のシリコン基板２１上に、高誘電率膜（Ｈｉｇｈ−ｋ膜）から成る高誘電体ゲート絶縁膜２２が形成され、その上部にｎ（ｐ）導電型不純物を含有するゲートシリコン層２３が例えば５０ｎｍ幅にパターニングされて形成されている。そして、ゲートシリコン層２３の側壁にサイドウォール絶縁膜２４が形成される。更に、一対のｎ（ｐ）導電型不純物を含有する例えば深さが２０ｎｍ〜５０ｎｍのソース／ドレイン拡散層２５がゲートシリコン層２３を挟んでシリコン基板２１表面に形成される。このようにした後に、図１（ｂ）で説明したように、ソース／ドレイン拡散層２５表面およびゲートシリコン層２３上部の自然酸化膜を除去し、上述したＮｉ−Ｉｒ合金層１３を全面に堆積させ、以下のようなサリサイド技術を用いて、例えば厚さが２０ｎｍ〜３０ｎｍ程度のイリジウム含有のニッケルモノシリサイド層２６をゲートシリコン層２３およびソース／ドレイン拡散層２５表面に選択的に形成する。すなわち、Ｎｉ−Ｉｒ合金層１３を全面に堆積させた後、シリサイド形成の形成温度を例えば４５０℃にし、希ガスあるいは窒素ガスの非酸化性雰囲気中で３０秒程度のＲＴＡによる熱処理を施す。そして、ゲートシリコン層２３上部表面およびソース／ドレイン拡散層２５表面をニッケルおよびイリジウムと反応させ、その領域にイリジウム含有のニッケルモノシリサイド層を形成する。ここで、サイドウォール絶縁膜２４あるいは素子分離領域（不図示）の絶縁膜表面に堆積したＮｉ−Ｉｒ合金層は未反応のまま残る。そこで、硫酸および過酸化水素の水溶液の化学薬液に浸漬し、上記シリサイド層の上部も含め未反応のＮｉ−Ｉｒ合金層をエッチング除去して上述したシリサイド層を選択的に形成する。

以後の工程においては、６００℃以下の熱プロセスにより、例えば低水素量のシリコン窒化膜から成るエッチングストッパー層２７あるいはシリコン酸化膜から成る層間絶縁膜２８、更には配線層（不図示）等を化学気相成長（ＣＶＤ）法等により積層して形成していく。ここで、上記プロセス温度が６００℃を超えてくると、図２乃至図４で説明したように上記シリサイド層の抵抗が増加してくる。

また、図５（ｂ）に示すように、一導電型のシリコン基板２１上に、上部が絶縁膜でキャッピングされたダミーゲートシリコン（不図示）とゲート側壁絶縁膜２９が初めに形成され、そして、一対のｎ（ｐ）導電型不純物を含有するソース／ドレイン拡散層２５が上記ダミーゲートシリコン（不図示）とゲート側壁絶縁膜２９を挟んでシリコン基板２１表面に形成される。このようにした後に、ソース／ドレイン拡散層２５表面上部の自然酸化膜を除去し、上述したＮｉ−Ｉｒ合金層１３を全面に堆積させ、シリサイド形成の形成温度を例えば４５０℃にし、希ガスあるいは窒素ガスの非酸化性雰囲気中で３０秒程度のＲＴＡによる熱処理を施す。そして、ソース／ドレイン拡散層２５表面をニッケルおよびイリジウムと反応させ、ソース／ドレイン拡散層２５表面にイリジウム含有のニッケルモノシリサイド層を形成する。ここで、上部が絶縁膜でキャッピングされたダミーゲートシリコン（不図示）、ゲート側壁絶縁膜２９あるいは素子分離領域（不図示）の絶縁膜表面に堆積したＮｉ−Ｉｒ合金層は未反応のまま残る。そこで、硫酸および過酸化水素の水溶液の化学薬液に浸漬し、上記シリサイド層の上部も含め未反応のＮｉ−Ｉｒ合金層をエッチング除去してソース／ドレイン拡散層２５表面のみに上述したシリサイド層を形成する。

以後の工程においては、６００℃以下の熱プロセスにより、例えば低水素量のシリコン窒化膜から成るエッチングストッパー層２７およびシリコン酸化膜から成る層間絶縁膜２８を形成する。そして、層間絶縁膜２８を化学機械研磨（ＣＭＰ）法で研磨除去し、上記ダミーゲートシリコン（不図示）上部を露出させ、化学薬液によりそれをエッチング除去する。このようにした後に、上記ダミーゲートシリコン除去により形成されるゲート側壁絶縁膜２９で画定されたゲート開口溝内に、Ｈｉｇｈ−ｋ膜から成る高誘電体ゲート絶縁膜２２ａ、例えば高融点金属のシリサイド膜から成る導電体膜３０を形成する。ここで、導電体膜３０は、例えば成膜温度が３００℃程度の原子気相成長（ＡＬＤ；Atomic Layer Deposition）法により上記高誘電体ゲート絶縁膜２２ａを被覆するように成膜する。続いて、ゲート開口溝を埋め込むようにして、例えばタングステン（Ｗ）、アルミニウム（Ａｌ）やＡｌ合金、銅（Ｃｕ）やＣｕ合金等のメタル膜３１をＣＶＤ法、ＡＬＤ法、ＰＶＤ法あるいはメッキ法等を用い上記導電体膜３０上に成膜する。そして、１５０℃〜３００℃の温度で熱処理を施し、ＣＭＰにより、層間絶縁膜２８を研磨ストッパーにしてメタル膜３１、導電体膜３０、および高誘電体ゲート絶縁膜２２ａを順次に研削除去する。このようにして、ゲート・ダマシン構造のＭＩＳＦＥＴが形成される。

上述した６５ｎｍ〜４５ｎｍノードのＭＩＳＦＥＴでは、図５で説明したようなＭＩＳＦＥＴが半導体装置に形成される。このようなＭＩＳＦＥＴ等の半導体素子で構成される半導体装置の製造においては、その熱プロセスの低温化が進み現在６００℃程度の温度を上限とする製造プロセスが可能となってきている。このような中で、上記Ｎｉ−Ｉｒ合金層からのイリジウム含有のニッケルモノシリサイド層の形成方法は、高性能な半導体装置を製造する上からその実用上において非常に効果的な手法となる。

上述したように、本実施の形態では、イリジウムが膜中に均一に含まれるＮｉ−Ｉｒ合金層を用いて、イリジウム含有のニッケルモノシリサイド層を形成する。このために、高精度で非常に均一性の優れたシリサイド層が形成できる。そして、このイリジウム含有のニッケルモノシリサイド層の形成方法は、上記半導体素子の微細化において、例えば拡散層の幅寸法あるいはゲート電極のチャネル方向の幅寸法が５０ｎｍ程度あるいはそれ以下になってきても、充分に対応できる手法になる。

以上、この発明の実施の形態について図面を参照して詳述してきたが、具体的な構成はこの実施の形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計の変更等があってもこの発明に含まれる。

例えば、上記Ｎｉ−Ｉｒ合金層の成膜は、Ｎｉ−Ｉｒ合金ソースにいわゆる電子線を照射して蒸着させる方法によってもよい。あるいは、ＮｉスパッタリングターゲットとＩｒスパッタリングターゲットとを用いたＣｏ−Ｓｐｕｔｔｅｒ法によりイリジウム含有量を調整して成膜してもよい。あるいは、ＡＬＤ法やＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いて成膜してもよい。

また、上記イリジウム含有のニッケルモノシリサイド層の形成では、上記Ｎｉ−Ｉｒ合金層を成膜しながら、基板を上記シリサイド形成温度に加熱することで、同時に上記イリジウム含有のニッケルモノシリサイド層を形成するようにしてもよい。

更には、本発明は、シリコン半導体基板、化合物半導体基板等の半導体基板上にイリジウム含有のニッケルモノシリサイド層を有する拡散層、配線層、電極層あるいはＭＩＳＦＥＴ等を形成する場合に限定されるものではない。その他に、表示デバイスを形成する液晶表示基板、プラズマディスプレイ基板上のシリコン薄膜のようなシリコン物質表面をイリジウム含有のニッケルモノシリサイド層にする場合にも同様に適用できることに言及しておく。

本発明の実施形態にかかるイリジウム含有のニッケルモノシリサイド層の形成方法を示す工程別素子断面図である。 イリジウム含有のニッケルモノシリサイド層の耐熱性を示すグラフである。 シリサイド形成時のイリジウム含有のニッケルモノシリサイド層の層抵抗を示すグラフである。 イリジウム含有のニッケルモノシリサイド層の耐熱性を示す別のグラフである。 本発明のイリジウム含有のニッケルモノシリサイド層を適用した一態様を示すＭＩＳＦＥＴの断面図である。

符号の説明

１１，２１ シリコン基板
１２ 不純物拡散層
１３ Ｎｉ−Ｉｒ合金層
１４ ＴｉＮ膜
１５，２６ イリジウム含有のニッケルモノシリサイド層
２２，２２ａ 高誘電体ゲート絶縁膜
２３ ゲートシリコン層
２４ サイドウォール絶縁膜
２５ ソース／ドレイン拡散層
２７ エッチングストッパー層
２８ 層間絶縁膜
２９ ゲート側壁絶縁膜
３０ 導電体膜
３１ メタル膜

Claims (5)

1. 基板上にニッケル−イリジウム合金層を堆積させる工程と、
   前記基板に熱処理を施し、前記基板表面あるいは該基板上のシリコン物質と前記ニッケル−イリジウム合金層を反応させる工程と、
   を有し、前記基板上にイリジウム含有のニッケルモノシリサイド層を形成することを特徴とする半導体装置の製造方法。
2. 前記ニッケル−イリジウム合金層の堆積は、ニッケル−イリジウム合金から成る金属ターゲットのスパッタリングにより行うことを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記ニッケル−イリジウム合金層中のイリジウムの含有量は、０．１ａｔ．％〜５ａｔ．％の範囲にあることを特徴とする請求項１又は２に記載の半導体装置の製造方法。
4. 前記熱処理の温度は、３００℃〜５００℃の範囲にあることを特徴とする請求項１，２又は３に記載の半導体装置の製造方法。
5. 前記イリジウム含有のニッケルモノシリサイド層を形成した後の工程のプロセス温度を、６００℃以下にすることを特徴とする請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
   
   

Images