JP2002367929A - 超浅接合形成部において用いられるイリジウムを含む熱安定性の高いニッケルシリサイドおよびその製造方法 - Google Patents
超浅接合形成部において用いられるイリジウムを含む熱安定性の高いニッケルシリサイドおよびその製造方法Info
- Publication number
- JP2002367929A JP2002367929A JP2002127643A JP2002127643A JP2002367929A JP 2002367929 A JP2002367929 A JP 2002367929A JP 2002127643 A JP2002127643 A JP 2002127643A JP 2002127643 A JP2002127643 A JP 2002127643A JP 2002367929 A JP2002367929 A JP 2002367929A
- Authority
- JP
- Japan
- Prior art keywords
- nickel
- iridium
- silicon substrate
- depositing
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910052741 iridium Inorganic materials 0.000 title claims abstract description 92
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 title claims abstract description 89
- 229910021334 nickel silicide Inorganic materials 0.000 title claims abstract description 84
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 title claims abstract description 83
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 230000015572 biosynthetic process Effects 0.000 title abstract description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims abstract description 192
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 89
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 89
- 239000010703 silicon Substances 0.000 claims abstract description 89
- 239000000758 substrate Substances 0.000 claims abstract description 74
- 238000000151 deposition Methods 0.000 claims abstract description 47
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 46
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 42
- 238000000137 annealing Methods 0.000 claims abstract description 26
- 229910052759 nickel Inorganic materials 0.000 claims description 88
- 239000010410 layer Substances 0.000 claims description 53
- 238000004151 rapid thermal annealing Methods 0.000 claims description 16
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 3
- DDQZSLVVXJOWDT-UHFFFAOYSA-N iridium nickel Chemical compound [Ni].[Ir] DDQZSLVVXJOWDT-UHFFFAOYSA-N 0.000 claims description 2
- DLRHGDITYBTQCE-UHFFFAOYSA-N iridium nickel Chemical compound [Ni][Ir][Ni] DLRHGDITYBTQCE-UHFFFAOYSA-N 0.000 claims description 2
- 238000004377 microelectronic Methods 0.000 claims description 2
- 239000002131 composite material Substances 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 42
- 238000005755 formation reaction Methods 0.000 description 19
- 229910052697 platinum Inorganic materials 0.000 description 18
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 16
- 230000008021 deposition Effects 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 229910017052 cobalt Inorganic materials 0.000 description 6
- 239000010941 cobalt Substances 0.000 description 6
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 6
- 239000000243 solution Substances 0.000 description 6
- 229910005881 NiSi 2 Inorganic materials 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000002474 experimental method Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 4
- 241000252506 Characiformes Species 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021341 titanium silicide Inorganic materials 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000008246 gaseous mixture Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- 239000006104 solid solution Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910000575 Ir alloy Inorganic materials 0.000 description 1
- 229910000990 Ni alloy Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 238000002017 high-resolution X-ray diffraction Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000004627 transmission electron microscopy Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
の接合部の完全性および安定性を保持する。 【解決手段】 シリコン基板上にイリジウム中間層と共
に作製されたニッケルシリサイドを備えた集積回路デバ
イスおよびその製造方法。上記方法は、シリサイド化反
応を行う前にNi層とSi層との間にイリジウム(I
r)界面層を堆積させる工程を含む。薄いイリジウム層
を付加することにより、ニッケルシリサイドの熱安定性
が顕著に向上する。アニーリング温度が850℃であっ
たとしても、シリサイドの低シート抵抗によって、超浅
接合形成部の低接合リーク電流が実現される。
Description
浅接合形成部において用いられるイリジウム含有ニッケ
ルシリサイドを含むデバイスと、その製造方法とに関す
る。より詳細には、本発明は、シリコン基板上にニッケ
ルシリサイドを含む集積回路デバイスに関し、シリサイ
ドを製作する際に中間層としてイリジウムを用いる。
イドはそれぞれ、金属酸化物半導体(MOS)トランジ
スタを製造するためのサリサイド製造プロセスにおいて
現在用いられている。
は、ポリシリコン準位幅が低下した場合にシリサイドを
低抵抗のC54相に変更するのが困難であるという欠点
がある。コバルトシリサイドの欠点は、コバルトジシリ
サイドを形成する際にシリコン(Si)を大量に消費す
る点である。そのため、超浅接合形成ソース/ドレイン
エリアにコバルトシリサイドを直接適用するのは困難と
なっている。その上、接合深さを浅くするためには、シ
リサイド層とシリコン活性層との間の界面の平坦度を極
めて高くしなければならない。
型金属酸化物半導体(CMOS)デバイスの作製に用い
られる候補となっている材料である。ニッケルシリサイ
ドは、低抵抗でかつモノシリサイドのSi消費が低いと
いう利点に加えて、プラズマドープされた超浅接合形成
部に関連して接合リークが非常に少ないことが分かって
いる。ニッケルシリサイドを用いる際に主に問題となる
点は、温度が650℃を超えると熱安定性が低くなる点
である。これまで、このような制約のために、多くのC
MOS用途においてニッケルシリサイドを用いることが
不可能となっていた。
サイドおよびコバルトシリサイドよりもニッケルシリサ
イドの方が適している。なぜならば、コバルト(Co)
は、CoSi2を形成するために1Åあたり3.64Å
のSiを必要とするのに対し、ニッケルモノシリサイド
(NiSi)は1Åのニッケル(Ni)あたり1.83
オングストローム(Å)のSiしか消費しないからであ
る。しかし、NiSiは、温度が700℃よりも高くな
ると安定性を失う。詳細には、NiSiは、Siとさら
に反応してNiSi2に変化し、温度が高くなると、塊
状化して、膜内に島状部を孤立させる。将来において用
いられる高度集積回路(IC)によるプロセスでは高温
状態が避けられないため、800℃以上の温度において
もシリサイドの安定性を保持するような、超浅接合形成
部上にシリサイドを形成する方法を確立することが重要
となっている。
ために白金(Pt)を付加することが議論されている。
しかし、Ptを付加すると、N型Siの電気活性が損な
われることがわかっている。
ーム未満の超浅接合形成部上にシリサイド層を形成し、
かつ、温度が800℃以上になってもシリサイド層の接
合部の完全性および安定性を保持する方法が必要とされ
ている。
金属膜に付加した後にシリサイド化反応を行うことによ
って、安定性が高いニッケルシリサイド膜を提供する。
本発明によって得られるニッケルシリサイドの安定性は
極めて高く、800℃以上の温度でニッケルシリサイド
を超浅接合形成部中に用いることが容易になる。詳細に
は、超薄膜の金属中間層を付加した後にニッケルを堆積
させることによって、ニッケルシリサイド膜の熱安定性
を向上させる。イリジウム中間層を取り入れることによ
り、ニッケルシリサイド膜の熱安定性を、0.1μmま
たはそれ以上の技術の処理フローにおける集積用途にも
十分耐えるレベルにまで引き上げることが可能となる。
詳細には、イリジウム中間層によって、イリジウム中間
層とニッケルおよびシリコンとの反応から形成されたイ
リジウム/ニッケル/シリコン合金層によってNi原子
のフラックスを調節して、これにより、Ni原子を均等
な速度で(すなわち、いかなる配向優先順位も用いるこ
となく)Si界面に到達させて、均一なニッケルシリサ
イド層を形成する。
用いた。シリサイドシートの抵抗および結晶構造を測定
するために用いたウエハは、パターンレスp型(10
0)Siウエハであった。好適な実施形態において、シ
リコン基板は、アモルファスシリコン基板または(10
0)シリコン基板を含む。パターンレスp型ウエハを、
希釈緩衝されたフッ化水素酸(HF)中のプレ金属浴に
浸漬させ、その後、脱イオン化(DI)水ですすぎ、ス
ピン乾燥した後、eビーム蒸着チャンバに投入した。e
ビーム蒸着を順次行って、ニッケルおよび中間層金属を
堆積させた。イリジウム(Ir)の堆積厚さは、5オン
グストローム(Å)〜20Åであった。ニッケル(N
i)の厚さは、60Å〜130Åであった。アルゴン
(Ar)雰囲気中で高速熱アニーリングを300℃〜9
00℃の温度で60秒間(sec)行った。各シリサイ
ド膜のシート抵抗を、4点型プローブを用いて判定し
た。Philipsのx線解析回折システムを用いて、
膜構造を低分解能の「相」識別モードで解析した。:試
料を固定し、検出器のみを移動させた。NiSi2基板
とSi基板との間の格子不整合が小さいため、高分解能
のx線回折も用いて相検査を行った。
めに、第2の種類のウエハを用いた。これらのウエハを
先ず酸化させ、その後、標準的なフォトリソグラフィー
およびエッチング工程を通じて処理を行って、熱酸化を
通じて200μm×200μmの窓部を形成した。35
Åの犠牲酸化物を成長させた後、プラズマドーピング技
術を用いて窓部エリア中にPN接合部を形成した。PH
3/Heのガス状混合物を用いて、燐ドーピングによっ
てp型ウエハ上にN+/P接合部を形成した。B2H6/
Heのガス状混合物を用いて、ホウ素ドーピングによっ
てN型ウエハ上にP+/N接合部を形成した。負電圧パ
ルスを(1.0〜1.5kVの振幅、50〜100μs
パルス幅でおよそ1kHzの周波数で)チャックを通じ
てウエハに印加しながら、ウエハ表面上の一領域中に誘
導結合プラズマを生成させた。再結晶化を800℃で行
った後にスパイクアニーリングを1050℃で行うとい
う2つの工程からなる高速熱アニーリング(RTA)に
よって、活性化を達成した。その後、犠牲酸化物をHF
溶液によって除去した。二次イオン質量分析法(SIM
S)を用いて接合深さを判定した結果、接合深さはおよ
そ40nmであった。
エッジ効果を避けるために、プラズマエンハンスド化学
気相成長法(PECVD)によって酸化物層を堆積さ
せ、前述の窓部の中央部分に100μm×100μmの
小型の窓部を形成した。この100μm×100μmの
領域中のみにシリサイドを形成した。その結果、この逆
リークを測定する技術は、シリサイドとシリコンとの間
の界面における変調、スパイクまたはファセッティング
に対して感度を持つようになった。シリサイドを形成し
た後、酸化物表面上に堆積した金属膜のうち反応しなか
った部分を、硫酸および過酸化水素の溶液中で140℃
で除去した。裏面の酸化物をHF溶液を用いて除去した
後、リーク測定を行った。HP4156半導体パラメー
タ解析器を用いて、電流−電圧特性を測定した。
ルシリサイドを作製する方法であって、シリコン基板を
提供する工程と、シリコン基板上にイリジウムを堆積さ
せる工程と、シリコン基板上にニッケルを堆積させる工
程であって、ニッケルはイリジウムと接触する工程と、
イリジウムおよびニッケルにアニーリングを行って、シ
リコン基板上にニッケルシリサイドを形成する工程とを
包含する。
工程は、シリコン基板上に直接イリジウム膜を堆積させ
る工程を包含し、シリコン基板上にニッケルを堆積させ
る工程は、イリジウム膜上にニッケル膜を堆積させる工
程を包含してもよい。
程は、シリコン基板上に第1のニッケル膜を堆積させる
工程を包含し、シリコン基板上にイリジウムを堆積させ
る工程は、第1のニッケル膜上にイリジウム膜を堆積さ
せる工程を包含し、シリコン基板上にニッケルを堆積さ
せる工程は、イリジウム膜上に第2のニッケル膜を堆積
させて、ニッケル−イリジウム−ニッケル層構造をシリ
コン基板上に形成する工程をさらに包含してもよい。
程およびシリコン基板上にイリジウムを堆積させる工程
は、シリコン基板上にイリジウムおよびニッケルを同時
に堆積させて、シリコン基板上にニッケル−イリジウム
膜を形成する工程を包含してもよい。
ロームであり、ニッケル膜の厚さは25〜200オング
ストロームであってもよい。
ングストロームであり、イリジウム膜の厚さは5〜20
オングストロームであり、第2のニッケル膜の厚さは2
5〜200オングストロームであってもよい。
オングストロームであってもよい。
を行う工程は、高速熱アニーリング工程を包含し、高速
熱アニーリング工程は、300℃〜700℃の温度で1
0秒〜2分の間行われてもよい。
ジウムを、イリジウムを複合するニッケルジシリサイド
に変化させ、ニッケルジシリサイドは、シリコン基板中
への(111)面に沿ったファセッティングを持たなく
てもよい。
板および(100)シリコン基板からなる群から選択さ
れてもよい。
0nm以下であってもよい。
分とシリコン基板との間に配置されたイリジウム中間層
であり、これにより、イリジウムおよびニッケルにアニ
ーリングを行ってシリコン基板上にニッケルシリサイド
を形成する工程の間、ニッケルの少なくとも一部分は、
イリジウム中間層を通じて拡散してもよい。
基板と、シリコン基板上に配置されたニッケルシリサイ
ド層であって、内部にイリジウムを含むニッケルシリサ
イド層と、を備える。
接合からなる群から選択された接合であってもよい。
エア未満であってもよい。
オングストロームであり、イリジウムのイリジウム厚さ
は、5〜20オングストロームであってもよい。
温度において安定性を有してもよい。
(111)面に沿ったファセッティングを有さないニッ
ケルジシリサイドを含んでもよい。
板および(100)シリコン基板からなる群から選択さ
れてもよい。
ってもよい。
のイリジウムを複合してもよい。
シリサイド膜を提供することである。
用いて作製されたニッケルシリサイド膜を提供すること
である。
よそ400オングストロームの超浅接合形成部において
用いられるニッケルシリサイド膜を提供し、かつ、シリ
サイド層の接合完全性および安定性を800℃を超えた
温度においても保持することである。
ず、ニッケルシリサイド膜について説明する。
前後のシリサイドのシート抵抗と、Ni膜およびNiS
i膜の厚さとの変化を示す。先ず、eビーム蒸着システ
ムにおいてNiを堆積させた。アルゴン雰囲気におい
て、高速熱アニーリング(RTA)でアニーリングを行
った。60秒間のアニーリング時間の間、アニーリング
温度を550℃で保持した。アニーリングの後、バルク
シリコン(Si)ウエハ上でシート抵抗を測定したとこ
ろ、シート抵抗は低減していた。図1の右側の記号(k
ey)は、以下のものを示す:(図1の上から下にかけ
て)シリコン二酸化物上のニッケルでアニーリングされ
なかったもの;シリコン上のニッケルでアニーリングさ
れなかったもの;シリコン上のニッケルでアニーリング
されたもの;およびシリコン上のニッケルでアニーリン
グおよびエッチングがなされたもの。
してNiSiを形成するために必要なSi消費量との計
算値を示す。NiSi膜の利点は、Si消費量が低い点
である。しかし、NiSi膜は、高温になると安定性を
失う。
間(1時間まで)にかけてアニーリングを550℃で行
った場合のNiSi膜のシート抵抗を示す。この図を見
ると、NiSiは、アニーリング1時間受けた後、55
0℃において一定のシート抵抗を維持している。しか
し、温度が700℃を超えると、シート抵抗は急激に上
昇している。このようににシート抵抗が急激に上昇した
原因は、膜が凝集したことと、NiSiがNiSi2相
に変化したこととが組み合わさったことによる。これを
図4に示す。
間行ったときのニッケルシリサイド膜のシート抵抗を示
す。この温度では、シート抵抗が受容不可能なほど上昇
している様子が図示されている。
説明する。高温での処理が必要な用途の場合、ニッケル
シリサイド膜の熱安定性を向上させることが必要であ
る。安定性を向上させるための1つのアプローチとして
は、ニッケルジシリサイド(NiSi2)の変態温度を
上昇させるアプローチがある。ニッケルシリサイド(N
iSi)に不純物を付加し、この不純物のシリサイドの
構造がNiSiの構造と類似している場合、これらのシ
リサイドは相互溶性の固溶体を形成し得ることが予想さ
れる。さらに、この固溶体の自由エネルギーの総量が低
減することも予想される。そのため、NiSi2を形成
するための推進力が低減する。
究を行ってきた。詳細には、研究対象とした複数の不純
物を挙げると、白金(Pt)、イリジウム(Ir)およ
びパラジウム(Pd)が挙げられる。これらの材料のモ
ノシリサイドの結晶構造はそれぞれ、ニッケルモノシリ
サイドの結晶構造(すなわち、MnP斜方晶系)と同じ
である。これらのシリサイドとニッケルモノシリサイド
との間の格子不整合も極めて小さい。この点を以下の表
1に示す。
を付加した場合のニッケルシリサイドの熱安定性を確認
する実験を行った。その結果を以下に示す。2種類の実
験において、Ni/Siの界面と、Ni膜の中央部分と
に(すなわち、2枚のニッケル層の間に)Ptを付加し
た。一方の実験においてこのPt中間層の厚さは7オン
グストローム(Å)であり、他方の実験においては14
Åであった。図5および図6は、Ni/Si界面にPt
を付加した結果を示す。
ッケル/シリコン界面に付加した場合のニッケルシリサ
イド膜のシート抵抗を示す。温度が750℃を越える
と、シート抵抗は上昇している。
ニッケル/シリコン界面に付加した場合のニッケルシリ
サイド膜のシート抵抗を示す。14ÅのPt膜によっ
て、ニッケルシリサイド膜の安定性が増している。温度
が750℃を越えると、シート抵抗が上昇している。
ニッケル膜の2枚のニッケル層間に付加した場合のニッ
ケルシリサイド膜のシート抵抗を示す。温度が750℃
を超えると、シート抵抗が上昇している。
ム膜をニッケル/シリコン界面に付加した場合のニッケ
ルシリサイド膜のシート抵抗を示す。ニッケル膜の厚さ
は77Åであり、アニーリング期間は60秒であった。
温度が900℃を超えても、膜の安定性は維持されてい
た。しかし、温度が700℃近くになると、シート抵抗
は少し上昇した。
膜をニッケル/シリコン界面に付加した場合のニッケル
シリサイド膜のシート抵抗を示す。温度が900℃にな
っても、膜の安定性は維持されていた。しかし、温度が
700℃近くになると、シート抵抗が少し上昇した。別
の実施形態において、2枚のニッケル層間にイリジウム
を付加した場合もあり、その場合、温度が900度にな
っても膜の安定性は維持される。
ン界面に付加したニッケルシリサイド膜にアニーリング
を550℃〜850℃の温度で行った場合のX線回折パ
ターンを示す。この図は、700℃までのモノシリサイ
ド相を示す。温度が700℃を超えると、相を識別する
ことができなかった。本願発明者は、アモルファス相を
形成するのは不可能であると考えるため、基板シリコン
に相が極めて類似したニッケルジシリサイド相を形成す
ることが可能であると考える。
にパラジウムを付加した場合についても研究した。本願
発明者らの観察結果によれば、パラジウムの場合、Ir
またはPtをニッケル/シリコン界面に付加した場合と
比較して、ニッケルシリサイド膜の安定性を向上させる
効果はそれほど無かったようである。
超浅接合形成部のニッケルシリサイド膜内に用いた実例
について説明する。以下の図は、超浅接合形成部上の様
々なニッケルシリサイド膜(接合深さは40nm(Xj
=40nm))の接合部のリークの結果を示す。大きな
活性領域上に開口された100μm×100μmの窓部
エリア上にニッケルシリサイドを形成する前に、シラン
酸化物層を堆積し、その後その中央領域のみを開口させ
ることによってそのエッジエリアを被覆した。以下の図
に示す逆リーク電流の分布によれば、イリジウムが付加
されたN+/P接合部およびP+/N接合部はどちらと
も良好なダイオード特性を示し、逆バイアスが3ボルト
(3V)のときに1×10-10アンペア未満であった。
膜に白金またはイリジウムを付加した場合のシリサイド
膜のN+/P接合部のリークの結果を示す。このシリサ
イドは、厚さが68オングストロームのニッケル層から
形成した。高速熱アニーリングを順次550℃、650
℃、750℃、800℃および850℃の温度で60秒
間行った。
膜の|3V|のときのP+/N接合部のリークの結果を
示す。厚さが68オングストロームのニッケル層からこ
のシリサイドを形成した。高速熱アニーリングを順次5
50℃、650℃、750℃、800℃、および850
℃の温度で60秒行った。シリサイドエリアは100×
100μm2であった。
膜に白金を付加した場合のシリサイド膜のN+/P接合
部のリークの結果を示す。このシリサイドは、厚さが1
6オングストロームの白金層と、厚さが80オングスト
ロームのニッケル層とから形成した。高速熱アニーリン
グを、順次550℃、650℃、750℃、800℃お
よび850℃の温度で60秒間行った。
膜に白金を付加した場合のシリサイド膜のP+/N接合
部のリークの結果を示す。このシリサイドは、厚さが1
6オングストロームの白金層と、厚さが80オングスト
ロームのニッケル層とから形成した。高速熱アニーリン
グを、順次550℃、650℃、750℃、800℃お
よび850℃の温度で60秒間行った。
℃、750℃、800℃および850℃の温度で行った
場合に、16Å Ir/80Å Niから形成されたシ
リサイドとの接合部からのN+/P接合部のリークを示
す。この図は、ニッケル/シリコン界面にイリジウム層
を付加した場合の結果を示す。
℃、750℃、800℃および850℃の温度で行った
場合に、16Å Ir/80Å Niから形成されたシ
リサイドとの接合部からのP+/N接合部のリークを示
す。このシリサイドは、100μm×100μmのエリ
ア中に形成した。リーク電流を測定したところ、|3V
|であった。アニーリング温度が850℃を越えたとき
も、リーク量は低いままであった。本願発明者らが考え
るところによると、Ir中間層を付加した後、界面あら
さが顕著に向上したかまたは(111)ファセッティン
グが低減した。Piranhaエッチングを行う前後と
x線結果とから収集されたシート抵抗データから、すべ
ての膜はシリサイド相に変化していたことが分かった。
界面あらさを判定する最も直接な方法としては断面透過
電子顕微鏡法があるが、検査対象領域は極めて小さな部
位に限られていた。超浅接合形成部からの逆リークを測
定する技術は、界面あらさを評価するための極めて実用
的かつ高感度の技術となる。シリサイドが少しでもPN
接合部から突出すると、リーク電流の顕著な増加の原因
となり得る。
tまたはIrを付加すると、ニッケルシリサイドの安定
性が顕著に増す。従って、本願発明者らは、Ptまたは
Irでドープされたニッケルシリサイドを用いて、超浅
接合形成部のウエハをシリサイド化した。接合部のリー
クを測定して、熱安定性を判定した。シリサイド化され
たエリアは100μm×100μmであった。シリサイ
ドを、550℃〜800度の温度で形成した。上記の図
に示すように、イリジウム中間層を設けることによっ
て、温度が800度になっても、接合部の完全性を維持
できた。しかし、白金を付加すると、N+/P接合部中
のリークが顕著な量になることが観察された。従って、
本発明の中間層材料としてはイリジウムが好ましい。
である。工程28は、シリコン基板を提供する工程であ
る。以下、このシリサイド化プロセスについて説明す
る。工程30において、物理気相成長法(例えば、スパ
ッタリングおよび蒸着)または化学気相成長法(例え
ば、金属有機化学気相成長法)を用いて、デバイスのソ
ース、ドレインおよびポリシリコン領域上にNiおよび
Irを堆積させる。IrをNi中に取り入れる工程は、
以下の方法のうちいずれかによって達成可能である:す
なわち、(a)Niを堆積させる前にIrを堆積させる
方法;(b)2枚のNi堆積層間にIrを堆積させる方
法;(c)Niを堆積させた後にIrを堆積させる方
法;(d)2つのソースからIrおよびNiを同時に堆
積させる方法;または(e)Ni−Irの合金ターゲッ
トからNi−Irを堆積させる方法。Niの厚さは、5
0Å〜200Åであり、形成されるニッケルシリサイド
の厚さは典型的には、90〜700オングストロームで
ある。イリジウム層の厚さは、5Å〜20Åである。工
程32において、シリサイド化を行う。主に、アニーリ
ング工程を、不活性雰囲気または窒素雰囲気において、
300℃〜800℃の温度で、10秒〜2分間の間行
う。このアニーリング工程を行った結果、イリジウムを
複合したニッケルシリサイドが得られる。ニッケルシリ
サイド中に含有されるイリジウムの原子百分率は典型的
には、15パーセント未満である。工程34において、
硫酸および過酸化水素からなるPiranha溶液中で
選択的エッチングを行う。その際、エッチング温度は典
型的には、100℃〜150℃である。
釈緩衝されたHF溶液中でウエハをプレ金属浴中に20
秒浸す。次いで、このウエハを堆積システムに投入す
る。このウエハの上に15ÅのIr層を堆積させる。こ
のイリジウム層上に75ÅのNi層を堆積させる。その
後、このウエハをアルゴン(Ar)中に入れて、高速熱
アニーリング(RTA)アニーリングを550℃で60
秒間行う。次いで、Piranha溶液中にて選択的エ
ッチングを行う。
バイスを示す。イリジウムを複合したニッケルシリサイ
ド36をシリコン基板38上に配置する。ニッケルシリ
サイド層36の厚さは典型的には、90〜700オング
ストロームである。
面にイリジウムを付加することにより、ニッケルシリサ
イドの熱安定性を顕著に向上させることが達成される。
このプロセスは、超浅接合形成部を有する提案されてい
る将来のデバイス用途を作製する際に極めて有用である
と思われる。熱安定性が向上し接合部のリークが低減す
るのは、界面が極めて平滑である点に起因すると考えら
れる。
ウム中間層と共に作製されたニッケルシリサイドを備え
た集積回路デバイスおよびその製造方法が提供される。
上記方法は、シリサイド化反応を行う前にNi層とSi
層との間にイリジウム(Ir)界面層を堆積させる工程
を含む。薄いイリジウム層を付加することにより、ニッ
ケルシリサイドの熱安定性が顕著に向上する。アニーリ
ング温度が850℃であったとしても、シリサイドの低
シート抵抗によって、超浅接合形成部の低接合リーク電
流が実現される。
ルシリサイド膜を提供することができる。また、イリジ
ウム中間層を用いて作製されたニッケルシリサイド膜を
提供することができる。また、本発明によれば、接合深
さがおよそ400オングストロームの超浅接合形成部に
おいて用いられるニッケルシリサイド膜を提供すること
ができ、かつ、シリサイド層の接合完全性および安定性
を800℃を超えた温度においても保持することができ
る。
ドのデバイスと、そのようなニッケルシリサイドを組み
込んだデバイスとを作製する方法を開示してきた。好適
な構造および本デバイスを作製する方法を開示してきた
が、これらの実施形態には、特許請求の範囲に規定され
ているような本発明の範囲から逸脱することなくさらな
る改変例および変更例が有り得ることが理解されるべき
である。
ーリングを受けたときのNiおよびNiSiのシート抵
抗を示す。
値を示す。
時間まで受けたときのNiSiの抵抗を示す。
たときのニッケルシリサイドの抵抗を示す。
トロームの白金膜を付加したシートのニッケルシリサイ
ドの抵抗を示す。
ストロームの白金膜を付加したシートのニッケルシリサ
イドの抵抗を示す。
14オングストロームの白金膜を付加したシートのニッ
ケルシリサイドの抵抗を示す。
ストロームのイリジウム膜を付加したシートのニッケル
シリサイドの抵抗を示す。
トロームのイリジウム膜を付加したシートのニッケルシ
リサイドの抵抗を示す。
ウムを付加したニッケルシリサイド膜に550〜850
℃でアニーリングを行った場合のX線回折パターンを示
す。
サイド膜のN+/P接合部のリークの結果を示す。
サイド膜のP+/N接合部のリークの結果を示す。
サイド膜に白金を付加した場合のN+/P接合部のリー
クの結果を示す。
サイド膜に白金を付加した場合のP+/N接合部のリー
クの結果を示す。
サイド膜にイリジウムを付加した場合のN+/P接合部
のリークの結果を示す。
サイド膜にイリジウムを付加した場合のP+/N接合部
のリークの結果を示す。
を示す。
Claims (21)
- 【請求項1】 シリコン基板上にニッケルシリサイドを
作製する方法であって、 シリコン基板を提供する工程と、 該シリコン基板上にイリジウムを堆積させる工程と、 該シリコン基板上にニッケルを堆積させる工程であっ
て、該ニッケルは該イリジウムと接触する、工程と、 該イリジウムおよび該ニッケルにアニーリングを行っ
て、該シリコン基板上にニッケルシリサイドを形成する
工程と、を包含する、方法。 - 【請求項2】 前記シリコン基板上にイリジウムを堆積
させる工程は、該シリコン基板上に直接イリジウム膜を
堆積させる工程を包含し、前記シリコン基板上にニッケ
ルを堆積させる工程は、該イリジウム膜上にニッケル膜
を堆積させる工程を包含する、請求項1に記載の方法。 - 【請求項3】 前記シリコン基板上にニッケルを堆積さ
せる工程は、該シリコン基板上に第1のニッケル膜を堆
積させる工程を包含し、前記シリコン基板上にイリジウ
ムを堆積させる工程は、該第1のニッケル膜上にイリジ
ウム膜を堆積させる工程を包含し、該シリコン基板上に
ニッケルを堆積させる工程は、該イリジウム膜上に第2
のニッケル膜を堆積させて、ニッケル−イリジウム−ニ
ッケル層構造を該シリコン基板上に形成する工程をさら
に包含する、請求項1に記載の方法。 - 【請求項4】 前記シリコン基板上にニッケルを堆積さ
せる工程および前記シリコン基板上にイリジウムを堆積
させる工程は、該シリコン基板上にイリジウムおよびニ
ッケルを同時に堆積させて、該シリコン基板上にニッケ
ル−イリジウム膜を形成する工程を包含する、請求項1
に記載の方法。 - 【請求項5】 前記イリジウム膜の厚さは5〜20オン
グストロームであり、前記ニッケル膜の厚さは25〜2
00オングストロームである、請求項2に記載の方法。 - 【請求項6】 前記第1のニッケル膜の厚さは25〜2
00オングストロームであり、前記イリジウム膜の厚さ
は5〜20オングストロームであり、前記第2のニッケ
ル膜の厚さは25〜200オングストロームである、請
求項3に記載の方法。 - 【請求項7】 前記ニッケルシリサイドの厚さは90〜
700オングストロームである、請求項1に記載の方
法。 - 【請求項8】 前記イリジウムおよび前記ニッケルにア
ニーリングを行う工程は、高速熱アニーリング工程を包
含し、該高速熱アニーリング工程は、300℃〜700
℃の温度で10秒〜2分の間行われる、請求項1に記載
の方法。 - 【請求項9】 前記アニーリング工程は、前記ニッケル
および前記イリジウムを、イリジウムを複合するニッケ
ルジシリサイドに変化させ、該ニッケルジシリサイド
は、前記シリコン基板中への(111)面に沿ったファ
セッティングを持たない、請求項1に記載の方法。 - 【請求項10】 前記シリコン基板は、アモルファスシ
リコン基板および(100)シリコン基板からなる群か
ら選択される、請求項1に記載の方法。 - 【請求項11】 前記シリコン基板の接合部の深さはお
よそ100nm以下である、請求項1に記載の方法。 - 【請求項12】 前記イリジウムは、前記ニッケルの少
なくとも一部分と前記シリコン基板との間に配置された
イリジウム中間層であり、これにより、該イリジウムお
よび該ニッケルにアニーリングを行って該シリコン基板
上にニッケルシリサイドを形成する工程の間、該ニッケ
ルの少なくとも一部分は、該イリジウム中間層を通じて
拡散する、請求項1に記載の方法。 - 【請求項13】 シリコン基板と、 該シリコン基板上に配置されたニッケルシリサイドであ
って、内部にイリジウムを含むニッケルシリサイドと、
を備える、超小型電子デバイス。 - 【請求項14】 前記デバイスは、P+/N接合および
N+/P接合からなる群から選択された接合である、請
求項13に記載のデバイス。 - 【請求項15】 前記デバイスのシート抵抗は15オー
ム/スクエア未満である、請求項13に記載のデバイ
ス。 - 【請求項16】 前記ニッケルシリサイドの厚さは90
〜700オングストロームであり、前記イリジウムのイ
リジウム厚さは、5〜20オングストロームである、請
求項13に記載のデバイス。 - 【請求項17】 前記ニッケルシリサイドは、700℃
を超える温度において安定性を有する、請求項13に記
載のデバイス。 - 【請求項18】 前記ニッケルシリサイドは、前記シリ
コン基板内の(111)面に沿ったファセッティングを
有さないニッケルジシリサイドを含む、請求項13に記
載のデバイス。 - 【請求項19】 前記シリコン基板は、アモルファスシ
リコン基板および(100)シリコン基板からなる群か
ら選択される、請求項13に記載のデバイス。 - 【請求項20】 前記接合部の深さはおよそ100nm
以下である、請求項14に記載のデバイス。 - 【請求項21】 前記ニッケルジシリサイドは、15原
子百分率のイリジウムを複合する、請求項9に記載の方
法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/847,873 | 2001-05-02 | ||
US09/847,873 US6468901B1 (en) | 2001-05-02 | 2001-05-02 | Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002367929A true JP2002367929A (ja) | 2002-12-20 |
JP4222541B2 JP4222541B2 (ja) | 2009-02-12 |
Family
ID=25301706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002127643A Expired - Fee Related JP4222541B2 (ja) | 2001-05-02 | 2002-04-26 | ニッケルシリサイドの作製方法および半導体集積デバイス |
Country Status (5)
Country | Link |
---|---|
US (1) | US6468901B1 (ja) |
JP (1) | JP4222541B2 (ja) |
KR (1) | KR100498104B1 (ja) |
CN (1) | CN1220247C (ja) |
TW (1) | TW543167B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006147897A (ja) * | 2004-11-22 | 2006-06-08 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
JP2006516174A (ja) * | 2002-06-25 | 2006-06-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体プロセスにシリサイドコンタクトを使用する方法 |
JP2007142347A (ja) * | 2005-10-19 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2009283780A (ja) * | 2008-05-23 | 2009-12-03 | Nec Electronics Corp | 半導体装置およびその製造方法 |
US8679973B2 (en) | 2006-10-11 | 2014-03-25 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6905560B2 (en) * | 2002-12-31 | 2005-06-14 | International Business Machines Corporation | Retarding agglomeration of Ni monosilicide using Ni alloys |
KR100763898B1 (ko) * | 2003-08-02 | 2007-10-05 | 삼성전자주식회사 | 반도체 소자 제조방법 및 이에 의하여 제조된 반도체 소자 |
US7205234B2 (en) | 2004-02-05 | 2007-04-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming metal silicide |
KR100653689B1 (ko) * | 2004-06-09 | 2006-12-04 | 삼성전자주식회사 | 이중금속층을 이용한 샐리사이드 공정 및 이를 사용하여반도체 소자를 제조하는 방법 |
US7544610B2 (en) * | 2004-09-07 | 2009-06-09 | International Business Machines Corporation | Method and process for forming a self-aligned silicide contact |
US20060246720A1 (en) * | 2005-04-28 | 2006-11-02 | Chii-Ming Wu | Method to improve thermal stability of silicides with additives |
US7419907B2 (en) * | 2005-07-01 | 2008-09-02 | International Business Machines Corporation | Eliminating metal-rich silicides using an amorphous Ni alloy silicide structure |
US20070072358A1 (en) * | 2005-09-29 | 2007-03-29 | Chih-Ning Wu | Method of manufacturing metal-oxide-semiconductor transistor devices |
CN101384668A (zh) | 2006-02-16 | 2009-03-11 | 株式会社钟化 | 热塑性树脂组合物 |
US7776728B2 (en) * | 2007-03-02 | 2010-08-17 | United Microelectronics Corp. | Rapid thermal process method and rapid thermal process device |
US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
CN102194674A (zh) * | 2010-03-12 | 2011-09-21 | 中芯国际集成电路制造(上海)有限公司 | 一种自对准金属硅化物制造方法 |
US8871617B2 (en) * | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
CN102832112A (zh) * | 2011-06-17 | 2012-12-19 | 中芯国际集成电路制造(上海)有限公司 | 金属硅化物形成方法 |
CN102938380A (zh) * | 2012-11-28 | 2013-02-20 | 中国科学院微电子研究所 | 一种在ⅲ-ⅴ化合物半导体衬底制作超浅结的方法 |
US9236345B2 (en) | 2014-03-24 | 2016-01-12 | Globalfoundries Inc. | Oxide mediated epitaxial nickel disilicide alloy contact formation |
US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
KR102551745B1 (ko) * | 2016-11-09 | 2023-07-06 | 삼성전자주식회사 | 반도체 장치 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5554564A (en) * | 1994-08-01 | 1996-09-10 | Texas Instruments Incorporated | Pre-oxidizing high-dielectric-constant material electrodes |
US5543362A (en) * | 1995-03-28 | 1996-08-06 | Motorola, Inc. | Process for fabricating refractory-metal silicide layers in a semiconductor device |
US5612574A (en) * | 1995-06-06 | 1997-03-18 | Texas Instruments Incorporated | Semiconductor structures using high-dielectric-constant materials and an adhesion layer |
US5861340A (en) * | 1996-02-15 | 1999-01-19 | Intel Corporation | Method of forming a polycide film |
-
2001
- 2001-05-02 US US09/847,873 patent/US6468901B1/en not_active Expired - Lifetime
-
2002
- 2002-04-26 JP JP2002127643A patent/JP4222541B2/ja not_active Expired - Fee Related
- 2002-04-30 TW TW091108987A patent/TW543167B/zh not_active IP Right Cessation
- 2002-05-02 CN CNB021215294A patent/CN1220247C/zh not_active Expired - Fee Related
- 2002-05-02 KR KR10-2002-0024226A patent/KR100498104B1/ko not_active IP Right Cessation
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006516174A (ja) * | 2002-06-25 | 2006-06-22 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 半導体プロセスにシリサイドコンタクトを使用する方法 |
JP2006147897A (ja) * | 2004-11-22 | 2006-06-08 | Samsung Electronics Co Ltd | 半導体装置の製造方法 |
JP2007142347A (ja) * | 2005-10-19 | 2007-06-07 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US8679973B2 (en) | 2006-10-11 | 2014-03-25 | Fujitsu Semiconductor Limited | Method of manufacturing semiconductor device |
JP2009283780A (ja) * | 2008-05-23 | 2009-12-03 | Nec Electronics Corp | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100498104B1 (ko) | 2005-07-01 |
JP4222541B2 (ja) | 2009-02-12 |
CN1220247C (zh) | 2005-09-21 |
CN1384531A (zh) | 2002-12-11 |
TW543167B (en) | 2003-07-21 |
US6468901B1 (en) | 2002-10-22 |
KR20020084824A (ko) | 2002-11-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4222541B2 (ja) | ニッケルシリサイドの作製方法および半導体集積デバイス | |
EP0800204B1 (en) | A process for device fabrication in which a thin layer of cobalt silicide is formed | |
KR100457501B1 (ko) | (100)면의 실리콘 상의 에피텍시얼 니켈 실리사이드 또는 비결정 실리콘 상의 안정된 니켈 실리사이드를 포함하는 소자 및 그 제조방법 | |
US20060011996A1 (en) | Semiconductor structure including silicide regions and method of making same | |
JP3191728B2 (ja) | 半導体装置及びその製造方法 | |
US7384868B2 (en) | Reduction of silicide formation temperature on SiGe containing substrates | |
CN100382316C (zh) | 具有高熔点金属栅的半导体器件及其制造方法 | |
US20020151170A1 (en) | Method of forming polycrystalline CoSi2 salicide and products obtained thereof | |
JP4722390B2 (ja) | 半導体素子の製造方法 | |
JP2001274112A (ja) | シリサイドを使用した合金の高温アグロメレーションを阻止する方法および構造 | |
US20060130746A1 (en) | Method for forming nickel silicide film, method for manufacturing semiconductor device, and method for etching nickel silicide | |
JPH0864802A (ja) | 炭化珪素半導体装置及びその製造方法 | |
KR100679224B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPH0661177A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH05315286A (ja) | 半導体装置の電極部及び電極部の形成方法 | |
JPH07263682A (ja) | サリサイド構造を有するmosfetの製造方法 | |
US6482737B2 (en) | Fabrication method of implanting silicon-ions into the silicon substrate | |
US20020045344A1 (en) | Method of forming polycrystalline cosi2 salicide and products obtained thereof | |
Chen et al. | Manufacturing enhancements for CoSi/sub 2/self-aligned silicide at the 0.12-/spl mu/m CMOS technology node | |
KR100469221B1 (ko) | 디바이스제조공정 | |
JPH08264482A (ja) | 半導体装置の製造方法 | |
JP2874642B2 (ja) | 半導体装置の製造方法 | |
Jiang | Ultrathin Ni (Pt) silicide formation by laser annealing | |
Barbarini et al. | Electrical characterization of self-aligned titanium silicide SBDs formed by furnace annealing | |
Lee et al. | NiSi formation in the Ni (Ti)/SiO 2/Si System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081023 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081114 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081114 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4222541 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111128 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121128 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131128 Year of fee payment: 5 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D04 |
|
LAPS | Cancellation because of no payment of annual fees |