TW543167B - Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same - Google Patents

Description

543167 A7

發明領域 ^發明係與用於超淺接面，具高熱穩定性之含銥石夕化錄 及其製造方法有關；更詳細地，係與於矽基板包本矽 鎳〈積體電路裝置有關，纟中在製造該碎化物時，使用 銥作為内連層。 發明背景 • · k至氧半（MOS)電晶體過程中的金屬石夕化製程裏，在 * ^使用碎化鈇與碎化始。碎化鈥的缺點在於，當多晶 矽的、’泉見邊小時，很難將之轉換成低電阻係數之C 5 4相。 矽化鈷的缺點則在於，在產生二矽化鈷的過程中，矽（si) 的消耗率過高。目此，很難將碎化姑直接應用在超淺源/ 汲極區上。此外，若欲降低接面的深度，在矽化物層與矽 主體間就需有一非常平坦之介面。 矽化鎳是下一代互補式金氧半（CM〇s)裝置之材料。其 除具有低電阻係數及單矽化物具較低之矽消耗外，亦已顯 π出具有非常低之漏電流及具有電漿摻雜之超淺接面。使 用矽化鎳的主要缺點在於，一旦超過攝氏6 5 0度，它的熱 穩定性就變得非常差。這個限制使得矽化鎳至今仍無法使 用在一般的CMOS中。 石夕化鎳較矽化鈥及矽化鈷更適於用在超淺接面的應用 中，這是因為相較於二矽化鈷形成時，每i埃的鈷（c〇)要 用掉3.64埃的31’形成單碎化鎳（]^丨8丨），每1埃的鎳（]^丨）僅 需用掉1.83埃的Si。不過，NiSi在溫度高於攝氏700度時並 不穩定。洋細地說’ NiSi在此局溫時會進一步地與8丨產峰 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐）一

543167 A7 ___ B7 五、發明説明（2 ) 反應而轉變成NiSh，因此，溫度一旦較高，薄膜中便會有 隔絕島凝聚而出。因為在未來較先進的積體電路（I c)製程 中’會運用到高溫，所以，亟須建立一種方法，其於超漫 接面上所形成之矽化物，在溫度約攝氏8⑽度或更高溫 時，是處於穩定的狀態。 以加入鉑（Pt)的方式來改善矽化鎳的熱穩定性已被拿出 來討論。但卻也發現加入P t後，N型S i中的電主動缺陷會 被引發出來。 於是，需要一種方法，其可於接面深度小於4〇〇埃之超 淺接面上，形成矽化物層，且該矽化物層在溫度為攝氏 800度或更高時，仍能保持住接面的整體性及穩定性。 摘要 本發明提供出一種矽化鎳薄膜，由於在行矽化反應之 前，先加入銥，故其熱穩定性有所改善。所產生之矽化 鎳，穩定性大輻度地改善，使其更適於在溫度為攝氏8〇〇 度或更高時，應用於超淺接面中。詳細地說，乃是在沈積 鎳之前，先加入一超薄之金屬内連層，藉以改善矽化鎳的 熱穩定性。加入了銥内連層，就有可能改善矽化鎳薄膜的 熱穩定性，使其得以抵擋〇· 1微米製程中之高溫或其他更高 的溫度。詳細地說，由於銥内連層與鎳及矽產生作用，形 成録/錄/碎合金層’因此該等N i原子均以相似的速率到達 Si介面’亦即，無任何走向上的偏好，可說是該銥内連層 調節了 N i原子的通量，是故所形成之矽化鐵層是均一的。 ____-5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公酱） 543167 A7 B7 五 發明説明（ 有兩種型式之晶圓適於此項研哭。量測碎化物片電阻值 及晶格結構用之晶圓是無圖案之P型（100) S i晶圓。在較佳 具體實施例中，該矽基板包含一非晶矽基板或一（1〇〇)之 石夕基板。該無圖案P型晶圓在裝入電子束蒸鍍腔之前，已 先在含有緩衝劑之稀氫氟酸（HF)中接受前金屬沾浸、在去 離子（DI)水中清洗而後旋轉乾燥過。鎳及該内連層金屬乃 以私子束煞鍍法沈積。银（〗Γ)的沈積厚度乃在5埃至2 〇埃 的範圍。鎳（Ni)的沈積厚度則在6〇埃至13〇埃的範圍。快 速熱回火則是在溫度為攝氏300度至900度的氬（Ar)環境 下’執行6 0秒（sec)。每一個矽化物薄膜的片電阻值均以 四點探針判定。薄膜結構則是由飛利浦的解析式x光繞射 系統以低解析度，“相”確認模式加以分析：樣本是固定 不動的，僅該檢測器移動。由於NiSi2與Si基板之最緊密堆 積晶格並不相符，所以仍需以高解析度χ光繞射來檢驗 ‘‘才目，，。 . 第二種適於此項研究的晶圓型式乃是用於量測超淺接面 上反向漏電流之晶圓。首先需將這些晶圓氧化，並使用標 準的微影及姓刻步驟予以處理，形成一2〇〇微米χ 2〇〇微米 之穿過熱氧化物的窗戶。在長出一個3 5埃厚之犧牲氧化物 後，使用電漿摻雜技術就可在此窗戶區中形成ρ Ν接面。 使用三氫化磷/氫混合氣體，於Ρ型晶圓上摻磷，就可形成 Ν + /Ρ接面。使用二硼烷/氫混合氣體，於η型晶圓上摻 硼’就可形成P + / Ν接面。將一個振幅為1 · 〇至1.5仟伏，脈 寬為5 0至100微秒’頻率大約是1仟赫之負壓脈衝，透過夾 本紙張尺度適用中國國家標準(CNS) Α4規格(210Χ 297公釐)

裝 訂

線 543167

盤送至晶® ’就可在晶圓表面之上的區域中，產生出感應 禹合的電漿。使用兩步驟快速熱回火（rta)法對其回火， :，先在攝氏800度下執行再結晶，接著再以攝氏ι〇5〇度 瞬間回火，就可完成活化。然後使用氫氟酸將該犧牲氧化 物移除。利用二次離子質譜儀（SIMS)判定出此接面之深度 大約是4 0奈米。 為避免因该犧牲氧化物的去除所導致的邊緣效應，必須 沈積一電漿強化化學氣相沈積（PECVD)氧化層，並在先前 所形成之窗戶的中心，形成一 1〇〇微米χ 1〇〇微米的較小 窗。孩矽化物僅形成在此1〇〇微米χ 1〇〇微米的區域中。是 故，此測量反向漏電流之技術，對矽化物與矽之介面所發 生的調制、尖突、或切割的現象很敏感。在矽化物形成之 後以石爲故及過氣化氳溶液，在攝氏14 0度下，將沈積在 氧化物表面，未發生反應的金屬薄膜予以去除。在測量漏 電流之前，亦先需以氫氟酸溶液，將背側的氧化物去除。 電流-電壓特性乃是用ΗΡ 4156半導體參數分析儀所量測 出來的。 於是’本發明之目標是，提供出一具改良熱穩定性之矽 化鎳薄膜。 本發明之另一目標是，提供出一使用銥内連層所製出之 矽化鎳薄膜。 本發明之另一目標是，提供出一可用於超淺接面（深度 大約400埃）之矽化鎳薄膜，且當溫度超過攝氏8〇〇度時， 該矽化物層之接面完整性及穩定性仍能保持。 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)

裝

線 543167 五、發明説明（ 遍示之簡要說明 圖1是以550°C回火之Ni及NiSi的矽化物片電阻值。 圖2是計算出之NiSi薄膜的厚度及形成此厚度所需消耗 的S i厚度。 圖3是以550°C回火達一小時之NiSi的矽化物片電阻值。 圖4是回火6 0秒之矽化鎳的片電阻值。 圖5是有7埃之鉑薄膜加在鎳/矽介面之矽化鎳的片電阻 值。 圖6是有14埃之鉑薄膜加在鎳/矽介面之矽化鎳的片電阻 圖7是有14埃之鉑薄膜加在 的片電阻值。 錄薄膜之兩錄層間之碎化 鎳 圖8是有15埃之録薄膜加在錄/硬介面之梦化錄 值。 ％此 圖9疋有7埃之銥薄膜加在鏡、^ ^ ^ ^ 尸 踝/矽介面足矽化鎳的片電阻 圖10是鎳〜介面處加有錶之硬化鎳薄膜，以 850 C回火後之X光繞射圖案。 是超淺接面切化鎳薄膜結構之Ν+/ρ接 泥情況。 圖1 2是超淺接面上矽 流情況。 ㈣核結構之Ρ + /Ν接 溫度550至 面的漏電 面的漏電 中國國家標準(CNS) Α4規格Κ

X 297公釐] -8 圖13疋超淺接面上含鉑矽化鎳薄膜結構之N + /p接面的 漏電流情況。 圖1 4疋超淺接面上含鉑矽化鎳薄膜結構之p + /N接面的 漏電流情況。 圖15是超淺接面上含銥矽化鎳薄膜結構iN + /p接面的 漏電流情況。 圖16是超淺接面上含銥矽化鎳薄膜結構之p + /N接面的 漏電流情況。 圖1 7及1 8乃本發明之方法及依此法所製出之裝置。 敷佳具體實施例之詳細汾明 現參考這些圖示，首先要討論的是矽化鎳薄膜。 圖1所示為在550°C之回火前後，Ni&NiSi薄膜隨著厚度 而變更的矽化物片電阻值。首先，在電子束蒸鍍系統中沈 積Ni。在氬環境中執行快速熱回火（RTA)。回火的溫度維 持在550 C ’回火的時間為6 0秒。回火之後，矽晶圓上所 量測到之片電阻值會降低。圖示右側，自上而下所顯示 為：二氧化矽上之鎳未經回火；矽上之鎳未經回火；矽上 之錄有回火，以及碎上之錄有回火且經蚀刻。 圖2所示為計算出之NiSi薄膜厚度，及形成該Nisi相餅所 需消耗之Si。NiSi薄膜的優點在於，它們的以消耗量很 低。然而，NiSi薄膜在較高溫時並不穩定。 圖3是經550°C回火後之NiSi薄膜的片電阻值；與前不同 之處在其回火時間達一個小時。此圖顯示出在經過1小時 之550°C回火後，NiSi的片電阻值維持固定。不過，當溫度 -9-

543167 A7 B7 五、發明説明（7 ) 超過700 °C後，片電阻值即急遽升高。此導因於有薄膜的 凝聚及轉換發生，將NiSi轉變成NiSi“B。此示之於圖4。 圖4所示為以700°C回火6 0秒後之矽化鎳的片電阻值。圖 中所示之片電阻值在此溫度時已高到無法接受的地步。 現在將注意力放在該等矽化物薄膜的熱穩定性上。若欲 將矽化鎳薄膜應用在需較高溫之製程中，就有必要加強它 的熱穩定性。改善穩定性的方法之一是，提高二矽化鎳 (NiSi2)的轉變溫度。若在矽化鎳（NiSi)中加入雜質，且若 此雜質的矽化物與NiSi的結構相若，吾人就可期待這些矽 化物形成一互可溶之固溶體。另外，吾人亦可期待該固溶 體之總自由能將可降低。是故，形成NiSi2的所需之驅動力 會降低。 本專利案之申請者研究了幾種雜質。詳細地.，感興趣的 幾種雜質包括，鉑（Pt)、銥（1〇及鈀（P d )。這些材質的單 矽化物均與單矽化鎳有相同矽晶體結構，屬ΜηΡ斜方晶。 這些矽化物與單矽化鎳間之晶格差異性也相當地小。示於 下列之表格1。 表格1 : 化合物 晶體結構 晶格a 常數b 埃c NiSi 斜方晶，ΜηΡ 5.233 3.258 5.659 PtSi 斜方晶，ΜηΡ 5.932 5.595 3.603 IrSi 斜方晶，ΜηΡ 5.5579 3.2213 6.2673 PdSi 斜方晶，ΜηΡ 5.599 3.381 6.133 -10- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） 543167 A7 _____ B7 五、發明説明（8 ) 本案申請人做了一些實驗’查看加入了 pt或卜之矽化鎳 的熱穩定性。其結果如下。在兩個不同的實驗中，p t是加 在Ni/Si的介面，Ni薄膜的中央，亦即兩鎳層之間。該pt 内連層的厚度，在其一實驗中，乃7埃，而在另一實驗中 則為1 4埃。圖5及6顯示在N i / S i介面處加入p t後的結果。 圖5所示為’在鎳/梦介面處加入7埃之始薄膜後，碎化 鎳薄膜之片電阻值。該阻值在溫度大於75〇。〇後增高。 圖6所示為’在鎳夕介面處加入μ埃之麵薄膜後，碎化 鎳薄膜之片電阻值。1 4埃之p t薄膜呈現出較矽化鎳薄膜穩 定之特性。該片電阻值在溫度大於75〇°c後增高。 圖7所示為，在鎳薄膜之兩鎳層間加入14埃之鉑薄膜 後’矽化鎳薄膜之片電阻值。該阻值在溫度大於75〇。〇後 增高。 圖8所示為，在鎳/矽介面處加入15埃之銥薄膜後，矽化 鎳薄膜之片電阻值。鎳膜之厚度為77埃，且回火60秒。發 現即便是在900 °C之高溫下，該薄膜依然處於穩定的狀 態。不過，在700°C的附近，片電阻值有些微的增加。 圖9所示為，在鎳/矽介面處加入7埃之銥薄膜後，矽化 鎳薄膜之片電阻值。發現即便是在900 °C之高溫下，該薄 膜依然處於穩定的狀態。不過，在700 °C的附近，片電阻 值有些微的增加。在另一具體實施例，银是加在兩鍊層之 間，最終所形成之薄膜，即便是在900°C，亦依然穩定。 圖10所示為在鎳/矽介面處加有敏，且回火溫度從550至 8 5 0 °C之矽化鎳薄膜的X光繞射圖案。該圖顯示一單矽化 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公爱）

裝 玎

物相，直至70(TC。超過· t就無法辨識。由於本案之申 凊人相信，不可能有非晶相的形&，因此本案之中請人相 信，可能有與矽基板非常類似的二矽化鎳相形成。 本案之申請人亦研究了在鎳/矽介面處加入鈀所產生的 效果。據本案中請人觀察，纪的加人對♦化鎳薄膜穩定性 的影響，不若Ir或Pt加在鎳/矽介面來得大。 現在我們將注意力放在，於超淺接面切化鎳薄膜中使 用本發明之銥内連層後的情況。這些圖示所顯示的是，於 接面深度為40奈米（Xj = 40奈米）之超淺接面上形成各式 樣的矽化鎳薄膜，所產生之接面漏電流的情沉。矽化鎳薄 膜乃形成在一 100微米X 100微米之窗戶區中，該窗戶區開 在一大主動區上，先沈積一層矽烷氧化物，蓋住邊緣區， 然後僅在中心區域開口。圖中所示的反向漏電流的分佈情 況，指出了有銥在其中之無論是1^+/1>接面還是P+/N接 面，均顯露出良好的二極體性質：逆偏3伏（3 V)下，漏電 流小於1 X 1〇·1()安培。 圖1 1是超淺接面上，無鉑或銥於其中之矽化物薄膜的 Ν + /Ρ接面漏電流情況。該矽化物乃形成於一厚度為68埃 之鎳層。連續地以 550°C，650°C，750°C，800°C 及 850°C 執 行快速熱回火6 0秒。 圖12是| 3伏丨時，在超淺接面上之矽化鎳薄膜的p + /N 接面漏電流情況。該矽化物乃形成於一厚度為6 8埃之鎳 層。連續地以 550°C，650°C，750°C，800°C 及850°C 執行快 速熱回火6 0秒。矽化物之面積是100 χ loo平方微米。 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543167 A7 B7 五、發明説明（1〇 ) --- 圖1 3所7F為，超淺接面上之有含鉑於其中的矽化物薄膜 的N + /P接面漏電流情況。該矽化物乃形成於一厚度為i 6 埃之鉑層及一厚度為8〇埃之鎳層。連續地以55〇χ：，65〇 C，750 C，800 C及850°C執行快速熱回火6〇秒。 圖1 4所為，超淺接面上，含鉑於其中之砍化物薄膜的 P + /N接面漏電流情況。該矽化物乃形成於一厚度為丨6埃 之銘層以及一厚度為8〇埃之鎳層。連續地以55〇。〇 ,65〇 C ’ 750C ’ 800C及850°C執行快速熱回火60秒。 圖1 5所示為從1 6埃的銥/ 8 0埃的鎳所形成之矽化物接面 其N + / P接面漏電流，其中連續地以5 5 〇 °C，6 5 0 °C，7 5 0 °C，800°C及850°C執行快速熱回火。此圖顯示的是在鎳/矽 介面加入銀層後的結果。 圖1 6示為從1 6埃的銥/ 8 0埃的鎳所形成之矽化物接面其 P + /N接面漏電流，其中連續地以550°C，650°C，750°C， 800它及850°C執行快速熱回火。該♦化物形成在100微米χ 100微米之區域中。漏電流是在| 3伏|下所量測的。即便 是經過8 5 0 °C之熱回火，漏電流依然很低。本案申請人懷 疑，在加入I r内連層之後，明顯地改善了介面的粗縫情況 或降低了（ 111)切割。從Piranhal虫刻前後所搜集出之片電 阻值資料及X光之照射結果顯示，所有的薄膜均轉換成矽 化物相。雖然判定介面粗糙度最直接的方法是使用橫截式 電子顯微鏡加以分析，但可檢視的區域範圍太小。利用超 淺接面之反向漏電流來評估介面的粗糙度，是一個非常實 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 543167 A7 _________ B7 五、發明説明（U ) 際，非常好用的方法。突出隆起於該pN接面之上的任何 參化物，均是導致漏電流突增的原因。 如以上所討論的，將以及卜加入矽化鎳之中，可實質地 増加該矽化鎳的熱穩定度。於是，提供出其矽化鎳摻有& 或Ir<矽化超淺接面晶圓。以量測接面漏電流的方式來判 定熱穩定度。矽化區域為100微米χ 1〇〇微米。該矽化物的 成形溫度在550C至800 °C。就如圖示中所示，有了銥内連 層，即便&度上升至8〇〇X：，接面的整體性仍能維持。.然 而，若加入的是鉑，則N + /P接面中將會有顯著的漏電 流。是故，依本發明，銥是較佳的内連層材料。 圖1 7是本發明方法之流程圖。步驟2 8包含提供出一矽基 板。矽化過程說明如下。步驟3〇 ,使用物理氣相沈積法 (包括澉鐘及蒸鍍）或化學氣相沈積法（包括金屬有機化學氣 相沈積），在裝置的源極、汲極及多晶矽區上，沈積…及 Ir。可用下列方法的其中之一，將Ir併入Ni : (a)在沈積 N1之前，先沈積I r ; (b )將IΓ沈積在兩N丨沈積層之間；（c) 沈積N i之後，再沈積IΓ , ( d)利用兩個來源，共同沈積j r 及Ni ;或是⑷利用Ni- Ir合金靶材，沈積 的厚度在50至200埃，所形成之矽化鎳厚度一般在9〇至7〇〇 埃。銀層的厚度則在5埃至20埃。步驟32，執行碎化。回 火步騾通常是在惰性氣體的環境中或氮氣環境中執行，執 行溫度為300°C至8〇(TC，執行時間為1〇秒至兩分鐘。該回 火步驟會使含銥之矽化鎳於其中複合，其中複合於該矽化 鎳中之銥一般具有小於百分之十五之原子百分比。步驟 -14- 本紙張尺度適财類家標準(CNS) A4規格(21Q x 297^53 ^ '----- 543167

3/，在Piranha溶液中執行選擇性的蝕刻，該溶液是由硫 酸及過氧化氫所構成。蝕刻溫度一般在l〇〇t至15(^c之 間。

以下給一個實例。首先將晶圓放在含有緩衝劑之稀氫氟 酸中，進行削金屬沾浸2 〇秒。然後將其置入沈積系統中。 於曰曰圓上沈積出1 5埃之I r層。於該j Γ層上沈積出7 5埃之N i 層。然後置晶圓於氬氣（Ar)中，執行55〇。〇之快速熱回火 (RTA)60秒。然後，在Piranha溶液中執行選擇性的蝕刻。 裝 圖18所示為依本發明法所製出之裝置。一有銥複合於其 中之矽化鎳3 6沈積於矽基板3 8之上。矽化鎳層3 6的厚度 一般在90至700埃。

總結，於鎳/矽介面加入銥，可使矽化鎳的熱穩定性有 明顯的改善。對於未來具超淺接面裝置之製造而言，此法 非常有用。熱穩定性有所改善及接面漏電流很低的原因， 咸仏乃因有超平滑的介面之故。 是故，一種可製出改良之矽化鎳裝置之方法，及結合該 裝置之裝置，已說明完畢。雖然所陳述者為較佳結構及私 佳製法，但應了解，只要未偏離後附專利所界定之本發明 範圍，可對此較佳結構及製法做變化及修改。 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） -15-

Claims (1)

1. A B c D 543167 六、申請專利範圍 1· -種於碎基板上製”化鎳之方法，包含下列之步驟： 提供一矽基板； 於該矽基板上沈積銥； 於該矽基板上沈積鎳，其中該鎳與該銥相接觸；以及 對該銥及鎳回火，以於該矽基板上形成一矽化鎳。 2. 如申請專利範圍第μ之方法，其中該於該碎基板上沈 積銥之步驟包含，直接於該矽基板上沈積銥薄膜，以及 其中该於該矽基板上沈積鎳之步驟包含，於該銥膜上沈 積鎳薄膜。 3. 如申請專利範圍第1項之方法，其中該於該矽基板上沈 積鎳之步驟包含，於該矽基板上沈積一第一鎳薄膜，其 中藏於該矽基板上沈積銥之步驟包含，於該第一鎳薄膜 上沈積一銥薄膜，以及其中該於該矽基板上沈積鎳之步 驟另包含，於該銥薄膜上再沈積一第二鎳薄膜，以於該 石夕基板上形成一鎳-敏-鎳層疊結構。 4. 如申請專利範圍第1項之方法，其中該於該矽基板上沈 積鎳之步驟以及該於該矽基板上沈積銥之步驟包含，於 該矽基板上同時地共沈積銥與鎳，以於該矽基板上形成 一鎳-銥薄膜。 5·如申請專利範圍第2項之方法，其中該銥薄膜之厚度， 在5至20埃的範圍，以及該錄薄膜之厚度，在2 5至200 埃的範圍。 6.如申請專利範圍第3項之方法，其中該第一鎳薄膜之厚 度，在25至200埃的範圍，該銥薄膜之厚度，在5至20 -16- 本紙張尺;Ϊ適用中國國家標準(CNS) Α4規格(210X297公^ '

   埃的範圍，以及該第 範圍。 二錄薄膜之厚度 在25至200埃的 7. 如申請專利範圍第1 在90至700埃的範圍 項之方法，其中該矽化鎳之厚度 8. 如申請專利範圍第丨項之 方法，其中該回火該銥及該鎳 9. 之步驟包含，一快速熱回火步驟，以攝氏300至700度之 溫度範圍，執行十秒至十分鐘。 如申#專利範圍第1項之方法，其中該回火步驟將該鎳 及4銾轉換成含銥複合於其中之化鎳，其中該二石夕 化鎳並未沿著（1 1 1 )平面切割該矽基板。 1〇·如申請專利範圍第丨項之方法，其中該參基板乃選自於 下列群組：非晶矽基板及（1()〇)矽基板。 11·如申請專利範圍第丨項之方法，其中該矽基板包含一深 度至多100奈米之接面。 11如申請專利範圍第i項之方法，其中該銥定義出一銥内 連層，位於至少一部份的該鎳及該矽基板之間，如此， 於該回火該銥及該鎳以於該矽基板上形成矽化鎳之步赞 期間，該至少一部份之該鎳將擴散通過該銥内連層。 13. —種微電子裝置，包含·· 一矽基板；以及 一位於該矽基板上之矽化鎳，其中該矽化鎳包含餘於 其中。 14·如申請專利範圍第丨3項之裝置，其中該裝置具一接面， 選自於下列之群組：P + /N接面及N + /P接面。 -17· 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)

   15.如申請專利範圍第13項之裝置，其中該裝置所具之片電 阻值每平方單位不超過十 五歐姆。 16·如申請專利範圍第1 3項之裝置，其中該矽化鎳所具之厚 度，在90至700埃之範圍，以及其中該銥所包含之銥厚 度，在5至2 0埃之範圍。 17·如申請專利範圍第1 3項之裝置，其中該矽化鎳在溫度大 於攝氏700度時是穩定的。 18·如申請專利範圍第13項之裝置，其中該矽化鎳所包含之 一石夕化鎳’並未沿著（1 1 1 )平面切割該碎基板。 19·如申請專利範圍第13項之裝置，其中該矽基板選自於下 列之群組：非晶矽基板及（100)矽基板。 20·如申請專利範圍第14項之裝置，其中該接面所具深度至 多100奈米。 21·如申請專利範圍第9項之方法，其中該二矽化鎳包含小 於15原子百分比之銀複合於其中。 -18 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐）