JP5547877B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5547877B2
JP5547877B2 JP2008135836A JP2008135836A JP5547877B2 JP 5547877 B2 JP5547877 B2 JP 5547877B2 JP 2008135836 A JP2008135836 A JP 2008135836A JP 2008135836 A JP2008135836 A JP 2008135836A JP 5547877 B2 JP5547877 B2 JP 5547877B2
Authority
JP
Japan
Prior art keywords
silicide layer
semiconductor device
metal
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008135836A
Other languages
English (en)
Other versions
JP2009283780A (ja
Inventor
敏幸 岩本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2008135836A priority Critical patent/JP5547877B2/ja
Priority to US12/385,960 priority patent/US8044470B2/en
Priority to DE102009020348.6A priority patent/DE102009020348B4/de
Priority to CN2009101417247A priority patent/CN101587896B/zh
Publication of JP2009283780A publication Critical patent/JP2009283780A/ja
Application granted granted Critical
Publication of JP5547877B2 publication Critical patent/JP5547877B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は半導体装置およびその製造方法に関する。特に、シリサイド層を備える半導体装置およびその製造方法に関する。
半導体集積回路を形成する半導体素子、例えばＭＯＳトランジスタにおいては、コンタクト抵抗を低減するために、ソース／ドレイン拡散層およびゲート電極上にシリサイド層が形成される。シリサイド層としては、チタンシリサイド、コバルトシリサイド、ニッケルシリサイド等が用いられる。特に近年では、耐熱性向上の観点から、Ｐｔを添加したニッケルシリサイドが用いられる。
以下、シリサイド層にＰｔ添加ニッケルシリサイドを用いた従来の半導体装置の製造方法を図９および図１０により説明する。
半導体基板６０の上に素子分離領域６２（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）を周知の方法により形成する。次に素子形成領域において、熱酸化膜からなるゲート絶縁膜（不図示）とポリシリコン電極６６を形成する。その後に、例えばｎ型不純物をイオン注入することにより低濃度ドーピング領域６４（ＬＤＤ領域）を形成する。
次に全面に酸化膜を成膜し、異方性エッチングをおこなって、ポリシリコン電極の側面にサイドウォール６８を形成する。次に、ｎ型不純物をイオン注入することにより、高濃度ドーピング領域であるソース／ドレイン拡散層７０を形成する（図９（ａ））。
次に、全面にＮｉＰｔ合金膜７２をスパッタ法により膜厚８ｎｍ程度、成膜する（図９（ｂ））。ＮｉＰｔ合金膜７２のＰｔ含有量は通常約５％である。
次に、温度３７５℃で熱処理を行って、１次シリサイド層７４、７６を形成する（図９（ｃ））。この工程で形成されるシリサイド層は、Ｐｔが添加されたＮｉ２Ｓｉである。
次に、王水でウェットエッチングすることにより、未反応のＮｉＰｔ合金膜を除去する（図１０（ａ））。これにより、ソース／ドレイン拡散層７０の表面、およびゲート電極の表面にＰｔが約５％添加されたＮｉ２Ｓｉからなるシリサイド層７４、７６が形成される。
次に、５００℃の高温で熱処理することにより、シリサイド層はＰｔ添加ＮｉＳｉとなる。こうして、ゲート電極上のＰｔ添加ＮｉＳｉからなるシリサイド層８２、ソース／ドレイン拡散層７０上のＰｔ添加ＮｉＳｉからなるシリサイド層８０が形成される（図１０（ｂ））。
続いて、周知の方法により、全面に層間絶縁膜８４を成膜した後、ドライエッチングでコンタクトホールを形成する。そして、コンタクトホールをＷ等の金属で埋め込んでからＣＭＰ法で平坦化して、コンタクトプラグ８６を形成する（図１０（ｃ））。これにより、従来の半導体装置が得られる。通常は、半導体装置の上層にさらに多層配線層が形成されるが、ここでは省略する。
上述の製造方法で形成された半導体装置におけるシリサイド層８０では、添加されたＰｔ濃度は膜中で均一な分布となる。また、シリサイド層８０の表面は、半導体基板６０の表面と実質的に同一平面に位置する。
なお、上記の製造方法に（類似の）公知文献として、特許文献１が挙げられる。特許文献１ではＥｒ添加ニッケルシリサイドを形成する技術が開示されている。
特開２００７−０６７２２５号公報 特開２００５−１４２４２２号公報
近年、半導体素子の微細化が進展するに従い、ＭＯＳトランジスタのソース／ドレイン拡散層７０を形成する不純物拡散層のｐｎ接合は浅くなる。そのため、ソース／ドレイン拡散層７０の不純物拡散層表面に形成されているシリサイド層も薄膜化が進んでいる。これに伴い、以下のような種々の問題が生じている（図１０（ｃ））。
シリサイド層の薄膜化を行うと、トランジスタのゲート−ゲート間のスペースが広い場合には接合リークは低減されるが、ゲート−ゲート間の距離が狭い場合には、図１０（ｃ）に示すように逆にシリサイドにスパイク９０が発生し、接合リークが増加してしまう。
また、コンタクトホールを形成するドライエッチング工程において、シリサイド層表面がプラズマに晒され、加熱される。これにより、図１０（ｃ）に示すように、ソース／ドレイン拡散層７０のコンタクトの下方領域においてシリサイドのスパイク９２が発生し、接合リークが増加してしまう。
また、コンタクトホールを形成する際には、シリサイド層がドライエッチングのエッチングストッパとして機能する。しかしながら、シリサイド層の薄膜化が進むにつれて、図１０（ｃ）のように、エッチングがソース／ドレイン拡散層７０のｐｎ接合を突き抜けてしまい、コンタクトプラグ９４が基板まで入り込む。これにより、接合リークが増加する場合もある。
さらに、シリサイド層の薄膜化は、シリサイド層の高抵抗化ももたらす。
このように従来の半導体装置では、シリサイド層の薄膜化に伴い、接合リークの増加と高抵抗化が問題であった。
本発明の半導体装置は、半導体基板と、前記半導体基板上に設けられたトランジスタと、前記トランジスタの拡散層上に設けられたシリサイド層と、を備え、前記シリサイド層は、シリサイド化反応抑制金属を含み、前記シリサイド層の表面から所定の深さに至る領域において、前記シリサイド化反応抑制金属の濃度が、前記シリサイド層の表面から基板側へ向かって増大しており、前記シリサイド層の表面は、前記半導体基板の表面よりも上方に位置している、ことを特徴とする。
また、本発明の半導体装置の製造方法は、半導体基板上にソースおよびドレイン拡散層を形成する工程と、前記ソースおよびドレイン拡散層上にシリサイド化反応を抑制する第1の金属膜を形成する工程と、前記第1の金属膜の上に、第２の金属膜を形成する工程と、前記基板を熱処理することにより、１次シリサイド層を形成する工程と、前記半導体基板上から未反応の前記第1および第２の金属膜を除去する工程と、前記１次シリサイド層の上に２次シリサイド層を成長する工程と、を含むことを特徴とする。
ソース／ドレイン拡散層に形成されるシリサイド層のスパイクやコンタクトの突き抜けを抑制して、接合リークの発生を低減するとともに、シリサイド層を低抵抗化した半導体装置およびその製造方法を提供する。
以下、図面を参照しつつ、本発明の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、第１実施形態の半導体装置１を示す断面図である。半導体装置１は、半導体基板１０の上に形成されたトランジスタを有する。トランジスタのゲート電極は、ポリシリコン電極１４とその上に形成されたシリサイド層３２から構成される。さらに、低濃度ドーピング領域１６、高濃度ドーピング領域からなるソース／ドレイン拡散層２０、ソース／ドレイン拡散層２０上のシリサイド層３０を備える。シリサイド層３０の表面は、半導体基板１０の表面よりも上方に位置している。また、シリサイド層３０はシリサイド化反応抑制金属を含み、シリサイド層３０の表面から所定の深さに至る領域において、シリサイド層３０の表面から基板側へ向かってシリサイド化反応抑制金属の濃度が高くなる濃度プロファイルを有する。
シリサイド化反応抑制金属の濃度プロファイルは、
(i)基板表面の基準面から上方に向かって、低くなるとともに、
(ii) 基板表面の基準面から基板側に向かって、低くなる
濃度分布となる。
図２および図３は、本実施形態における半導体装置の製造工程を示す断面図である。
半導体基板１０の上に素子分離領域１２（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ；ＳＴＩ）を周知の方法により形成する。半導体基板１０としては、例えばシリコン基板とすることができる。次に素子形成領域において、熱酸化膜からなるゲート絶縁膜（不図示）とポリシリコン電極１４を形成する。
その後に、ＢＦ２を加速電圧３５ｋｅＶ、ドーズ量４×１０１３ａｔoｍｓ／ｃｍ２、３０°として注入し、続いてＡｓを加速電圧２ｋｅＶ、ドーズ量８×１０１４ａｔｏｍｓ／ｃｍ２、０°で注入する。
これにより、低濃度ドーピング領域１６が形成される。次に全面に酸化膜を成膜し、異方性エッチングをおこなって、ポリシリコン電極１４の側面にサイドウォール１８を形成する。
次に、Ａｓを加速電圧５ｋｅＶ、ドーズ量２×１０１５ａｔｏｍｓ／ｃｍ２、注入角度０°で注入し、続いてＰを加速電圧２０ｋｅＶ、ドーズ量５×１０１３ａｔｏｍｓ／ｃｍ２、注入角度０°で注入する。これにより、高濃度ドーピング領域であるソース／ドレイン拡散層２０が形成される（図２（ａ））。
次に、シリサイド化反応抑制金属である第１の金属膜２２を成膜する。シリサイド化反応抑制金属として、例えばＰｔ、Ｉｒ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群から選択される少なくとも一つの金属とすることができる。
本実施形態ではシリサイド化反応抑制金属として、Ｐｔを用いた。成膜法は、例えばスパッタ法とし、温度２３℃で行い、膜厚は１ｎｍとした（図２（ｂ））。
次に、全面に第２の金属膜２４を成膜する。本実施形態では第２の金属膜２４として、Ｎｉ膜を用いた。成膜法は、例えばスパッタ法とし、温度２３℃で行い、膜厚は７ｎｍとした（図２（ｃ））。
次に、時間９０秒で、熱処理を行って、シリサイド化反応を行う（図３（ａ））。
次に、王水でウェットエッチングすることにより、未反応のＮｉおよびＰｔを除去する（図３（ｂ））。これにより、ソース／ドレイン拡散層２０領域の表面、およびポリシリコン電極１４の表面に１次シリサイド層２６，２８が形成される。
この工程で形成された１次シリサイド層２６，２８は、Ｐｔが添加されたＮｉ２Ｓｉであり、１次シリサイド層の表面から基板側へ向かってシリサイド化反応抑制金属であるＰｔの濃度が低くなる濃度プロファイルを有する。
次に、加熱しながらシリコン含有ガスを供給することにより、１次シリサイド層２６，２８とシリコン含有ガスを反応させて、１次シリサイド層２６，２８の表面に２次シリサイド層を成長する（図３（ｃ））。
シリコン含有ガスとして、例えばモノシラン、ジシラン、トリシラン、ジクロロシラン、ＨＤＭＳ（ヘキサメチルジンラザン）等のいずれかとすることができる。本実施形態では、モノシランを用いた。モノシランは、温度４００℃で、流量１０ｓｃｃｍで、時間１０分間導入した。
本実施形態の製造方法によれば、２次シリサイド層の表面は、半導体基板の表面（図３ではＳＴＩ表面）よりも上方に位置する。また、1次シリサイド層２６，２８と２次シリサイド層を合わせたシリサイド層３０，３２全体において、シリサイド層３０，３２の表面から基板側へ向かってシリサイド化反応抑制金属であるＰｔの濃度が高くなる濃度プロファイルとなる。
また、本実施形態の製造方法によれば、ソース／ドレイン拡散層２０が形成され、その上側にシリサイド化反応抑制金属である第１の金属膜２２が成膜される。
熱処理を行って、シリサイド化反応を行う際、金属膜２２からソース／ドレイン拡散層２０に向かって、シリサイド化反応抑制金属のＰｔが拡散する。
そのため、基板表面の基準面から基板側に向かって、シリサイド化反応抑制金属の濃度は低くなる。この際の基板表面を、基準面とする。
その後、未反応のＮｉおよびＰｔは除去され、加熱しながらシリコン含有ガスを供給することにより、１次シリサイド層とシリコン含有ガスを反応させて、１次シリサイド層２６の表面に２次シリサイド層が成長される。
この時、基板表面の基準面近傍にあるシリサイド化反応抑制金属は、成長する２次シリサイド層に拡散するとともに、さらに基板表面の基準面から基板側に向かって、１次シリサイド層に拡散する。
そのため、基板表面の基準面近傍において、シリサイド化反応抑制金属の濃度が一番高く、シリサイド層表面に向かって、濃度が低くなる。また、基板側に向かっても同様に、シリサイド化反応抑制金属の濃度は低くなる。
続いて、周知の方法により、全面に層間絶縁膜３４を成膜した後、ドライエッチングでコンタクトホールを形成する。
その後に、コンタクトホールをＷ等の金属で埋め込んでからＣＭＰ法で平坦化して、コンタクトプラグ３６を形成する（図１）。これにより、本実施形態の半導体装置が得られる。なお、通常は、上層にさらに多層配線層が形成されるが、本実施形態では省略する。
次に、本実施形態の作用効果を説明する。
本実施形態の半導体装置は、シリサイド層にシリサイド化反応抑制金属としてＰｔを含み、そのシリサイド化反応抑制金属の濃度プロファイルは、(i)基板表面の基準面から上方に向かって、低くなるとともに、(ii) 基板表面の基準面から基板側に向かって、低くなる濃度分布となるため、基板方向へのシリサイド化反応を抑制し、シリサイドのスパイクを抑制することができると考えられる。
ここで、シリサイド層３０とソース／ドレイン界面におけるＰｔ濃度は、シリサイド層３０の表面におけるＰｔ濃度の１．０５倍〜１００倍、好ましくは１．０５倍〜１０倍とすることができる。こうすることで、シリサイド化反応抑制金属であるＰｔの作用により、基板側へのシリサイドのスパイクの発生を抑制できる。
したがって、ゲート−ゲート間が近い場合や、コンタクトホール形成のためのドライエッチングでシリサイド表面が、プラズマに曝されて高温になった場合でも、ソース／ドレイン拡散層２０のｐｎ接合を突き抜けるようなシリサイドのスパイクは発生しない。このため、接合リークを低減できる。
本実施形態の半導体装置では、シリサイド層の表面が半導体基板の表面よりも上方に位置する。これにより、ソース／ドレイン拡散層２０が薄くても、シリサイド層の十分な厚みを確保することができる。したがって、シリサイド層は、コンタクトホール形成のためのドライエッチングにおけるエッチングストッパとしても機能し、コンタクトホールの突き抜けを防止することができる。このため、接合リークを低減できる。
また、シリサイド層の十分な厚みを確保することができるという本実施形態の構成は、シリサイド層の低抵抗化という効果も有する。
これに対して、特許文献２にはソース／ドレイン拡散層にシリサイド反応抑制用不純物をイオン注入するか、シリサイド反応抑制用絶縁膜で覆ってから、コバルトシリサイドの形成を行っている。
特許文献２の構成の場合、シリサイドのスパイクは防止できるものの、シリサイド層の厚みが薄くなってしまうため、シリサイド層が高抵抗となってしまう。さらに、シリサイド層がコンタクトホール形成のためのドライエッチングにおけるエッチングストッパとして厚みが不十分であるため、コンタクトホールの突き抜けが生じる恐れがある。
（第２実施形態）
第２実施形態における半導体装置の製造方法は、1次シリサイド層２６，２８を形成し、未反応のＮｉおよびＰｔを除去する工程（図２（ａ））までは、第１実施形態と同様である。
本実施形態では未反応のＮｉおよびＰｔを除去した後、図４（ａ）に示すようにスパッタ法により２次シリサイド層を形成する点が、第1実施形態と異なる。
未反応のＮｉおよびＰｔを除去した後、全面にシリコン膜４０を室温でスパッタ法により成膜する（図４（ａ））。この時、シリコン膜４０は、サイドウォール１８上やＳＴＩ１２上にも形成される。
次に、温度５００℃、時間３０秒で、熱処理を行って、1次シリサイド層２６，２８からシリコン膜４０へＮｉおよびＰｔを拡散させることにより、２次シリサイド層を形成する。続いて、アンモニア−過酸化水素水混合液（ＡＰＭ）で洗浄を行うことにより、未反応のシリコン膜を除去する（図４（ｂ））。
1次シリサイド層と２次シリサイド層を合わせたシリサイド層３０，３２全体において、シリサイド層３０，３２の表面から基板側へ向かってシリサイド化反応抑制金属であるＰｔの濃度が高くなる濃度プロファイルとなる。
層間絶縁膜、コンタクトプラグは、第1実施形態と同様の方法により形成する。
第２実施形態による半導体装置においても、第１実施形態と同様の効果が得られる。
本実施形態においては、図４（ａ）のように、サイドウォール１８の表面上にもスパッタ法によるシリコン膜４０が形成される。
よって、この後の熱処理において、サイドウォール１８の表面上のシリコン膜４０にも、ポリシリコン電極１４上の１次シリサイド層２８またはソース／ドレイン拡散層２０の１次シリサイド層からＮｉおよびＰｔが拡散により供給されて、シリサイド化される懸念がある。
サイドウォールの表面上にシリサイド層が形成されると、低抵抗な１次シリサイド層２６によりゲートとソース／ドレイン拡散層２０が電気的にショートしてしまうことが懸念される。しかしながら、サイドウォール１８上にスパッタ法により形成されたシリコン膜は、ドライエッチングによるＣの混入がなく、アモルファス構造であるため、不均一シリサイド反応が抑制される構成となっている。
したがって、サイドウォール１８の表面上のシリコン膜４０においては、シリサイド化反応は均一に進行するため、ゲート−ソース／ドレイン拡散層２０の電気的ショートは生じないように制御することが可能である。
（第３実施形態）
第３実施形態における半導体装置は、2次シリサイド層をスパッタ法で形成する点は第２実施形態と同様である。
サイドウォールを図５に示すような略垂直な形状とすることにより、サイドウォールの表面上のシリコン膜の堆積を防止する点で、第２実施形態と異なる。
以下、本実施形態の製造方法を図５を用いて説明する。
第1実施形態と同様の工程により、高濃度ドーピング領域であるソース／ドレイン拡散層２０を形成する。ただし、サイドウォール４２は略垂直な形状となっている。近年の微細化の進展により、サイドウォール４２の幅（図５（ａ）のｄ）は、４５ｎｍ世代では２５−３０ｎｍ、３２ｎｍ世代では２０ｎｍ以下になる。
すなわち、サイドウォール４２は略垂直な形状になる。このような形状のサイドウォール４２を有する基板上に、シリコン膜４０をスパッタ法により成膜した場合、図５（ｂ）に示すようにサイドウォール４２の略垂直な側面にはシリコンが付着しない。
シリコン膜をスパッタした後、熱処理を行って、２次シリサイド層を形成し（図５（ｂ））、ＡＰＭ洗浄を行うことにより未反応のシリコン膜を除去する（図５（ｃ））工程は、第２実施形態と同様である。
上述のように、本実施形態による半導体装置においては、ゲート電極とソース／ドレイン拡散層２０がシリサイド層により電気的にショートすることはない。
すなわち、本実施形態の半導体装置においては、ゲート電極とソース／ドレイン拡散層２０との間のシリサイド層による電気的ショートを確実に防止することができる。
本実施形態による半導体装置においても、第１実施形態と同様の効果を有する。
（第４実施形態）
第４実施形態における半導体装置は、2次シリサイド層をスパッタ法で形成する点は第２実施形態と同様である。本実施形態の半導体装置においては、図６（ｃ）に示すように、サイドウォールがポリシリコン電極の側壁およびソース／ドレイン拡散層２０表面の一部を覆うＳｉＯ２（第１の絶縁膜５０）と、その表面を覆うＳｉＮ（第２の絶縁膜５２）とからなる。
さらに、図６（ｃ）の点線ａ１、ａ２で囲まれた部分のように、ＳｉＯ２（第１の絶縁膜５０）の端部はＳｉＮの端部（第２の絶縁膜５２）よりも内側に入り込んだノッチ形状を有する。
以下、本実施形態の製造方法を図６〜図８を用いて説明する。
半導体基板の上に素子分離領域、ゲート絶縁膜（不図示）、ポリシリコン電極、および低濃度ドーピング領域（ＬＤＤ領域）を形成するまでは、他の実施形態と同様の方法により形成される。次に、ＣＶＤ法（４２０℃）により、ＳｉＯ２を１０ｎｍ成膜し、続いてＡＬＣＶＤ法（４００℃）により、ＳｉＮを１０ｎｍ成膜する。
そして、ドライエッチングを行うことにより、ＳｉＯ２、ＳｉＮの２層からなるサイドウォールを形成する（図６（ａ））。
次に、第１実施形態と同様に、高濃度ドーピング領域であるソース／ドレイン拡散層２０を形成する（図６（ｂ））。その後に、希フッ酸処理を行う（図６（ｃ））。
この時、希フッ酸によるＳｉＯ２のエッチング速度は、ＳｉＮのエッチング速度よりも大きいため、図６（ｃ）に点線で囲まれた領域に示されるようなノッチ形状が得られる。
次に、第１実施形態と同様に、第１の金属膜２２としてシリサイド化反応抑制金属であるＰｔをスパッタ法により成膜し（図７（ａ））、続いて第２の金属膜２４としてＮｉ膜をスパッタ法により成膜する（図７（ｂ））。
次に、第１実施形態と同様に、熱処理によるシリサイド化反応（図７（ｃ））、ウェットエッチングによる未反応のＮｉおよびＰｔを除去する（図８（ａ））ことにより、ソース／ドレイン拡散層２０の表面、およびポリシリコン電極１４の表面に１次シリサイド層２６，２８を形成する。
この工程で形成された１次シリサイド層２６，２８は、Ｐｔが添加されたＮｉ２Ｓｉであり、１次シリサイド層２６，２８の表面から基板側へ向かってシリサイド化反応抑制金属であるＰｔの濃度が低くなる濃度プロファイルを有する。
次に、全面にシリコン膜４０を室温でスパッタ法により成膜する（図８（ｂ））。この時、シリコン膜４０は、サイドウォール上やＳＴＩ上にも形成される。点線ｂ１で囲まれた領域のノッチにおいては、ゲート電極上およびサイドウォール上に形成されたシリコン膜は繋がっていてもよい。
点線ｂ２で囲まれた領域のノッチにおいては、サイドウォール上に形成されたシリコン膜４０と、ソース／ドレイン拡散層２０上に形成されたシリコン膜４０とは、ノッチ形状により、分離されている点は注目すべきである。
これにより、後の工程で熱処理によるシリサイド化を行った後においても、ゲート電極とソース／ドレイン拡散層２０とは電気的にショートすることを確実に防止することができる。
次に、温度５００℃で時間９０秒、熱処理を行って、1次シリサイド層２６，２８からシリコン膜へＮｉおよびＰｔを拡散させることにより、２次シリサイド層を形成する。続いて、アンモニア−過酸化水素水混合液（ＡＰＭ）で洗浄を行うことにより、未反応のシリコン膜を除去する（図８（ｃ））。
1次シリサイド層と２次シリサイド層を合わせたシリサイド層３０，３２全体において、シリサイド層３０，３２の表面から基板側へ向かってシリサイド化反応抑制金属であるＰｔの濃度が高くなる濃度プロファイルとなる。層間絶縁膜、コンタクトプラグは、第1実施形態と同様の方法により形成する。
また、本実施形態による半導体装置においても、第１実施形態と同様の効果を有する。
本発明による半導体装置は、上記実施形態に限定されるものではなく、様々な変形が可能である。例えば、上記実施形態ではＮ−ＭＯＳトランジスタの例を示したが、本発明の構成はＰ−ＭＯＳトランジスタに対しても同様の効果を奏する。
また、第２、第３、第４実施形態において、未反応のシリコン膜はＡＰＭ洗浄により除去したが、ＳＴＩ上やサイドウォール上に残った未反応のシリコン膜は酸化してもよい。
以下、参考形態の例を付記する。
１．半導体基板と、
前記半導体基板上に設けられたトランジスタと、
前記トランジスタの拡散層上に設けられたシリサイド層と、
を備え、
前記シリサイド層は、シリサイド化反応抑制金属を含み、
前記シリサイド層の表面から所定の深さに至る領域において、前記シリサイド化反応抑制金属の濃度が、前記シリサイド層の表面から基板側へ向かって増大しており、
前記シリサイド層の表面は、前記半導体基板の表面よりも上方に位置している、
ことを特徴とする半導体装置。
２．半導体基板と、
前記半導体基板上に設けられたトランジスタと、
前記トランジスタの拡散層上に設けられたシリサイド層と、
を備え、
前記シリサイド層はシリサイド化反応抑制金属を含み、
前記シリサイド層の表面から所定の深さに至る領域において、前記シリサイド化反応抑制金属の濃度が、
基板表面の基準面から上方に向かって、低くなるとともに、
基板表面の基準面から基板側に向かって、低くなる
ことを特徴とする半導体装置。
３．１．または２．に記載の半導体装置において、
前記シリサイド化反応抑制金属は、Ｐｔ、Ｉｒ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群から選択される少なくとも一つの金属であることを特徴とする半導体装置。
４．１．乃至３．いずれかに記載の半導体装置において、
前記シリサイド層はニッケルシリサイドである半導体装置。
５．４．に記載の半導体装置において、
前記シリサイド化反応抑制金属はＰｔである半導体装置。
６．１．乃至５．いずれかに記載の半導体装置において、
前記トランジスタのゲート電極の側壁にはサイドウォールをさらに備え、
前記サイドウォールは前記ゲート電極の側壁、およびソースおよびドレイン拡散層表面の一部を覆う第１の絶縁膜と、前記第1の絶縁膜の表面を覆う第２の絶縁膜からなり、
前記第１の絶縁膜の端部は、前記第２の絶縁膜の端部より内側へ入り込んだノッチ形状を有することを特徴とする半導体装置。
７．半導体基板上にソースおよびドレイン拡散層を形成する工程と、
前記ソースおよびドレイン拡散層上にシリサイド化反応を抑制する第1の金属膜を形成する工程と、
前記第1の金属膜の上に、第２の金属膜を形成する工程と、
前記基板を熱処理することにより、１次シリサイド層を形成する工程と、
前記半導体基板上から未反応の前記第1および第２の金属膜を除去する工程と、
前記１次シリサイド層の上に２次シリサイド層を成長する工程と、
を含む半導体装置の製造方法。
８．７．に記載の半導体装置の製造方法において、
２次シリサイド層を成長する前記工程は、前記半導体基板を加熱して前記半導体基板の表面にシリコン含有ガスを流すことを特徴とする半導体装置の製造方法。
９．８．に記載の半導体装置の製造方法において、
前記シリコン含有ガスは、モノシラン、ジシラン、トリシラン、ジクロロシラン、ヘキサメチルジンラザンからなる群から選択されたガスであることを特徴とする半導体装置の製造方法。
１０．９．に記載の半導体装置の製造方法において、
２次シリサイド層を成長する前記工程は、前記半導体基板の上にシリコンをスパッタ法により成膜する工程と、前記半導体基板を加熱する工程と、からなることを特徴とする半導体装置の製造方法。
１１．７．乃至１０．いずれかに記載の半導体装置の製造方法において、
前記第２の金属膜は、ニッケル膜である半導体装置の製造方法。
１２．７．乃至１１．いずれかに記載の半導体装置の製造方法において、
半導体基板上にソースおよびドレイン拡散層を形成する前記工程の前に、
前記半導体基板上にゲート電極を形成する工程と、
前記ゲート電極の側壁上に前記ゲート電極の側壁、および前記ソースおよびドレイン拡散層表面の一部を覆う第１の絶縁膜と、前記第1の絶縁膜の表面を覆う第２の絶縁膜からなるサイドウォールを形成する工程と、を備え、
半導体基板上にソースおよびドレイン拡散層を形成する前記工程と前記ソースおよびドレイン拡散層上に第１の金属膜を形成する前記工程との間に、
前記第1の絶縁膜と前記２の絶縁膜とのエッチング選択比を有するエッチング液でエッチングすることにより、前記第１の絶縁膜の端部が前記第２の絶縁膜の端部より内側へ入り込んだノッチ形状を形成する工程を備えること、を特徴とする半導体装置の製造方法。
１３．１２．に記載の半導体装置の製造方法において、
前記第1の絶縁膜は二酸化シリコンであり、前記第２の絶縁膜は窒化シリコンである半導体装置の製造方法。
１４．１３．に記載の半導体装置の製造方法において、
前記エッチング液は希フッ酸である半導体装置の製造方法。
本発明による第1実施形態の半導体装置を示す断面図である。 第1実施形態の半導体装置の製造工程を示す断面図である。 第1実施形態の半導体装置の製造工程を示す断面図である。 第２実施形態の半導体装置の製造工程を示す断面図である。 第３実施形態の半導体装置の製造工程を示す断面図である。 第４実施形態の半導体装置の製造工程を示す断面図である。 第４実施形態の半導体装置の製造工程を示す断面図である。 第４実施形態の半導体装置の製造工程を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。 従来の半導体装置の製造工程を示す断面図である。
符号の説明
１ 半導体装置
１０ 半導体基板
１２ 素子分離領域（ＳＴＩ）
１４ ポリシリコン電極
１６ 低濃度ドーピング領域
１８ サイドウォール
２０ ソース／ドレイン拡散層（高濃度ドーピング領域）
２２ 第１の金属膜
２４ 第２の金属膜
２６ １次シリサイド層
２８ １次シリサイド層
３０ シリサイド層
３２ シリサイド層
３４ 層間絶縁膜
３６ コンタクトプラグ
４０ シリコン膜
４２ サイドウォール
５０ 第１の絶縁膜
５２ 第２の絶縁膜
６０ 半導体基板
６２ 素子分離領域（ＳＴＩ）
６４ 低濃度ドーピング領域
６６ ポリシリコン電極
６８ サイドウォール
７０ ソース／ドレイン拡散層
７２ ＮｉＰｔ合金膜
７４ １次シリサイド層
７６ １次シリサイド層
８０ シリサイド層
８２ シリサイド層
８４ 層間絶縁膜
８６ コンタクトプラグ
９０ スパイク
９２ スパイク
９４ コンタクトプラグ

Claims (10)

  1. 半導体基板と、
    前記半導体基板上に設けられたトランジスタと、
    前記トランジスタの拡散層上に設けられたシリサイド層と、
    を備え、
    前記シリサイド層は、シリサイド化反応抑制金属を含み、
    前記シリサイド層の表面から所定の深さに至る領域において、前記シリサイド化反応抑制金属の濃度が、前記シリサイド層の表面から基板側へ向かって増大しており、
    前記シリサイド層の表面は、前記半導体基板の表面よりも上方に位置しており、
    前記シリサイド化反応抑制金属は、Ｐｔ、Ｉｒ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群から選択される少なくとも一つの金属であり、
    前記シリサイド層はニッケルシリサイドであり、
    前記シリサイド層は、前記シリサイド層の表面よりも前記所定の深さにおいてＮｉの濃度が高い半導体装置。
  2. 半導体基板と、
    前記半導体基板上に設けられたトランジスタと、
    前記トランジスタの拡散層上に設けられたシリサイド層と、
    を備え、
    前記シリサイド層はシリサイド化反応抑制金属を含み、
    前記シリサイド層の表面から所定の深さに至る領域において、前記シリサイド化反応抑制金属の濃度が、
    基板表面の基準面から上方に向かって、低くなるとともに、
    基板表面の基準面から基板側に向かって、低くなり、
    前記シリサイド化反応抑制金属は、Ｐｔ、Ｉｒ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群から選択される少なくとも一つの金属であり、
    前記シリサイド層はニッケルシリサイドであり、
    前記シリサイド層は、前記シリサイド層の表面よりも前記基準面においてＮｉの濃度が高い半導体装置。
  3. 請求項１または２に記載の半導体装置において、
    前記シリサイド化反応抑制金属はＰｔである半導体装置。
  4. 請求項１乃至３いずれかに記載の半導体装置において、
    前記トランジスタのゲート電極の側壁にはサイドウォールをさらに備え、
    前記サイドウォールは前記ゲート電極の側壁、およびソースおよびドレイン拡散層表面の一部を覆う第１の絶縁膜と、前記第1の絶縁膜の表面を覆う第２の絶縁膜からなり、
    前記第１の絶縁膜の端部は、前記第２の絶縁膜の端部より内側へ入り込んだノッチ形状を有することを特徴とする半導体装置。
  5. 半導体基板上にソースおよびドレイン拡散層を形成する工程と、
    前記ソースおよびドレイン拡散層上にシリサイド化反応を抑制する第1の金属膜を形成する工程と、
    前記第1の金属膜の上に、第２の金属膜を形成する工程と、
    前記基板を熱処理することにより、１次シリサイド層を形成する工程と、
    前記半導体基板上から未反応の前記第1および第２の金属膜を除去する工程と、
    前記１次シリサイド層の上に２次シリサイド層を成長する工程と、
    を含み、
    前記第１の金属膜は、Ｐｔ、Ｉｒ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群から選択される少なくとも一つの金属により構成され、
    前記第２の金属膜はＮｉにより構成され、
    ２次シリサイド層を成長する前記工程は、前記半導体基板を加熱して前記半導体基板の表面にシリコン含有ガスを流す半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    前記シリコン含有ガスは、モノシラン、ジシラン、トリシラン、ジクロロシラン、ヘキサメチルジンラザンからなる群から選択されたガスであることを特徴とする半導体装置の製造方法。
  7. 半導体基板上にソースおよびドレイン拡散層を形成する工程と、
    前記ソースおよびドレイン拡散層上にシリサイド化反応を抑制する第1の金属膜を形成する工程と、
    前記第１の金属膜の上に、第２の金属膜を形成する工程と、
    前記基板を熱処理することにより、１次シリサイド層を形成する工程と、
    前記半導体基板上から未反応の前記第1および第２の金属膜を除去する工程と、
    前記１次シリサイド層の上に２次シリサイド層を成長する工程と、
    を含み、
    前記第１の金属膜は、Ｐｔ、Ｉｒ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂからなる群から選択される少なくとも一つの金属により構成され、
    前記第２の金属膜はＮｉにより構成され、
    ２次シリサイド層を成長する前記工程は、前記半導体基板の上にシリコンをスパッタ法により成膜する工程と、前記半導体基板を加熱する工程と、からなることを特徴とする半導体装置の製造方法。
  8. 請求項５乃至７いずれかに記載の半導体装置の製造方法において、
    半導体基板上にソースおよびドレイン拡散層を形成する前記工程の前に、
    前記半導体基板上にゲート電極を形成する工程と、
    前記ゲート電極の側壁上に前記ゲート電極の側壁、および前記ソースおよびドレイン拡散層表面の一部を覆う第１の絶縁膜と、前記第1の絶縁膜の表面を覆う第２の絶縁膜からなるサイドウォールを形成する工程と、を備え、
    半導体基板上にソースおよびドレイン拡散層を形成する前記工程と前記ソースおよびドレイン拡散層上に第１の金属膜を形成する前記工程との間に、
    前記第1の絶縁膜と前記２の絶縁膜とのエッチング選択比を有するエッチング液でエッチングすることにより、前記第１の絶縁膜の端部が前記第２の絶縁膜の端部より内側へ入り込んだノッチ形状を形成する工程を備えること、を特徴とする半導体装置の製造方法。
  9. 請求項８に記載の半導体装置の製造方法において、
    前記第1の絶縁膜は二酸化シリコンであり、前記第２の絶縁膜は窒化シリコンである半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記エッチング液は希フッ酸である半導体装置の製造方法。
JP2008135836A 2008-05-23 2008-05-23 半導体装置およびその製造方法 Expired - Fee Related JP5547877B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008135836A JP5547877B2 (ja) 2008-05-23 2008-05-23 半導体装置およびその製造方法
US12/385,960 US8044470B2 (en) 2008-05-23 2009-04-24 Semiconductor device and method of fabricating the same
DE102009020348.6A DE102009020348B4 (de) 2008-05-23 2009-05-07 Halbleitervorrichtung und Verfahren zur Herstellung derselben
CN2009101417247A CN101587896B (zh) 2008-05-23 2009-05-25 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008135836A JP5547877B2 (ja) 2008-05-23 2008-05-23 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2009283780A JP2009283780A (ja) 2009-12-03
JP5547877B2 true JP5547877B2 (ja) 2014-07-16

Family

ID=41341435

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008135836A Expired - Fee Related JP5547877B2 (ja) 2008-05-23 2008-05-23 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US8044470B2 (ja)
JP (1) JP5547877B2 (ja)
CN (1) CN101587896B (ja)
DE (1) DE102009020348B4 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011222857A (ja) * 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置およびその製造方法
US8470700B2 (en) * 2010-07-22 2013-06-25 Globalfoundries Singapore Pte. Ltd. Semiconductor device with reduced contact resistance and method of manufacturing thereof
JP5663278B2 (ja) * 2010-11-19 2015-02-04 ルネサスエレクトロニクス株式会社 半導体装置
CN102593174B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
CN102593173B (zh) * 2011-01-18 2015-08-05 中国科学院微电子研究所 半导体器件及其制造方法
JP6101141B2 (ja) * 2013-04-18 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN104299984A (zh) * 2013-07-19 2015-01-21 北大方正集团有限公司 一种半导体器件及其制造方法
CN109950202B (zh) * 2017-12-21 2021-05-04 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07283168A (ja) * 1994-04-15 1995-10-27 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH11111975A (ja) * 1997-09-30 1999-04-23 Nec Corp 半導体装置及びその製造方法
JP2001189284A (ja) * 1999-12-27 2001-07-10 Mitsubishi Electric Corp 半導体装置およびその製造方法
US20020031909A1 (en) 2000-05-11 2002-03-14 Cyril Cabral Self-aligned silicone process for low resistivity contacts to thin film silicon-on-insulator mosfets
JP2002299282A (ja) * 2001-03-29 2002-10-11 Toshiba Corp 半導体装置の製造方法
US6468901B1 (en) * 2001-05-02 2002-10-22 Sharp Laboratories Of America, Inc. Nickel silicide including iridium for use in ultra-shallow junctions with high thermal stability and method of manufacturing the same
KR100398874B1 (ko) * 2001-11-21 2003-09-19 삼성전자주식회사 티자형의 게이트 전극을 갖는 모스 트랜지스터 및 그 제조방법
JP2005005369A (ja) * 2003-06-10 2005-01-06 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
KR100763898B1 (ko) * 2003-08-02 2007-10-05 삼성전자주식회사 반도체 소자 제조방법 및 이에 의하여 제조된 반도체 소자
JP4308625B2 (ja) 2003-11-07 2009-08-05 パナソニック株式会社 メモリ混載半導体装置及びその製造方法
JP2006060045A (ja) * 2004-08-20 2006-03-02 Toshiba Corp 半導体装置
JP2007067225A (ja) * 2005-08-31 2007-03-15 Toshiba Corp 半導体装置およびその製造方法
JP2007109913A (ja) * 2005-10-14 2007-04-26 Renesas Technology Corp 半導体装置及びその製造方法
JP4674165B2 (ja) * 2006-01-17 2011-04-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4864498B2 (ja) * 2006-03-15 2012-02-01 株式会社東芝 半導体装置およびその製造方法
US20070224808A1 (en) 2006-03-23 2007-09-27 Taiwan Semiconductor Manufacturing Company, Ltd. Silicided gates for CMOS devices
KR100722936B1 (ko) * 2006-05-04 2007-05-30 삼성전자주식회사 모스 전계효과 트랜지스터 및 그 제조방법
JP4838692B2 (ja) 2006-11-27 2011-12-14 キヤノン株式会社 画像形成システム、画像形成装置及びその制御方法、並びにプログラム
US7994038B2 (en) * 2009-02-05 2011-08-09 Globalfoundries Inc. Method to reduce MOL damage on NiSi

Also Published As

Publication number Publication date
CN101587896B (zh) 2011-06-22
DE102009020348B4 (de) 2018-02-01
US20090289285A1 (en) 2009-11-26
CN101587896A (zh) 2009-11-25
DE102009020348A1 (de) 2010-01-21
JP2009283780A (ja) 2009-12-03
US8044470B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
JP5547877B2 (ja) 半導体装置およびその製造方法
US7253049B2 (en) Method for fabricating dual work function metal gates
JP3873771B2 (ja) 半導体装置の製造方法
US7745320B2 (en) Method for reducing silicide defects in integrated circuits
US11387323B2 (en) Extended drain MOS with dual well isolation
JP2004071959A (ja) 半導体装置
US6667204B2 (en) Semiconductor device and method of forming the same
JPH11284179A (ja) 半導体装置およびその製造方法
US20090075477A1 (en) Method of manufacturing semiconductor device
US20050253204A1 (en) Method of forming silicided gate structure
JP4745187B2 (ja) 半導体装置の製造方法
JP2009238877A (ja) 半導体装置の製造方法
JP4417808B2 (ja) 半導体装置の製造方法
JP2007184420A (ja) 半導体装置の製造方法
KR100685898B1 (ko) 반도체 소자의 제조방법
US20110001197A1 (en) Method for manufacturing semiconductor device and semiconductor device
US7989300B2 (en) Method of manufacturing semiconductor device
US20060057853A1 (en) Thermal oxidation for improved silicide formation
US9023725B2 (en) Filament free silicide formation
US6770552B2 (en) Method of forming a semiconductor device having T-shaped gate structure
JP2008159834A (ja) 半導体装置の製造方法および半導体装置
JP3778065B2 (ja) 半導体装置の製造方法
JP2000315791A (ja) 半導体装置およびその製造方法
KR100613345B1 (ko) 반도체 소자의 제조 방법
KR101079873B1 (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140513

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140516

R150 Certificate of patent or registration of utility model

Ref document number: 5547877

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees