CN113314412A - 一种制造肖特基二极管的方法 - Google Patents

一种制造肖特基二极管的方法 Download PDF

Info

Publication number
CN113314412A
CN113314412A CN202110703190.3A CN202110703190A CN113314412A CN 113314412 A CN113314412 A CN 113314412A CN 202110703190 A CN202110703190 A CN 202110703190A CN 113314412 A CN113314412 A CN 113314412A
Authority
CN
China
Prior art keywords
layer
schottky diode
forming
manufacturing
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110703190.3A
Other languages
English (en)
Inventor
黄宏嘉
林和
牛崇实
洪学天
张维忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Original Assignee
Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongda Xinyuan Shenzhen Semiconductor Co ltd filed Critical Hongda Xinyuan Shenzhen Semiconductor Co ltd
Priority to CN202110703190.3A priority Critical patent/CN113314412A/zh
Publication of CN113314412A publication Critical patent/CN113314412A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47Schottky barrier electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种制造肖特基二极管的方法,其特征在于:包括以下步骤:对已形成第一导电类型的轻掺杂的外延层的,并有第一导电类型的重掺杂的硅衬底的表面氧化,形成表面二氧化硅层;在外延层中形成第二导电类型的保护环,并在二氧化硅层中形成接触窗口;通过施加铂层和一层难熔金属在接触窗口中形成第一壁垒层;在惰性或还原性环境中进行热处理并除去未反应的残留物;通过施加难熔金属形成第二壁垒层;在器件表面依次沉积钛、镍和银沉积层,光刻形成阳极金属化层;在器件另一表面依次沉积钛,镍和银形成阴极。本发明所提出的用于制造肖特基二极管的新方法可以大幅度增加肖特基二极管的成品率,解决反向电流大与正向电压高的问题。

Description

一种制造肖特基二极管的方法
技术领域
本发明涉及半导体材料制备技术领域,具体涉及一种制造肖特基二极管的方法。
背景技术
肖特基二极管是以其发明人肖特基博士命名的,肖特基二极管不是利用P型半导体与N型半导体接触形成PN结原理制作的,而是利用金属与半导体接触形成的金属-半导体结原理制作的,因此也称为金属-半导体(接触)二极管或表面势垒二极管,它是一种热载流子二极管。
已知的制造肖特基二极管的方法,包括对已形成第一导电类型的轻掺杂的外延层的,并有第一导电类型的重掺杂的硅衬底的氧化,然后在氧化硅上施加氮化硅层,在氮化硅和氧化硅中形成一个窗口,施加一层硼离子掺杂的多晶硅,通过对硼离子掺杂的多晶硅层等离子体化学刻蚀,沿着接触窗的周边在氮化硅层下形成隔离层,形成第二种导电类型的保护环,去除一层氮化硅,通过施加一层铂和随后的热处理在窗口中形成壁垒层,去除未反应的残留物,通过施加一层铝来形成阳极金属层,然后进行光刻,形成阴极金属层。由于该方法不能在热处理之前用镍层保护铂表面,因此所得硅化铂的质量较差,这会导致根据该方法制造的肖特基二极管因为反向电流值的增加而导致成品率下降。另外,由于在该方法中不存在耐高温金属的第二壁垒层,因此导致阳极的金属化和硅化铂的壁垒层之间的扩散和固相反应,导致壁垒层的劣化,并且由于反向电流的增长,导致肖特基二极管的成品率下降。在该方法中,对保护环的近表面区域的少量掺杂会导致势垒层与保护环的p-区域的接触电阻较高,从而导致正向电压增加,降低肖特基二极管的成品率。另外,在该方法中,在产生阴极金属化之前,未将硅衬底研磨至所需的厚度,这会由于硅衬底的串联电阻而引起正向电压的额外增加,导致了按照这种方法制造的肖特基二极管的成品率下降。
另一种已知的肖特基二极管制作方法,包括对已形成第一导电类型的轻掺杂的外延层的,并有第一导电类型的重掺杂的硅衬底的氧化,在硅氧化物中形成窗口,沉积一层由硼离子掺杂的多晶硅,沿着接触窗的周边用对多晶硅等离子体化学蚀刻形成隔离层,硼离子掺杂,形成第二导电类型的保护环,通过涂覆一层铂和之后的热处理后在窗口中形成壁垒层,去除未反应的残留,通过涂覆一层钼形成第二壁垒层,通过涂覆一层铝和光刻对阴极金属化,阳极的金属化。由于在该方法中存在第二钼壁垒层,防止了阳极金属化和硅化铂的第一壁垒层之间的扩散和固相反应。然而,在该方法中,,也没有提供在热处理之前用镍层铂表面的保护,因此,在该方法中,所得的硅化铂的特征由于质量差,反向电流的增加,导致肖特基二极管的成品率降低。根据这种方法制造的合适的肖特基二极管,由于。另外,该方法施加第二钼阻挡层,其特征在于对氧化硅的粘附性差。这导致第二势垒层与氧化硅分离,这意味着场板退化,并且由于反向电流值的增加,导致根据该方法制造的合适的肖特基二极管的成品率降低。而且,在该方法中,保护环的近表面区域的低掺杂程度也导致势垒层与保护环的p-区域的高接触电阻,这导致正向电压的增加和成品率降低。另外,在这种方法中,在产生阴极金属化层之前,硅衬底也没有被研磨到所需的厚度,这导致了硅衬底的串联电阻的正向电压的额外增加,成品率的降低。
此外,有些工作还提出另外一种制造肖特基二极管的方法,包括将第一导电类型的重掺杂硅衬底与已形成的相同导电类型的轻掺杂外延层氧化,形成保护层在外延层中形成第二种导电类型的保护环,在制造肖特基二极管的方法氧化硅中形成窗口,通过施加一层铂和一层难熔金属在窗口中形成第一壁垒层,然后在惰性或还原介质中进行热处理以去除未反应的残留物,通过施加一层难熔金属形成第二壁垒层,通过钛,镍和银依次沉积层形成阳极金属化层,然后进行光刻;通过钛,镍和银依次地沉积来形成阴极金属化层。在这种方法中,保护环的近表面区域的掺杂程度的增加在某种程度上减小了第一壁垒层与保护环的p-区域的接触电阻。然而,在该方法中,在热处理之前,铂表面被钼层保护;因此,在该方法中,由于在硅化铂-钼界面处的机械应力的值较大,导致反向电流值的增加和根据对比例所制造的肖特基二极管的成品率下降。另外,该方法不仅在接触窗内而且还在氧化硅的表面上形成第二壁垒层。由于钼的对氧化硅的附着力很差,因此在对比例方法中,由于第二势垒层与氧化硅的脱落,导致了场板的劣化,从而增加反向电流值,降低产品良率。此外,在这种方法中,阳极金属化的钛层直接施加到钼的第二势垒层上,这导致明显的机械应力集中在钛-钼界面上,并导致阳极金属化层的脱落,降低的肖特基二极管的成品率。尽管保护环的近表面区域的掺杂程度增加了,但是该方法的特征仍然在于势垒层与保护环的p-区域的高接触电阻,这导致正向电压并降低和成品率的下降。在产生阴极金属之前,该方法也没有将硅衬底研磨到所需的厚度,这会导致硅衬底的串联电阻两端的正向电压进一步增加,从而导致成品率下降。
发明内容
本发明的目的是设计制造一种高效功率肖特基二极管以解决已知反向电流大与正向电压高的问题,并显著改善肖特基二极管质量并提高成品率。关键工艺技术包括对已形成第一导电类型的轻掺杂的外延层的,并有第一导电类型的重掺杂的硅衬底的氧化,在外延层中形成第二导电类型的保护环,在氧化硅中形成窗口,通过施加铂层和一层难熔金属在窗口中形成第一壁垒层,然后在惰性或还原性环境中进行热处理并除去未反应的残留物,通过施加难熔金属形成第二壁垒层,通过镍和银依次沉积层和后面的光刻形成阳极金属化层;研发相关的特殊工艺,如在阳极金属化前对硅衬底进行研磨至所需要的厚度,在保护环形成之后,再在保护环的近表面区域在进行离子掺杂,等。相应地,本发明提供的技术方案如下:
一种制造肖特基二极管的方法,包括以下步骤:
S1、对已形成第一导电类型的轻掺杂的外延层的,并有第一导电类型的重掺杂的硅衬底的表面氧化,形成表面二氧化硅层;
S2、在外延层中形成第二导电类型的保护环,并在二氧化硅层中形成接触窗口;
S3、通过施加铂层和一层难熔金属在接触窗口中形成第一壁垒层;
S4、在惰性或还原性环境中进行热处理并除去未反应的残留物;
S5、通过施加难熔金属形成第二壁垒层;
S6、在器件表面依次沉积钛、镍和银沉积层,光刻形成阳极金属化层;
S7、在器件另一表面依次沉积钛,镍和银形成阴极。
优选地,S2所述在外延层中形成第二导电类型的保护环包括:对表面二氧化硅层进行光刻,在光刻位置的外延层中形成P型保护环。
优选地,S2所述保护环形成后,将硼离子掺杂到保护环的近表面区域。
优选地,上述硼离子掺杂200-300μC(1.2-1.9E15)/cm2的剂量和10-20keV的能量进行。
优选地,S2所接触窗口,以保护环裸露面积为整体的1/2为准。
优选地,S3所述难熔金属包括金属镍。
优选地,S3所述难熔金属,厚度为20-100nm。
优选地,S4所述热处理,热处理环境温度为525-575℃,处理时长15-60min。
优选地,S5所述难熔金属包括金属钒。
优选地,S5具体包括:第二壁垒层在壁垒层与硅氧化物之间有间隙的窗口中,通过在保护环上方涂覆钒层并后续光刻而形成。
优选地,S5中,涂覆的钒层厚度为0.1-0.3μm。
优选地,S6制备阳极金属化层前,先在器件表面制备铝或铝合金缓冲金属层。
优选地,S6中在器件表面制备铝或铝合金缓冲金属层的方法包括沉积或涂覆。
优选地,S6中制备铝或铝合金缓冲金属层的厚度为0.5-5.0μm。
优选地,在S7或S6之前,对硅衬底进行研磨,直到达到所需要的厚度为止。
有益效果
本发明的有益效果及其机理如下:
在铂的势垒层与硅衬底在热作用下通过固相反应形成硅化铂的过程中,硅化物的形成过程受到氧气对铂扩散过程的阻碍。这导致铂层到硅化物的不完全过渡,并导致硅化铂阻挡层的性能不均匀。在对比例方法中,通过施加一层铂和一层钼并随后进行热处理,在窗口中形成第一阻挡层来解决该问题。
然而,钼层的特征在于明显的机械应力,另外,在热处理过程中通过固相反应形成硅化铂的过程伴随着体积的减小,并且钼层不与硅进行固相反应,因此,高达2.0GPa的机械应力集中在硅化铂与钼的界面。
如此高的机械应力足以破坏硅化铂的第一势垒层或使其脱离钼层,这导致反向电流增加和二极管的产率降低。沉积厚度为20-100nm的镍层作为第一势垒层的难熔金属层阻止了在两层铂镍结构的热处理期间氧气往铂层扩散的过程。这有助于铂层与硅衬底的反应的完成,并确保由具有均一性质的硅化铂势垒层的形成,进而导致反向电流的减少,从而得到改善肖特基二极管的性能改善二极管的成品率增加。
另外,镍层也与硅发生固相反应,并且镍和硅化铂层发生均匀混合。一方面,这消除了大机械应力的出现,另一方面,它使外势垒层的势垒对延层的硅的高度降低了20-40mV,从而降低了正向电压。
当沉积厚度小于20nm的镍层时,由于镍层的厚度不足以在两层铂镍结构的热处理过程时阻止氧气往的铂扩散,无法降低肖特基势垒的高度,因此反向电流和正向电压也没有降低,成品率也达不到改善。当镍层沉积厚度大于100nm时,观察到反向电流增加并且成品率降低,这是由于势垒的高度降低太大所致。
在525-575℃的温度下对两层铂-镍结构进行热处理15至60分钟,可确保硅化铂形成的固相反应的完成。在较低的热处理温度和处理时间较为短的情况下,铂不会完全转化为硅化物,这会导致反向电流增加,质量下降以及成品率。在高于575℃的热处理温度和超过60分钟的热处理时间下,观察到反向电流增加,肖特基二极管的成品率下降,这与氧气往硅化物层扩散中有关,镍到与硅的界面扩散,以及硅化铂层中的机械应力增加。
在有间隙的窗口中保护环上方在势垒层和氧化硅之间形成难熔金属的第二势垒层对于保护硅化铂的第一势垒层不受外部影响是必要的。
使用钒作为第二势垒层的材料,不仅可以保证第二势垒层的保护性能,而且可以改善其对第一硅化铂势垒层的粘附性。另外,与钼相比,在钒膜中观察到较低的机械应力值。
因此,如果第二势垒层由钼制成,则观察到其与第一势垒层的硅化铂的脱离,反向电流急剧增加,并且产率降低。如果第二势垒层和氧化硅之间的间隙没制成,则第二势垒层将暴露于氧化硅,与硅或硅化铂相比,第二氧化层的粘附性降低。
这导致第二势垒层从氧化硅上脱层,并导致反向电流增加,肖特基二极管的性能下降和良品率的降低。如果第二势垒层和氧化硅之间的间隙延伸到保护环之外,那么将不会在肖特基二极管的有源区域上提供第一势垒层不受外部影响的保护,这将导致反向电流增加,肖特基二极管的性能下降,良率的下降。
钒的第二势垒层的最佳厚度范围是0.1至0.3微米。当钒的第二势垒层的厚度小于0.1微米时,不能为第一势垒层提供足够的保护以免受外部影响,并且反向电流增加,肖特基二极管的性能和良率下降并。当钒的第二势垒层的厚度大于0.3微米时,在其中的机械应力会增加,从而导致反向电流增加,性能和产率下降。
沉积厚度为0.5至5.0微米的较厚的铝或铝合金缓冲层,可以通过改善肖特基二极管阳极与氧化硅以及第二势垒的附着力来提高其金属化层质量。这是由于集中在处于高塑性材料中(例如铝及其合金)的第二势垒层的界面处的机械应力的匹配所至。当铝或其合金层的厚度小于0.5微米(μm)时,由于缓冲层的厚度不足以匹配机械应力,因此无法实现肖特基二极管的阳极的金属化质量的显着改善,这会导致二极管的良率下降,反向电流和正向电压增加。当铝或其合金的缓冲层的厚度大于5.0微米时,肖特基二极管的良率没有进一步增加。
以1.2-1.9E15/cm2的剂量和10-20keV的能量对保护环的近表面区域进行硼离子掺杂,可保证在保护环区域的表面硼浓约10E20cm-3,允许减小第一势垒层与直流电压的接触电阻并提高产品良率。如果在保护环的近表面区域中用硼掺杂的离子的剂量小于1.2E15/cm2,则无法获得明显的改善。
如果在保护环的近表面区域中硼掺杂离子的剂量大于1.9E15/cm2,则无法实现进一步的改善。用10-20keV的硼进行离子掺杂的能量范围也是最佳的,因为在较低的离子注入能量下,大多数杂质处于表面上,并在热处理后溶解在硅化铂中。在高能量下,杂质的深度增加得如此之多,以至于保护环的p-n结的雪崩击穿电压降低,反向电流增加,合适的肖特基二极管的产量降低。
为了减小串联电阻,在产生阴极金属化之前将硅衬底研磨到所需的厚度,这由于正向电压的降低而导致合适的肖特基二极管的产量的增加。如果在形成肖特基二极管的固态结构的较早阶段将硅衬底研磨到给定的厚度,则由于在形成肖特基二极管结构的过程中硅衬底容易产生断裂而降低产品良率。如果在产生阴极的金属化之前未将硅衬底研磨至设定厚度,则由于正向电压的增加,合适的肖特基二极管的良率降低。
附图说明
图1为对比例方法制造的肖特基二极管的结构,包括用形成第二导电类型的轻掺杂外延层第一导电类型的重掺杂硅衬底氧化,在外延层中形成具有第二导电类型的保护环,在二氧化硅中形成窗口,通过施加一层铂和一层难熔金属及其后的热处理和未反应残留物的去除在的窗口中形成第一势垒层,通过施加难熔金属形成第二势垒层,通过依次淀积钛,镍和银层和随后的光刻技术在阳极上形成金属层,在晶片背面依次沉积钛,镍和银的层来制成阴极的金属化;
图2-14示出了根据本发明的方法制造肖特基二极管结构的步骤;
图2示出了第一导电类型的重掺杂对比例硅衬底,其具有形成的相同导电类型的轻掺杂外延层;
图3为氧化后的器件结构示意图;
图4是光刻之后的器件结构示意图;
图5是在外延层中形成第二种导电类型的保护环之后的器件结构示意图;
图6是在保护环的近表面区域的硼中离子掺杂后的器件结构示意图;
图7是在氧化硅中形成接触窗口之后的器件结构示意图;
图8是在淀积铂和镍层之后的器件结构示意图;
图9是通过对两层结构的铂和镍进行热处理形成硅化铂层之后的器件结构示意图;
图10是除去未反应的残留后的器件结构示意图;
图11是在接触窗口中在有间隙的势垒层和二氧化硅之间,在保护环上方形成第二势垒层后的器件结构示意图;
图12是在淀积铝或其合金的缓冲层并且依次淀积钛,镍和银层之后的器件结构示意图;
图13是通过光刻形成阳极金属化之后的器件结构示意图;
图14是将硅衬底研磨至所需厚度并通过依次淀积钛,镍,银层使阴极金属化之后的器件结构示意图;
图15镍层厚度,硅衬底的热处理和研磨模式对肖特基二极管的电参数和良率的影响比较数据(表1);
图16有关电气参数和肖特基二极管的成品率比较数据,第二势垒层的厚度和位置以及缓冲层的材料和厚度对成品率的影响(表2);
图17保护环近表面区域的硼离子掺杂模式对电气参数和肖特基二极管成品率的比较数据(表3)。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
除非特别指出,以下实施例和对比例为平行试验,采用同样的处理步骤和参数。
对比例:一种制造肖特基二极管的方法(图1):
包括将第一导电类型的重掺杂硅衬底与已形成的相同导电类型的轻掺杂外延层氧化,形成保护层在外延层中形成第二种导电类型的保护环,在制造肖特基二极管的方法氧化硅中形成窗口,通过施加一层铂和一层难熔金属在窗口中形成第一壁垒层,然后在惰性或还原介质中进行热处理以去除未反应的残留物,通过施加一层难熔金属形成第二壁垒层,通过钛,镍和银依次沉积层形成阳极金属化层,然后进行光刻;通过钛,镍和银依次地沉积来形成阴极金属化层。
所得器件结构如图1所示。
在这种方法中,保护环的近表面区域的掺杂程度的增加在某种程度上减小了第一壁垒层与保护环的p-区域的接触电阻。然而,在该方法中,在热处理之前,铂表面被钼层保护;因此,在该方法中,由于在硅化铂-钼界面处的机械应力的值较大,导致反向电流值的增加和根据对比例所制造的肖特基二极管的成品率下降。另外,该方法不仅在接触窗内而且还在氧化硅的表面上形成第二壁垒层。由于钼的对氧化硅的附着力很差,因此在对比例方法中,由于第二势垒层与氧化硅的脱落,导致了场板的劣化,从而增加反向电流值,降低产品良率。此外,在这种方法中,阳极金属化的钛层直接施加到钼的第二势垒层上,这导致明显的机械应力集中在钛-钼界面上,并导致阳极金属化层的脱落,降低的肖特基二极管的成品率。尽管保护环的近表面区域的掺杂程度增加了,但是该方法的特征仍然在于势垒层与保护环的p-区域的高接触电阻,这导致正向电压并降低和成品率的下降。在产生阴极金属之前,该方法也没有将硅衬底研磨到所需的厚度,这会导致硅衬底的串联电阻两端的正向电压进一步增加,从而导致成品率下降。
实施例:制造肖特基二极管:
S1、对已形成第一导电类型的轻掺杂的外延层的,并有第一导电类型的重掺杂的硅衬底的表面氧化,形成表面二氧化硅层;
S2、在外延层中形成第二导电类型的保护环,并在二氧化硅层中形成接触窗口;
S3、通过施加铂层和一层难熔金属在接触窗口中形成第一壁垒层;
S4、在惰性或还原性环境中进行热处理并除去未反应的残留物;
S5、通过施加难熔金属形成第二壁垒层;
S6、在器件表面依次沉积钛、镍和银沉积层,光刻形成阳极金属化层;
S7、在器件另一表面依次沉积钛,镍和银形成阴极。
S2所述在外延层中形成第二导电类型的保护环包括:对表面二氧化硅层进行光刻,在光刻位置的外延层中形成P型保护环。
S2所述保护环形成后,将硼离子掺杂到保护环的近表面区域。
上述硼离子掺杂200-300μC(1.2-1.9E15)/cm2的剂量和10-20keV的能量进行。
S2所接触窗口,以保护环裸露面积为整体的1/2为准。
S3所述难熔金属包括金属镍。
S3所述难熔金属,厚度为20-100nm。
S4所述热处理,热处理环境温度为525-575℃,处理时长15-60min。
S5所述难熔金属包括金属钒。
S5具体包括:第二壁垒层在壁垒层与硅氧化物之间有间隙的窗口中,通过在保护环上方涂覆钒层并后续光刻而形成。
S5中,涂覆的钒层厚度为0.1-0.3μm。
S6制备阳极金属化层前,先在器件表面制备铝或铝合金缓冲金属层。
S6中在器件表面制备铝或铝合金缓冲金属层的方法包括沉积或涂覆。
S6中制备铝或铝合金缓冲金属层的厚度为0.5-5.0μm。
在S7或S6之前,对硅衬底进行研磨,直到达到所需要的厚度为止。
具体为:砷掺杂的电阻率为0.003Ohm-cm的n型单晶硅的原始衬底,晶向为(111),厚度为440-480μm,形成的磷轻掺杂n-外延层的厚度为4.5-5.5μm和电阻率为0.55-0.65Ohm.cm(图2)。用扩散系统在950℃温度下进行氧化,直到硅氧化物的厚度达到0.35-0.41μm的厚度(图3)。通过标准光刻方法在二氧化硅中制成后续用于保护环的窗口。以60keV的加速电压和5.6E13/cm2的剂量进行硼离子注入。在热扩散炉中对已形成的结构在氧气气氛中,1050℃的温度下退火,直到获得深度为1.1微米的P型保护环,其表面电阻(面积电阻率)为1000欧姆/平方。二氧化硅厚度为0.43μm(图5)。在保护环上对氧化硅进行刻蚀到剩余厚度值为
Figure BDA0003131023380000141
用硼离子掺杂并在热扩散炉中在1000℃的温度下,在氮气环境中对器件结构退火30分钟,以便在保护环的表面附近发生合金化(图6)。然后,通过光刻在二氧化硅中形成窗口(图7)。在H2SO4+H2O2+H2O(硫酸+双氧水+水),H2O2+NH4OH+H2O(双氧水+氢氧化铵+水)热溶液中对晶片表面进行化学处理后,在真空薄膜淀积装置上进行铂和镍薄膜层的淀积(图8)。然后,在热扩散炉中对所得器件结构在惰性气体环境下进行热处理,其结果是在窗口中形成了第一层硅化铂势垒层(图9)。下一工艺步骤是去除未反应的铂和镍金属残留物(图10)。金属钒的第二势垒层是通过在真空薄膜淀积装置上真空淀积并随后进行光刻而形成(图11)。然后,在真空薄膜淀积装置上淀积一层铝或其合金,并在另一台真空薄膜淀积装置上依次淀积钛,镍(镍-钒),银阳极金属化层(图12)。阳极金属化的形成用光刻及刻蚀工艺完成(图13)。然后,在用胶带保护平面后,在晶片抛磨装置上用金刚石砂轮将晶片衬底的背面抛光至300微米的厚度,然后去除胶带,在真空薄膜淀积装置中依次淀积钛,镍(镍-钒)和银金属层,对二极管阴极进行金属化。在形成肖特基二极管的有源结构并进行功能测试后,完成器件的封装。
在上述方案参数可变范围内,进行不同参数组合的试验,并对制备的二极管进行性能检测和比较,细节和结果如下:
图15示出了关于肖特基二极管的电参数和成品率取决于镍层的厚度以及硅基板的热处理和研磨模式的比较数据。其中,Y1/Y2**表示用本发明制作的肖特基二极管封装后获得的成品率Y1与对比例制作的器件成品率Y2之比。其中
图15(表1)制备二极管过程中,镍层厚度、热处理时间、温度等在上述范围内取变量;第二势垒层厚度、缓冲层材料、厚度、离子掺杂剂量、能量等取定值,分别为:第二势垒层(钒)厚度0.15μm,缓冲层材料:Al-1%Si,合金厚度为3.0μm,离子掺杂剂量、能量200μC/cm2/10KeV。
从图15中可以看到,镍层厚度20-100nm的取值范围是最佳的。当镍层厚度小于20nm时,反向电流增加,并且由于没有提供足够的保护使铂不受氧扩散的作用,因此降低了良率。在大于100nm的镍层厚度下,由于肖特基势垒的第一势垒层对硅的势垒高度减小,因此观察到了反向电流的增加和成品率降低。从图15还可以看出,在525-575℃温度下进行15-60分钟的热处理可获得最佳结果。在温度较底和处理时间较短的情况下,由于硅化铂的形成不完全,观察到反向电流增加,而且肖特基二极管的成品率下降。如果超过要求的温度和热处理时间的上限,则由于氧扩散到硅化物层中,镍扩散到硅化物层中,反向电流也会增加,氧气往硅化物里扩散,钒往硅化物与硅之间的界面扩散,硅化铂的机械应力增加,这些因素都会导致成品率降低。另外,从图15中可以看出,在产生阴极金属化之前研磨硅衬底使得可以降低肖特基二极管的正向电压并增加成品率。
图16显示了有关电气参数和肖特基二极管的成品率比较数据,第二势垒层的厚度和位置以及缓冲层的材料和厚度对成品率的影响。其中,Y1/Y2**表示用本发明制作的肖特基二极管封装后获得的成品率Y1与对比例制作的器件成品率Y2之比。
图16(表2)制备二极管过程中,第二势垒层厚度、缓冲层材料、厚度等取变量;包括镍层厚度、热处理时间、温度、离子掺杂剂量、能量等取定值,分别为:镍层厚度60nm,热处理时间30min,温度550℃,离子掺杂剂量、能量200μC/cm2/10KeV。
从图16可以看出,当在有间隙的窗口中,第一势垒层之上和二氧化硅层之间保护环上方形成厚度为0.1-0.3μm的钒金属第二势垒层时,可获得解决问题的最佳结果。从图16还可以看出,缓冲层的厚度的最佳范围是0.5-5.0微米。另外,使用铝或其合金作为缓冲层材料之间没有根本区别。
图17给出了保护环近表面区域的硼离子掺杂模式对电气参数和肖特基二极管成品率的比较数据。其中,Y1/Y2**表示用本发明制作的肖特基二极管封装后获得的成品率Y1与对比例制作的器件成品率Y2之比。
图17(表3)制备二极管过程中,离子掺杂剂量、能量等取变量,包括第二势垒层厚度、缓冲层材料、厚度、镍层厚度、热处理时间、温度等取定值,包括:第二势垒层厚度0.15微米;缓冲层材料:Al-1%Si,合金厚度为3.0μm;离子掺杂剂量、能量200μC/cm2/10KeV;镍层厚度60nm;热处理时间30min,温度550℃。
如图17所示,在离子能量为10-20keV的情况下,使用1.2-1.9E15/cm2的硼离子剂量进行掺杂,可以获得最佳结果。表1-3的分析表明,与对比例相比,本发明提出的制造肖特基二极管的方法可将肖特基二极管的反向电流降低1.9-23.6倍以上,将肖特基二极管的正向电压降低1.03倍-1.05倍,并将合适的肖特基二极管的输出提高2.14-4.35倍。
因此,与对比例相比,本发明所提出的用于制造肖特基二极管的新方法可以大幅度增加肖特基二极管的成品率,解决反向电流大与正向电压高的问题。
以上对本发明优选的具体实施方式和实施例作了详细说明,但是本发明并不限于上述实施方式和实施例,在本领域技术人员所具备的知识范围内,还可以在不脱离本发明构思的前提下作出各种变化。

Claims (10)

1.一种制造肖特基二极管的方法,其特征在于:包括以下步骤:
S1、对已形成第一导电类型的轻掺杂的外延层的,并有第一导电类型的重掺杂的硅衬底的表面氧化,形成表面二氧化硅层;
S2、在外延层中形成第二导电类型的保护环,并在二氧化硅层中形成接触窗口;
S3、通过施加铂层和一层难熔金属在接触窗口中形成第一壁垒层;
S4、在惰性或还原性环境中进行热处理并除去未反应的残留物;
S5、通过施加难熔金属形成第二壁垒层;
S6、在器件表面依次沉积钛、镍和银沉积层,光刻形成阳极金属化层;
S7、在器件另一表面依次沉积钛,镍和银形成阴极。
2.根据权利要求1所述的制造肖特基二极管的方法,其特征在于:S2所述在外延层中形成第二导电类型的保护环包括:对表面二氧化硅层进行光刻,在光刻位置的外延层中形成P型保护环。
3.根据权利要求1所述的制造肖特基二极管的方法,其特征在于:S2所述保护环形成后,将硼离子掺杂到保护环的近表面区域;硼离子掺杂以200-300μC(1.2-1.9E15)/cm2的剂量和10-20keV的能量进行。
4.根据权利要求1所述的制造肖特基二极管的方法,其特征在于:S3所述难熔金属包括金属镍;厚度为20-100nm。
5.根据权利要求1所述的制造肖特基二极管的方法,其特征在于:S4所述热处理,热处理环境温度为525-575℃,处理时长15-60min。
6.根据权利要求1所述的制造肖特基二极管的方法,其特征在于:S5所述难熔金属包括金属钒;S5具体包括:第二壁垒层在壁垒层与硅氧化物之间有间隙的窗口中,通过在保护环上方涂覆钒层并后续光刻而形成。
7.根据权利要求6所述的制造肖特基二极管的方法,其特征在于:S5中,涂覆的钒层厚度为0.1-0.3μm。
8.根据权利要求1所述的制造肖特基二极管的方法,其特征在于:S6制备阳极金属化层前,先在器件表面制备铝或铝合金缓冲金属层。
9.根据权利要求8所述的制造肖特基二极管的方法,其特征在于:S6中制备铝或铝合金缓冲金属层的厚度为0.5-5.0μm。
10.根据权利要求1、8或9任一项所述的制造肖特基二极管的方法,其特征在于:在S7或S6之前,对硅衬底进行研磨,直到达到所需要的厚度为止。
CN202110703190.3A 2021-06-24 2021-06-24 一种制造肖特基二极管的方法 Pending CN113314412A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110703190.3A CN113314412A (zh) 2021-06-24 2021-06-24 一种制造肖特基二极管的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110703190.3A CN113314412A (zh) 2021-06-24 2021-06-24 一种制造肖特基二极管的方法

Publications (1)

Publication Number Publication Date
CN113314412A true CN113314412A (zh) 2021-08-27

Family

ID=77380029

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110703190.3A Pending CN113314412A (zh) 2021-06-24 2021-06-24 一种制造肖特基二极管的方法

Country Status (1)

Country Link
CN (1) CN113314412A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373573A (ja) * 1989-08-14 1991-03-28 Sanken Electric Co Ltd シヨットキバリア半導体装置
JPH0832093A (ja) * 1994-07-19 1996-02-02 Rohm Co Ltd ショットキー・バリヤ・ダイオードの製造方法
GB2341276A (en) * 1998-09-01 2000-03-08 Int Rectifier Corp Schottky diode with shortened barrier metal contact layer
US20060006506A1 (en) * 2004-07-09 2006-01-12 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2006049580A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
US20070212862A1 (en) * 2006-03-07 2007-09-13 International Rectifier Corporation Process for forming schottky rectifier with PtNi silicide schottky barrier
JP2010062518A (ja) * 2008-08-05 2010-03-18 Fuji Electric Systems Co Ltd ショットキーバリアダイオードとその製造方法
CN104103513A (zh) * 2013-04-03 2014-10-15 哈尔滨工大华生电子有限公司 一种高反压肖特基二极管制造工艺
CN104701387A (zh) * 2015-02-13 2015-06-10 天津中环半导体股份有限公司 一种提高温度循环能力的肖特基器件金属结构及制造工艺
CN106057935A (zh) * 2016-08-09 2016-10-26 浙江美晶科技有限公司 一种应力改善型的轴向旁路光伏二极管
CN108493256A (zh) * 2018-04-28 2018-09-04 江阴新顺微电子有限公司 一种无铝下cvd肖特基二极管芯片及制造工艺
RU2703931C1 (ru) * 2019-04-15 2019-10-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Способ изготовления кремниевых диодов шоттки

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0373573A (ja) * 1989-08-14 1991-03-28 Sanken Electric Co Ltd シヨットキバリア半導体装置
JPH0832093A (ja) * 1994-07-19 1996-02-02 Rohm Co Ltd ショットキー・バリヤ・ダイオードの製造方法
GB2341276A (en) * 1998-09-01 2000-03-08 Int Rectifier Corp Schottky diode with shortened barrier metal contact layer
US20060006506A1 (en) * 2004-07-09 2006-01-12 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2006049580A (ja) * 2004-08-04 2006-02-16 Matsushita Electric Ind Co Ltd ショットキーバリアダイオード
US20070212862A1 (en) * 2006-03-07 2007-09-13 International Rectifier Corporation Process for forming schottky rectifier with PtNi silicide schottky barrier
JP2010062518A (ja) * 2008-08-05 2010-03-18 Fuji Electric Systems Co Ltd ショットキーバリアダイオードとその製造方法
CN104103513A (zh) * 2013-04-03 2014-10-15 哈尔滨工大华生电子有限公司 一种高反压肖特基二极管制造工艺
CN104701387A (zh) * 2015-02-13 2015-06-10 天津中环半导体股份有限公司 一种提高温度循环能力的肖特基器件金属结构及制造工艺
CN106057935A (zh) * 2016-08-09 2016-10-26 浙江美晶科技有限公司 一种应力改善型的轴向旁路光伏二极管
CN108493256A (zh) * 2018-04-28 2018-09-04 江阴新顺微电子有限公司 一种无铝下cvd肖特基二极管芯片及制造工艺
RU2703931C1 (ru) * 2019-04-15 2019-10-22 Закрытое акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" Способ изготовления кремниевых диодов шоттки

Similar Documents

Publication Publication Date Title
CA1061915A (en) Method of fabricating metal-semiconductor interfaces
JP6099298B2 (ja) SiC半導体デバイス及びその製造方法
JP5594336B2 (ja) 半導体装置およびその製造方法
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
EP2388803B1 (en) Silicon carbide semiconductor device and method for producing silicon carbide semiconductor device
WO2018117832A1 (en) Method for manufacturing photovoltaic cells with a rear side polysilicon passivating contact
US8765523B2 (en) Method for manufacturing semiconductor device including Schottky electrode
JP2836790B2 (ja) ダイヤモンド薄膜へのオーミック電極形成方法
US9105558B2 (en) Silicon carbide semiconductor device and manufacturing method of the same
CN116387155A (zh) Igbt器件的制作方法及igbt器件
US3488235A (en) Triple-epitaxial layer high power,high speed transistor
CN110112055A (zh) 一种用于晶圆表面保护碳膜的去除方法
CN113314412A (zh) 一种制造肖特基二极管的方法
CN106575610B (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
Zhang et al. Silicon nitride barrier layers mitigate minority-carrier lifetime degradation in silicon wafers during simulated MBE growth of III–V layers
US5382808A (en) Metal boride ohmic contact on diamond and method for making same
JP6051573B2 (ja) 半導体装置の製造方法
EP4002430A1 (en) Bonded wafer and method of producing bonded wafer
CN107623029B (zh) 欧姆接触结构制备工艺及结构
CN116864379B (zh) 欧姆接触电极的制备方法
CN114300581B (zh) 光敏元件的制备方法及半导体器件
CN117316764B (zh) 一种半导体硅晶片处理方法
CN117373926A (zh) 一种氧化镓纵向mosfet器件的制备方法
JP7220572B2 (ja) Dlts測定用電極の作製方法
KR101833633B1 (ko) 태양전지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210827