CN106575610B - 碳化硅半导体装置的制造方法以及碳化硅半导体装置 - Google Patents

碳化硅半导体装置的制造方法以及碳化硅半导体装置 Download PDF

Info

Publication number
CN106575610B
CN106575610B CN201580007867.2A CN201580007867A CN106575610B CN 106575610 B CN106575610 B CN 106575610B CN 201580007867 A CN201580007867 A CN 201580007867A CN 106575610 B CN106575610 B CN 106575610B
Authority
CN
China
Prior art keywords
silicon carbide
carbide semiconductor
metal
semiconductor device
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580007867.2A
Other languages
English (en)
Other versions
CN106575610A (zh
Inventor
福田祐介
渡部善之
中村俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN106575610A publication Critical patent/CN106575610A/zh
Application granted granted Critical
Publication of CN106575610B publication Critical patent/CN106575610B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors

Abstract

一种碳化硅半导体装置的制造方法，依次包含：研磨工序，通过从第二主面114侧对碳化硅半导体基体110进行研磨，从而在所第二主面形成凹凸；金属薄膜形成工序，在碳化硅半导体基体的第二主面上，形成由可形成金属碳化物的金属构成的金属薄膜118；激光照射工序，通过对金属薄膜进行可见区域或红外区域的激光照射将金属薄膜加热，从而在碳化硅半导体基体与金属薄膜的境界面形成金属碳化物120；蚀刻工序，将有可能形成在所述金属碳化物的表面侧的含金属副生成物层122利用非氧化性药液蚀刻去除，从而使所述金属碳化物露出于表面；以及电极形成工序，在金属碳化物上形成阴电极126。本发明的碳化硅半导体装置的制造方法，是一种不存在碳析出问题，并且能够以低成本制造具有良好电阻特性以及粘着特性的欧姆电极的碳化硅半导体装置的制造方法。

Description

碳化硅半导体装置的制造方法以及碳化硅半导体装置
技术领域
本发明涉及一种碳化硅半导体装置的制造方法以及碳化硅半导体装置。
背景技术
以往，在碳化硅半导体基体处形成纵向功率器件(Power device)时，当形成用于使该功率器件与外部的电路等连接的电极，例如，形成漏(Drain)电极时，为了降低碳化硅半导体基体与漏电极的接触电阻，一般希望在碳化硅半导体基体处形成欧姆(Ohmic)电极。
作为形成欧姆电极的第一方法，被告知的方法有：进行在碳化硅半导体基体处形成Ni薄膜后进行热处理的叫做硅化工艺(Salicide process)，从而在碳化硅半导体基体处形成Ni硅化层。但是，在上述第一方法中，为了使Ni薄膜的由来Ni与碳化硅半导体基体的由来Si发生反应从而形成Ni硅化层，就需要进行1000℃以上的热处理，在碳化硅半导体基体处预先形成有元件的情况下，会有该元件被损坏的问题。
另外，作为形成欧姆电极的方法，被告知的方法有能够解决上述问题的第二方法(例如，参照专利文献1)。该第二方法为：在碳化硅半导体基体910的第一主面912形成未图示的元件(MOS结构)(参照图10(a)以及图10(b))，然后通过对碳化硅半导体基体910的第二主面914进行研磨从而在第二主面914处形成凹凸(参照图10(c))，然后在该第二主面914处形成可形成硅化物的由金属组成的金属薄膜918(例如Ni薄膜)(参照图10(d))，再然后，通过对金属薄膜918进行紫外区域的激光照射从而在碳化硅半导体基体910与金属薄膜918之间形成金属硅化层920后再形成欧姆电极924(参照图11(a))。再有，在专利文献1中，在形成欧姆电极924后，在欧姆电极924上形成漏电极926(参照图11(b))，在碳化硅半导体基体910的第一主面912侧形成源(Source)电极928以及未图示的栅(Gate)电极(参照图11(c)),从而进行功率MOSFET的制造。
根据该第二方法，由于是通过进行紫外区域的激光照射从而形成金属硅化层，所以不同于上述第一方法，不需要进行高温热处理，即便是在碳化硅半导体基体处预先形成有元件的情况下该元件也不会被损坏，从而能够在碳化硅半导体基体处形成元件后形成欧姆电极。
先行技术文献
专利文献
专利文献1专利第5460975号公报
然而，在上述第二方法中，碳化硅半导体基体在收到紫外区域的激光直接照射后，会有碳(Carbon)析出从而产生出电极的剥离现象(特别是欧姆电极924与金属衬垫(Backmetal)(该情况下为漏电极926)剥离的现象)的问题。另外，由于金属薄膜在紫外区域的衰减系数低导致硅化反应不充分，并且会出现欧姆电极的电阻特性以及粘着性劣化(即电阻值升高粘着度降低)的情况发生的问题。再有，因紫外区域的激光的照射装置极其昂贵，还存在制造成本高的问题。
本发明鉴于以上问题，以提供一种碳化硅半导体装置的制造方法以及碳化硅半导体装置为目的，其没有碳析出的问题，并且能够以低成本制造具有良好电阻特性以及粘着特性的欧姆电极。
发明内容
本发明的碳化硅半导体装置的制造方法，其特征在于，依次包括：碳化硅半导体基体准备工序，准备具有元件形成面即第一主面以及该第一主面的相反面即第二主面的碳化硅半导体基体；研磨工序，通过从所述第二主面侧对所述碳化硅半导体基体进行研磨从而在所述第二主面形成凹凸；金属薄膜形成工序，在所述碳化硅半导体基体的所述第二主面上，形成由可形成金属碳化物的金属构成的金属薄膜；激光(Laser)照射工序，通过对所述金属薄膜进行可见区域或红外区域的激光照射将所述金属薄膜加热，从而在所述碳化硅半导体基体与所述金属薄膜的境界面形成金属碳化物；蚀刻(Etching)工序，将有可能形成在所述金属碳化物的表面侧的含金属副生成物层利用非氧化性药液蚀刻去除，从而使所述金属碳化物露出于表面；以及电极层形成工序，在所述金属碳化物上形成电极层。
在本发明的碳化硅半导体装置的制造方法中，可形成所述金属碳化物的金属，最好是由从Ti、Ta、W以及Mo和由上述这些的合金构成的群中选出的一种或两种以上的金属所构成的。
在本发明的碳化硅半导体装置的制造方法中，可形成所述金属碳化物的金属最好是由Ti或Ti合金构成。
在本发明的碳化硅半导体装置的制造方法中，所述可见区域或红外区域的激光最好为绿激光(Green laser)(波长：532nm)。
在本发明的碳化硅半导体装置的制造方法中，最好是以可在所述碳化硅半导体基体与所述金属薄膜的境界面形成所述金属碳化物，并且通过透过所述金属薄膜的激光，使碳化硅半导体基体的所述第一主面侧的温度不超过形成元件时的最高工艺(Process)温度为条件来实施所述激光照射工序。
再有，在上述条件中，还包含有激光的功率(Power)、激光的波长、激光的光斑直径(Spot diameter)、激光的聚光角度、激光的扫描速率(Scan rate)、激光的照射方法(连续照射或间歇照射)、金属薄膜的厚度、半导体基体的厚度等的相关条件。
在本发明的碳化硅半导体装置的制造方法中，通过所述金属薄膜形成工序形成的所述金属薄膜的厚度最好在50nm～350nm的范围内。
在本发明的碳化硅半导体装置的制造方法中，最好是以到达距离所述碳化硅半导体基体与所述金属薄膜的境界面50nm深度的位置上的激光的光量在10％以下为条件来开始所述激光照射工序。
在本发明的碳化硅半导体装置的制造方法中，所述蚀刻工序中最好也将有可能形成在所述金属碳化物的表面侧的硅(Silicon)氧化物利用所述非氧化性药液蚀刻去除。
在本发明的碳化硅半导体装置的制造方法中，最好是实施所述研磨工序使所述第二主面的算术平均粗糙度Ra在30nm～300nm范围内。
在本发明的碳化硅半导体装置的制造方法中，最好是以所述激光不照射在划片槽(Scribe Line)上为条件来实施所述激光照射工序。
本发明的碳化硅半导体装置，其特征在于，包括：碳化硅半导体基体，具有作为元件形成面的第一主面，以及作为该第一主面的相反面并且为凹凸面的第二主面；金属碳化物，形成于(位于)所述碳化硅半导体基体的所述第二主面上；以及电极层，形成于(位于)所述金属碳化物上。
发明效果
根据本发明的碳化硅半导体装置的制造方法，由于能够通过对由可形成金属碳化物的金属构成的金属薄膜进行可见区域或红外区域的激光照射从而形成金属碳化物来形成欧姆电极，因此不存在碳析出的问题。
另外，根据本发明的碳化硅半导体装置的制造方法，由于金属薄膜的衰减系数在可视区域高于紫外区域，因此能够充分地进行金属碳化反应，这样欧姆电极的电阻特性以及粘着特性就不容易劣化。
再有，根据本发明的碳化硅半导体装置的制造方法，由于可见区域或红外区域的激光照射装置相比紫外区域的激光照射装置更加便宜，因此与以往相比制造成本更加低廉。
其结果就是，本发明的碳化硅半导体装置的制造方法，是一种没有碳析出的问题，并且能够以低成本制造具有良好电阻特性以及粘着特性的欧姆电极的碳化硅半导体装置的制造方法。
另外，本发明的碳化硅半导体装置，由于能够通过上述的碳化硅半导体装置的制造方法来进行制造，因此是一种不存在碳析出问题，并且具备良好电阻特性以及粘着特性的欧姆电极的，低价格的碳化硅半导体装置。
附图说明
图1是实施方式一所涉及的碳化硅半导体装置的制造方法的说明图。图1(a)～图1(d)为各工序图。
图2是实施方式一所涉及的碳化硅半导体装置的制造方法的说明图。图2(a)～图2(d)为各工序图。再有，图1以及图2中，为了附图的简略化，省略了周边耐压构造的图示。
图3是紫外区域、可见区域、以及红外区域中的金属(Ti、Ni、Mo、W)的衰减系数示意图。
图4是实施方式二所涉及的碳化硅半导体装置的制造方法的说明图。图4(a)～图4(d)为各工序图。
图5是实施方式二所涉及的碳化硅半导体装置的制造方法的说明图。图5(a)～图5(d)为各工序图。再有，图4以及图5中，为了附图的简略化，省略了周边耐压构造的图示。
图6是实施方式三所涉及的碳化硅半导体装置的制造方法的说明图。图6(a)～图6(d)是各工序图。
图7是实施方式三所涉及的碳化硅半导体装置的制造方法的说明图。图7(a)～图7(d)为各工序图。再有，图6以及图7中，为了附图的简略化，省略了元件构造以及周边耐压构造的图示。
图8是实施方式四所涉及的碳化硅半导体装置的制造方法的说明图。图8(a)～图8(c)是各工序图。
图9是实施方式四所涉及的碳化硅半导体装置的制造方法的说明图。图9(a)～图9(c)为各工序图。再有，图8以及图9中，为了附图的简略化，省略了周边耐压构造的图示。
图10是以往的碳化硅半导体装置的制造方法的说明图。图10(a)～图10(d)是各工序图。
图11是以往碳化硅半导体装置的制造方法的说明图。图11(a)～图11(c)为各工序图。再有，图10以及图11中，为了附图的简略化，省略了元件构造以及周边耐压构造的图示。
具体实施方式
下面参照附图中所示的实施方式，对本发明的半导体装置进行说明。
实施方式一
实施方式一是关于pn二极管(Diode)的实施方式。实施方式一所涉及的碳化硅半导体装置的制造方法，依次包括：碳化硅半导体基体准备工序、研磨工序、金属薄膜形成工序、激光照射工序、蚀刻工序、以及电极层形成工序。以下，将参照图1～图3对实施方式一所涉及的碳化硅半导体装置的制造方法进行详细说明。
<碳化硅半导体装置的制造方法>
1.碳化硅半导体基体准备工序
碳化硅半导体基体准备工序为准备具有元件形成面即第一主面112以及该第一主面112的相反面即第二主面114的碳化硅半导体基体110的工序。首先，通过从在n+型碳化硅半导体基板110a上层积有n-型碳化硅异质外延层110b的碳化硅半导体基体110的第一主面侧(此情况下为碳化硅异质外延层110的表面侧)的p型掺杂物的扩散来形成p+型扩散层110c。另外，在碳化硅半导体基体110的第一主面(此情况下为碳化硅异质外延层110的表面)形成未图示的周边耐压构造。通过这样，碳化硅半导体基体110的第一主面112侧就形成有pn结以及周边耐压构造，并且第一主面212成为元件形成面(参照图1(a)以及图1(b))。此情况下，pn结以及周边耐压构造相当于本发明的元件。
2.研磨工序
接下来，在碳化硅半导体基体110的第一主面112形成用于保护元件的保护膜116后，通过从第二主面114侧对所述碳化硅半导体基体110进行研磨从而在第二主面114形成凹凸(参照图1(c))。此时，以第二主面114的算术平均粗糙度Ra在30nm～300nm范围内为目标实施研磨工序。
以第二主面114的算术平均粗糙度Ra在30nm～300nm范围内为目标实施研磨工序的理由如下。即，将第二主面114的算术平均粗糙度Ra设为30nm以上时，第二主面的表面积变大从而在后述的激光照射工序中金属碳化反应就容易进行，另外，由于在后述的激光照射工序中激光容易变得散乱，到达碳化硅半导体基体110的第一主面112的绿激光的强度就会变低，其结果就是，元件的温度不会变高从而元件不容易损坏。另一方面，将第二主面114的算术平均粗糙度Ra设为大于300nm时，碳化硅半导体基体110就容易开裂，所以不理想。从这些观点来说，以第二主面114的算术平均粗糙度Ra在50nm～200nm范围内为目标实施研磨工序更为理想。
再有，在研磨工序中，也可单单在碳化硅半导体基体110的第二主面114形成凹凸，也可在使碳化硅半导体基体110的厚度变薄(例如，400μm→70μm)的同时在碳化硅半导体基体110的第二主面114形成凹凸。
3.金属薄膜形成工序
接下来，在碳化硅半导体基体110的第二主面114上，通过CVD法或溅射(Suttering)法形成由可形成金属碳化物的金属构成的金属薄膜118(参照图1(d))。在实施方式一中，使用Ti薄膜作为金属薄膜118，并且将金属薄膜118的膜厚设为50nm～350nm范围内。
将金属薄膜118的膜厚设为50nm～350nm范围内的理由如下。即，使金属薄膜118的膜厚小于50nm时，在接下来的激光照射工序中就会有无法形成具有足够量的金属碳化物作为欧姆电极的情况发生，另外，由于使绿激光衰减的力量弱，所以到达碳化硅半导体基体110的第一主面112的绿激光的强度就会变高，其结果就是，元件的温度变高从而元件容易损坏，所以不理想。另一方面，使金属薄膜118的膜厚大于350nm时，到达碳化硅半导体基体110与金属薄膜118的界面的绿激光的强度就会变低，其结果就是，会有无法形成具有足够量的金属碳化物作为欧姆电极的情况发生，所以不理想。从这些观点来说，将金属薄膜118的膜厚设为150nm～250nm范围内更为理想。
4.激光照射工序
接下来，从碳化硅半导体基体110的第二主面114侧，通过对金属薄膜118照射可见区域或红外区域的激光后对金属薄膜118加热，从而在碳化硅半导体基体110与金属薄膜118的境界面形成金属碳化物120(参照图2(a))。在实施方式一中，作为可见区域或红外区域的激光，使用的是可见区域的激光(例如，波长为532nm的绿激光)。在实施方式一中，将金属碳化物120作为欧姆电极124。
再有，金属碳化物120也可为层状的金属碳化物(即金属碳化物层)，也可为粒状的金属碳化物(即金属碳化物粒)。无论哪种情况下，金属碳化物120都作为欧姆电极124发挥功能。在激光照射工序中，会有覆盖金属碳化物120的含金属副生成物层122被形成(参照图2(a))，该含金属副生成物层122能够通过记下来的蚀刻工序去除。另外，在激光照射工序中，会有硅氧化物同含金属副生成物层122一起被形成(未图示)，该硅氧化膜也能够通过接下来的蚀刻工序去除。
激光照射工序的条件是，以可在碳化硅半导体基体110与金属薄膜118的境界面形成金属碳化物120，并且通过透过金属薄膜118的激光，使碳化硅半导体基体110的第一主面112侧的温度不超过形成元件时的最高工艺温度为条件。在该条件下，对激光的功率、激光的波长、激光的光斑直径、激光的聚光角度、金属薄膜118的材料、金属薄膜118的厚度、以及碳化硅半导体基体110的厚度等的条件可以进行示例。再有，在激光照射工序中，是以到达距离碳化硅半导体基体110与金属薄膜118的境界面50nm深度的位置上的激光的光量在10％以下(1％以下更好)为条件来开始激光照射工序的。
5.蚀刻工序
接下来，如上述般，将有可能会形成在金属碳化物120的表面侧的含金属副生成物层122(以及硅氧化膜)利用非氧化性药液蚀刻去除从而使金属碳化物120露出于表面(参照图2(b))。通过这样，在接下来的电极形成工序中，就能够在碳化硅半导体基体110的第二主面114上，经由金属碳化物120(欧姆电极124)形成金属衬垫(此情况下为阴电极126)。
作为在蚀刻工序中使用的非氧化性药液，可以使用氟酸系的药剂(例如稀氢氟酸)。
6.电极层形成工序
接下来，在碳化硅半导体基体110的第二主面114上经由金属碳化物120(欧姆电极124)形成阴电极126(参照图2(c))。作为阴电极126，例如使用Ti、Ni、Ag的层积膜。通过这样，金属衬垫(此情况下为阴电极126)与碳化硅半导体基体110就会经由金属碳化物120(欧姆电极124)电连接。然后，在从碳化硅半导体基体110的第一主面112上去除保护膜116的同时，在碳化硅半导体基体110的第一主面112上形成阳电极128(参照图2(d))。作为阳电极128，例如能够很好地使用Ti。
通过实施上述的工序，就能够制造实施方式一所涉及的碳化硅半导体装置(pn二极管)100。
<碳化硅半导体装置>
实施方式一所涉及的碳化硅半导体装置100如图2(d)所示，包括：碳化硅半导体基体110，具有作为元件形成面的第一主面112，以及作为该第一主面112的相反面并且为凹凸面的第二主面114；金属碳化物120，形成在(位于)碳化硅半导体基体110的第二主面114上；电极层(阴电极)126，形成在(位于)金属碳化物120上；以及阳电极128，形成在(位于)碳化硅半导体基体110的第一主面112上。
<碳化硅半导体装置的制造方法的效果>
根据实施方式一所涉及的碳化硅半导体装置的制造方法，由于能够通过对由可形成金属碳化物的金属构成的金属薄膜118(Ti薄膜)进行可见区域或红外区域的激光(绿激光)照射从而形成金属碳化物120来形成欧姆电极124，因此不存在碳析出的问题。
另外，根据实施方式一所涉及的碳化硅半导体装置的制造方法，由于金属薄膜118(Ti薄膜)的衰减系数在可视区域高于紫外区域(参照图3)，因此能够充分地进行金属碳化反应，这样欧姆电极的电阻特性以及粘着特性就不容易劣化。
再有，根据实施方式一所涉及的碳化硅半导体装置的制造方法，由于可见区域或红外区域的激光照射装置相比紫外区域的激光照射装置更加便宜，因此与以往相比制造成本更加低廉。
其结果就是，根据实施方式一所涉及的碳化硅半导体装置的制造方法，是一种没有碳析出的问题，并且能够以低成本制造具有良好电阻特性以及粘着特性的欧姆电极的碳化硅半导体装置的制造方法。
另外，根据实施方式一所涉及的碳化硅半导体装置的制造方法，由于是使用可见区域或红外区域的激光，而非紫外区域的激光对金属薄膜118进行加热，因此透过金属薄膜118的激光的光量就会减少，并且碳化硅半导体基体110的激光吸收率也会降低。其结果就是，因透过金属薄膜118的激光而使碳化硅半导体基体110自身加热的幅度减小，从而能够较少从碳化硅半导体基体110生成的碳的量。
另外，根据实施方式一所涉及的碳化硅半导体装置的制造方法，金属薄膜118为Ti薄膜，即，因为能够形成金属碳化物的金属为Ti，因此不同于W和Mo，能够将含金属副生成物层122(含有Ti、TiSix等)在不使用氧化性药液的情况下蚀刻去除。其结果就是，由于金属碳化物120的表面变得不容易氧化，因此金属碳化物120与金属衬垫(此情况下为阴电极126)的粘着性就不容易劣化。
另外，根据实施方式一所涉及的碳化硅半导体装置的制造方法，由于是使用对于金属薄膜118的衰减系数比紫外区域的激光大的绿激光(波长：532nm、YAG激光的两倍波长)来作为可见区域或红外区域的激光来实施激光照射工序，因此能够通过对金属薄膜118的高效加热来使金属薄膜118高效地变换为金属碳化物120，另外，能够通过减少到达碳化硅半导体基体110的激光的光量从而降低对元件的影响。
另外，根据实施方式一所涉及的碳化硅半导体装置的制造方法，作为金属薄膜118，由于使用的是薄厚在50nm～350nm范围内的Ti薄膜，因此能够稳定地形成足够的量的金属碳化物120来作为欧姆电极124,另外，能够抑制元件温度变高从而导致元件被破坏的事态发生。
<碳化硅半导体装置的效果>
实施方式一所涉及的碳化硅半导体装置，如上述般，由于能够通过实施方式一所涉及的碳化硅半导体装置的制造方法来进行制造，因此是一种不存在碳析出问题，并且具备良好电阻特性以及粘着特性的欧姆电极的，低价格的碳化硅半导体装置。
实施方式二
实施方式二所涉及的碳化硅半导体装置的制造方法，基本上包含与实施方式一所涉及的碳化硅半导体装置的制造方法同样的工序，但是在制造的碳化硅半导体装置并非pn二极管，而是肖特基势垒二极管(Schottky-barrier diode)这一点上来说，不同于实施方式一所涉及的碳化硅半导体装置的制造方法。
像这样，虽然实施方式二所涉及的碳化硅半导体装置的制造方法，在制造的碳化硅半导体装置并非pn二极管，而是肖特基势垒二极管这一点上来说不同于实施方式一所涉及的碳化硅半导体装置的制造方法，但是由于能够通过对由可形成金属碳化物的金属构成的金属薄膜(Ti薄膜)进行可见区域或红外区域的激光(绿激光)照射从而形成金属碳化物来形成欧姆电极，因此与实施方式一所涉及的碳化硅半导体装置的制造方法一样，是一种不存在碳析出问题，并且能够以低成本制造具有良好电阻特性以及粘着特性的欧姆电极的碳化硅半导体装置的制造方法。
实施方式二所涉及的碳化硅半导体装置的制造方法，依次包括：碳化硅半导体基体准备工序；研磨工序；金属薄膜形成工序；激光照射工序；蚀刻工序；以及电极层形成工序。以下，将参照图4～图5对实施方式二所涉及的碳化硅半导体装置的制造方法进行详细地说明。
<碳化硅半导体装置的制造方法>
1.碳化硅半导体基体准备工序
碳化硅半导体基体准备工序为准备具有元件形成面即第一主面以及该第一主面的相反面即第二主面的碳化硅半导体基体的工序。首先，在n+型碳化硅半导体基板210a上形成有n-型碳化硅异质外延层210b的碳化硅半导体基体210的第一主面212上，形成与碳化硅异质外延层210b之间形成肖特基接触的肖特基金属层215。
另外，在碳化硅半导体基体210的第一主面212上形成未图示的周边耐压构造。通过这样，在碳化硅半导体基体210的第一主面212侧就会形成肖特基接触以及周边耐压构造，并且第一主面212成为元件形成面(参照图4(a)以及图4(b))。此情况下，肖特基接触以及周边耐压构造相当于本发明的元件。
2.研磨工序
接下来，与实施方式一的情况一样，在碳化硅半导体基体210的第一主面212形成用于保护元件的保护膜216后，通过从第二主面214侧对所述碳化硅半导体基体210进行研磨从而在第二主面214形成凹凸(参照图4(c))。
3.金属薄膜形成工序
接下来，与实施方式一的情况一样，在碳化硅半导体基体210的第二主面214上，通过CVD法或溅射法形成由可形成金属碳化物的金属构成的金属薄膜218(参照图4(d))。
4.激光照射工序
接下来，与实施方式一的情况一样，从碳化硅半导体基体210的第二主面214侧，通过对金属薄膜218照射可见区域或红外区域的激光后对金属薄膜218加热，从而在碳化硅半导体基体210与金属薄膜218的境界面形成金属碳化物220(参照图5(a))。
5.蚀刻工序
接下来，与实施方式一的情况一样，如上述般将有可能会形成在金属碳化物220的表面侧的含金属副生成物层222(以及硅氧化膜)利用非氧化性药液蚀刻去除从而使金属碳化物220露出于表面(参照图5(b))。
6.电极层形成工序
接下来，与实施方式一的情况一样，在碳化硅半导体基体210的第二主面214上经由金属碳化物220(欧姆电极224)形成阴电极226(参照图5(c))。作为阴电极226，例如使用Ti、Ni、Ag的层积膜。通过这样，金属衬垫(此情况下为阴电极226)与碳化硅半导体基体210就会经由金属碳化物220(欧姆电极224)电连接。然后，在从碳化硅半导体基体210的第一主面212上去除保护膜216的同时，在碳化硅半导体基体210的第一主面212上形成阳电极228(参照图5(d))。
通过实施上述的工序，就能够制造实施方式二所涉及的碳化硅半导体装置(肖特基势垒二极管)200。
实施方式三
实施方式三所涉及的碳化硅半导体装置的制造方法，基本上包含与实施方式一所涉及的碳化硅半导体装置的制造方法同样的工序，但是在制造的碳化硅半导体装置并非pn二极管，而是功率MOSFET这一点上来说，不同于实施方式一所涉及的碳化硅半导体装置的制造方法。
像这样，虽然实施方式三所涉及的碳化硅半导体装置的制造方法，在制造的碳化硅半导体装置并非pn二极管，而是功率MOSFET这一点上来说不同于实施方式一所涉及的碳化硅半导体装置的制造方法，但是由于能够通过对由可形成金属碳化物的金属构成的金属薄膜(Ti薄膜)进行可见区域或红外区域的激光(绿激光)照射从而形成金属碳化物来形成欧姆电极，因此与实施方式一所涉及的碳化硅半导体装置的制造方法一样，是一种不存在碳析出问题，并且能够以低成本制造具有良好电阻特性以及粘着特性的欧姆电极的碳化硅半导体装置的制造方法。
实施方式三所涉及的碳化硅半导体装置的制造方法，依次包括：碳化硅半导体基体准备工序；研磨工序；金属薄膜形成工序；激光照射工序；蚀刻工序；以及电极层形成工序。以下，将参照图6～图7对实施方式三所涉及的碳化硅半导体装置的制造方法进行详细地说明。
<碳化硅半导体装置的制造方法>
1.碳化硅半导体基体准备工序
碳化硅半导体基体准备工序为准备具有元件形成面即第一主面312以及该第一主面312的相反面即第二主面314碳化硅半导体基体310的工序。首先，准备在n-型碳化硅半导体基板的一方的面(第二主面)侧形成有未图示的p+型半导体层的碳化硅半导体基体310，在该碳化硅半导体基体310的第一主面312侧，形成：未图示的MOS构造(p型体区域、P+体接触区域、n+型源极区域、栅极绝缘层、栅电极、保护绝缘层、源电极等)以及未图示的周边耐压构造，以第一主面312为元件形成面(参照图6(a)以及图6(b))。此情况下，上述的MOS构造以及周边耐压构造相当于本发明的元件。
2.研磨工序
接下来，与实施方式一的情况一样，在碳化硅半导体基体310的第一主面312形成用于保护元件的保护膜316后，通过从第二主面314侧对所述碳化硅半导体基体310进行研磨从而在第二主面314形成凹凸(参照图6(c))。
3.金属薄膜形成工序
接下来，与实施方式一的情况一样，在碳化硅半导体基体310的第二主面314上，通过CVD法或溅射法形成由可形成金属碳化物的金属构成的金属薄膜318(参照图6(d))。
4.激光照射工序
接下来，与实施方式一的情况一样，从碳化硅半导体基体310的第二主面314侧，通过对金属薄膜318照射可见区域或红外区域的激光后对金属薄膜318加热，从而在碳化硅半导体基体310与金属薄膜318的境界面形成金属碳化物320(参照图7(a))。
5.蚀刻工序
接下来，与实施方式一的情况一样，如上述般将有可能会形成在金属碳化物320的表面侧的含金属副生成物层322(以及硅氧化膜)利用非氧化性药液蚀刻去除从而使金属碳化物320露出于表面(参照图7(b))。
6.电极层形成工序
接下来，与实施方式一的情况一样，在碳化硅半导体基体310的第二主面314上经由金属碳化物320(欧姆电极324)形成漏电极326(参照图7(c))。作为漏电极326，例如使用Ti、Ni、Ag的层积膜。通过这样，金属衬垫(此情况下为漏电极326)与碳化硅半导体基体310就会经由金属碳化物320(欧姆电极324)电连接。然后，在从碳化硅半导体基体310的第一主面312上去除保护膜316的同时，在碳化硅半导体基体310的第一主面312上形成源电极328以及未图示的栅极垫(Gate pad)(参照图7(d))。
通过实施上述的工序，就能够制造实施方式三所涉及的碳化硅半导体装置(平面型(Planar)MOSFET)300。
<碳化硅半导体装置>
实施方式三所涉及的碳化硅半导体装置300如图7(d)所示，包括：碳化硅半导体基体310，具有作为元件形成面的第一主面312，以及作为该第一主面312的相反面并且为凹凸面的第二主面314；金属碳化物320，形成在(位于)碳化硅半导体基体310的第二主面314上；以及电极层(漏电极)326，形成在(位于)金属碳化物320上。
实施方式四
实施方式四所涉及的碳化硅半导体装置的制造方法，基本上包含与实施方式三所涉及的碳化硅半导体装置的制造方法同样的工序，但是在激光照射工序的内容上不同于实施方式三所涉及的碳化硅半导体装置的制造方法。即，在实施方式四所涉及的碳化硅半导体装置的制造方法中，如图8(a)以及图8(b)所示，以激光不照射在划片槽上为条件来实施所述激光照射工序。
像这样，虽然实施方式四所涉及的碳化硅半导体装置的制造方法在激光照射工序的内容上不同于实施方式三所涉及的碳化硅半导体装置的制造方法，但是由于能够通过对由可形成金属碳化物的金属构成的金属薄膜(Ti薄膜)进行可见区域或红外区域的激光(绿激光)照射从而形成金属碳化物来形成欧姆电极，因此与实施方式一所涉及的碳化硅半导体装置的制造方法一样，是一种不存在碳析出问题，并且能够以低成本制造具有良好电阻特性以及粘着特性的欧姆电极的碳化硅半导体装置的制造方法。
实施方式四所涉及的碳化硅半导体装置的制造方法，依次包括：碳化硅半导体基体准备工序；研磨工序；金属薄膜形成工序；激光照射工序；蚀刻工序；以及电极层形成工序。以下，将参照图8～图9对实施方式四所涉及的碳化硅半导体装置的制造方法进行详细地说明。
<碳化硅半导体装置的制造方法>
1.碳化硅半导体基体准备工序
首先，与实施方式三的情况一样，实施碳化硅半导体基体准备工序。
2.研磨工序
接着，与实施方式三的情况一样，实施研磨工序。
3.金属薄膜形成工序
接着，与实施方式三的情况一样，实施金属薄膜形成工序(参照图8(a))。4.激光照射工序
接下来，基本上与实施方式三的情况一样，实施激光照射工序。不过，在实施方式四，如图8(b)所示，以激光不照射在划片槽上为条件来实施所述激光照射工序。因此，在除划片槽以外的区域上，与实施方式三的情况一样，在碳化硅半导体基体310上形成金属碳化物320以及含金属副生成物层322，在划片槽上，金属薄膜318以原有的状态残存在碳化硅半导体基体310上。
5.蚀刻工序
接下来，与实施方式三的情况一样，将含金属副生成物层322(以及硅氧化膜)利用非氧化性药液蚀刻去除从而使金属碳化物320露出于表面。此时，金属薄膜318也通过非氧化性药液蚀刻去除。(参照图8(c))。
6.电极层形成工序
接下来，与实施方式三的情况一样，实施电极层形成工序(参照图9(a)以及图9(b))。通过这样，就能够制造晶片(Wafer)状的的碳化硅半导体装置(平面型MOSFET)302。
然后，通过沿划片槽将晶片状的的碳化硅半导体装置302切断·分割，就能够制造芯片(Chip)状的碳化硅半导体装置304。此时，由于在划片槽上不存在金属碳化物，因此就能够容易地实施晶片状的的碳化硅半导体装置302的切断·分割作业。
以上，虽然就本发明基于上述的实施方式进行了说明，但本发明不限于上述的实施方式。能够在不脱离主旨的范围内实施各种的方式，例如，能够为以下变形。
在上述的实施方式一中，作为可形成金属碳化物的金属虽然是使用Ti，但本发明不仅限于此。只要是可形成金属碳化物的金属，也可以使用除了Ti以外的材料，例如Ti合金(例如，TiCx、TiSix、TiNx、TiOx等)，也可以使用从Ta、W以及Mo和由这些的合金构成的群中选出的一种或两种以上的金属所构成的。
在上述的实施方式一中，虽然使用绿激光(波长：532nm)来作为可见区域或红外区域的激光，但本发明不限于此。也能够使用绿激光以外的可见区域的激光和红外区域的激光。
虽然在上述的实施方式一中，虽使用pn二极管作为碳化硅半导体装置对本发明进行了说明，在上述的实施方式二中，使用肖特基势垒二极管作为碳化硅半导体装置对本发明进行了说明，但本发明不限于此。本发明也能够适用于晶闸管(Thyristor)和其他的所有被动型功率半导体装置。
符号说明
100、200、300、302、304…碳化硅半导体装置；110、210、310…碳化硅半导体基体；112、212、312…第一主面；114、214、314…第二主面；116、216、316…保护膜；118、218、318…金属薄膜；120、220、320…金属碳化物；122、222、322…含金属副生成物层；124、224、324…欧姆电极；126、226…阴电极；128、228…阳电极；215…肖特基金属层；326…漏电极；328…源电极。

Claims (9)

1.一种碳化硅半导体装置的制造方法，其特征在于，依次包括：
碳化硅半导体基体准备工序，准备具有元件形成面即第一主面以及该第一主面的相反面即第二主面的碳化硅半导体基体；
研磨工序，通过从所述第二主面侧对所述碳化硅半导体基体进行研磨从而在所述第二主面形成凹凸；
金属薄膜形成工序，在所述碳化硅半导体基体的所述第二主面上，形成由可形成金属碳化物的金属构成的金属薄膜；
激光照射工序，通过对所述金属薄膜进行可见区域或红外区域的激光照射将所述金属薄膜加热，从而在所述碳化硅半导体基体与所述金属薄膜的境界面形成金属碳化物；
蚀刻工序，将有可能形成在所述金属碳化物的表面侧的含金属副生成物层利用非氧化性药液蚀刻去除，从而使所述金属碳化物露出于表面；以及
电极层形成工序，在所述金属碳化物上形成电极层，
其中，以到达距离所述碳化硅半导体基体与所述金属薄膜的境界面50nm深度的位置上的激光的光量在10％以下为条件来开始所述激光照射工序。
2.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，可形成所述金属碳化物的金属，是由从Ti、Ta、W以及Mo和由上述这些的合金构成的群中选出的一种或两种以上的金属所构成的。
3.根据权利要求1所述的碳化硅半导体装置的制造方法，其特征在于：
其中，可形成所述金属碳化物的金属由Ti或Ti合金构成。
4.根据权利要求1至3中任意一项所述的碳化硅半导体装置的制造方法，其特征在于：
其中，所述可见区域或红外区域的激光为波长为532nm的绿激光。
5.根据权利要求1至3中任意一项所述的碳化硅半导体装置的制造方法，其特征在于：
其中，以可在所述碳化硅半导体基体与所述金属薄膜的境界面形成所述金属碳化物，并且通过透过所述金属薄膜的激光，使碳化硅半导体基体的所述第一主面侧的温度不超过形成元件时的最高工艺温度为条件来实施所述激光照射工序。
6.根据权利要求1至3中任意一项所述的碳化硅半导体装置的制造方法，其特征在于：
其中，通过所述金属薄膜形成工序形成的所述金属薄膜的厚度在50nm～350nm的范围内。
7.根据权利要求1至3中任意一项所述的碳化硅半导体装置的制造方法，其特征在于：
其中，在所述蚀刻工序中，也将有可能形成在所述金属碳化物的表面侧的硅氧化物利用所述非氧化性药液蚀刻去除。
8.根据权利要求1至3中任意一项所述的碳化硅半导体装置的制造方法，其特征在于：
其中，实施所述研磨工序使所述第二主面的算术平均粗糙度Ra在30nm～300nm范围内。
9.根据权利要求1至3中任意一项所述的碳化硅半导体装置的制造方法，其特征在于：
其中，以所述激光不照射在划片槽上为条件来实施所述激光照射工序。
CN201580007867.2A 2015-08-12 2015-08-12 碳化硅半导体装置的制造方法以及碳化硅半导体装置 Active CN106575610B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/072883 WO2017026068A1 (ja) 2015-08-12 2015-08-12 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置

Publications (2)

Publication Number Publication Date
CN106575610A CN106575610A (zh) 2017-04-19
CN106575610B true CN106575610B (zh) 2019-12-24

Family

ID=57984226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580007867.2A Active CN106575610B (zh) 2015-08-12 2015-08-12 碳化硅半导体装置的制造方法以及碳化硅半导体装置

Country Status (6)

Country Link
US (1) US10403497B2 (zh)
EP (1) EP3336879B1 (zh)
JP (1) JP6165313B2 (zh)
CN (1) CN106575610B (zh)
TW (1) TWI600066B (zh)
WO (1) WO2017026068A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107636808B (zh) 2015-12-18 2021-03-23 富士电机株式会社 碳化硅半导体基板、碳化硅半导体基板的制造方法、半导体装置及半导体装置的制造方法
JP7225873B2 (ja) * 2019-02-07 2023-02-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
JP7314758B2 (ja) * 2019-10-11 2023-07-26 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2010205824A (ja) * 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3871607B2 (ja) * 2001-12-14 2007-01-24 松下電器産業株式会社 半導体素子およびその製造方法
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7337956B2 (en) * 2004-04-12 2008-03-04 Rearden Capital Corporation System and method for facilitating the purchase of goods and services
JP2006024880A (ja) * 2004-06-09 2006-01-26 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7598516B2 (en) * 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
JP5460975B2 (ja) * 2008-05-23 2014-04-02 株式会社デンソー 半導体装置の製造方法
JP2011071302A (ja) * 2009-09-25 2011-04-07 Toshiba Corp 不揮発性記憶装置の製造方法および不揮発性記憶装置
JP4924690B2 (ja) * 2009-10-20 2012-04-25 株式会社デンソー 炭化珪素半導体装置の製造方法
JP5482107B2 (ja) * 2009-10-30 2014-04-23 株式会社デンソー 炭化珪素半導体装置の製造方法
JP2011146622A (ja) * 2010-01-18 2011-07-28 Mitsubishi Electric Corp 炭化珪素半導体装置の製造方法
JP2012004185A (ja) * 2010-06-14 2012-01-05 Denso Corp 炭化珪素半導体装置の製造方法
JP6099298B2 (ja) * 2011-05-30 2017-03-22 富士電機株式会社 ＳｉＣ半導体デバイス及びその製造方法
JP5464192B2 (ja) * 2011-09-29 2014-04-09 株式会社デンソー 半導体装置の製造方法
US8557631B2 (en) * 2011-12-01 2013-10-15 Taiwan Semiconductor Manufacturing Co., Ltd. Interposer wafer bonding method and apparatus
JP6112698B2 (ja) * 2012-03-30 2017-04-12 富士電機株式会社 炭化珪素半導体素子及びその製造方法
JP6051573B2 (ja) * 2012-04-17 2016-12-27 富士電機株式会社 半導体装置の製造方法
JP2014107345A (ja) * 2012-11-26 2014-06-09 Mitsubishi Electric Corp 炭化珪素ショットキバリアダイオードの製造方法
JP5962475B2 (ja) * 2012-12-06 2016-08-03 三菱電機株式会社 炭化珪素半導体装置の製造方法及び炭化珪素半導体装置
JP6034694B2 (ja) * 2012-12-30 2016-11-30 新電元工業株式会社 半導体装置の製造方法及び半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008135611A (ja) * 2006-11-29 2008-06-12 Denso Corp 半導体装置の製造方法
JP2010205824A (ja) * 2009-03-02 2010-09-16 Denso Corp 炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
TWI600066B (zh) 2017-09-21
TW201707074A (zh) 2017-02-16
EP3336879A1 (en) 2018-06-20
WO2017026068A1 (ja) 2017-02-16
CN106575610A (zh) 2017-04-19
JP6165313B2 (ja) 2017-07-19
US10403497B2 (en) 2019-09-03
EP3336879B1 (en) 2020-03-25
JPWO2017026068A1 (ja) 2017-08-10
US20180174835A1 (en) 2018-06-21
EP3336879A4 (en) 2019-04-03

Similar Documents

Publication Publication Date Title
JP4924690B2 (ja) 炭化珪素半導体装置の製造方法
CN102903745B (zh) 半导体器件及其制造方法
JP6099298B2 (ja) ＳｉＣ半導体デバイス及びその製造方法
JP5928101B2 (ja) ＳｉＣ半導体デバイスの製造方法
TW417190B (en) Semiconductor chips having a mesa structure provided by sawing
US9779951B2 (en) Method for manufacturing semiconductor device
US9159792B2 (en) SiC semiconductor device and method for manufacturing the same
CN104718604A (zh) 半导体装置的制造方法
CN105518829B (zh) 半导体装置的制造方法
CN106575610B (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
JP2017118060A (ja) 半導体装置および半導体装置の製造方法
JP2017135283A (ja) 半導体装置および半導体装置の製造方法
JP4665429B2 (ja) 半導体素子の製造方法
JP5920275B2 (ja) 炭化珪素半導体装置およびその製造方法
JP7314758B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2020035801A (ja) 半導体装置及び半導体装置の製造方法
JP6034694B2 (ja) 半導体装置の製造方法及び半導体装置
RU163912U1 (ru) Кремниевый диод шоттки
JP6918902B2 (ja) 半導体装置の製造方法
JP6309211B2 (ja) 炭化ケイ素半導体装置
JP6776762B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2022139453A (ja) 炭化珪素半導体装置の製造方法
JP2019140234A (ja) 半導体装置
JP2006114822A (ja) 半導体装置の製造方法
JP2017076743A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant