JP2022139453A - 炭化珪素半導体装置の製造方法 - Google Patents

Abstract

【課題】破砕層除去工程を追加することなく、コンタクト抵抗が低い裏面オーミックコンタクトが形成でき、高い抗折強度を得ることができる炭化珪素半導体装置の製造方法を提供する。【解決手段】炭化珪素半導体基板１のおもて面上に半導体素子を形成する第１工程と、炭化珪素半導体基板１を裏面から荒研削する第２工程と、荒研削した炭化珪素半導体基板１の裏面を仕上げ研削する第３工程と、仕上げ研削した炭化珪素半導体基板１の裏面に金属膜を成膜する第４工程と、レーザーアニールにより、炭化珪素半導体基板１と金属膜とを反応させてオーミックコンタクトを形成する第５工程と、を含み、第３工程では、平均粒径が１μｍ以下の粒子を用いて仕上げ研削を行い、第５工程では、第３工程後に炭化珪素半導体基板１の裏面に残る破砕層のすべてが金属膜と反応するようにレーザーアニールを行う。【選択図】図２

Description

この発明は、炭化珪素半導体装置の製造方法に関する。

炭化珪素（ＳｉＣ）は、シリコン（Ｓｉ）に代わる次世代の半導体材料として期待されている。炭化珪素を半導体材料に用いた半導体素子（以下、炭化珪素半導体装置とする）は、シリコンを半導体材料に用いた従来の半導体素子と比較して、オン状態における素子の抵抗を数百分の１に低減可能であることや、より高温（２００℃以上）の環境下で使用可能なこと等、様々な利点がある。これは、炭化珪素のバンドギャップがシリコンに対して３倍程度大きく、シリコンよりも絶縁破壊電界強度が１桁近く大きいという材料自体の特長による。

炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。

縦型ＳＢＤや縦型ＭＯＳＦＥＴのように表裏方向で電流を流すものにおいて、動作抵抗を低減させるためにＳｉＣ基板を研削して薄膜化させることが行われている。ＳｉＣ基板の薄化加工の際に、研削のダメージにより、ＳｉＣの結晶性が崩れた破砕層が発生する。この破砕層が残っていると、コンタクト抵抗が増大し、特性不良が発生する場合がある。さらには、抗折強度が下がることにより、ダイシング時にチッピングなどが発生したり、半導体装置を組み立てるときのワイヤーボンディング時にチップが割れたりする場合がある。

このような破砕層を除去するため、ドライポリッシュやＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等による研磨工程を入れることが行われている（例えば、特許文献１参照）。なお、研削は、ダイヤモンド粒子等を用いて、狙いの厚さまで削ることを目的として、ＳｉＣ基板に破砕層が発生してしまう。一方、研磨は、シリカ、アルミナ、ジルコニア等を用いて、表面仕上げを目的として、ＳｉＣ基板に破砕層はあまり発生しない。

また、破砕層を残したまま、シリサイド化反応をさせて、低温プロセスで良好なオーミック電極を形成する技術も提案されている。例えば、アモルファス層が形成された裏面上に金属薄膜を形成した後、ｎ⁺型基板の裏面側に光子エネルギーとレーザー出力の積が１０００ｅＶ・ｍＪ／ｃｍ²以上かつ８０００ｅＶ・ｍＪ／ｃｍ²以下となるような条件でレーザー光を照射することでシリサイド層を含むドレイン電極を形成することも行われている（例えば、特許文献２参照）。

特許第５５５０７３８号公報 特開２０１２－４１８５号公報

しかしながら、破砕層を除去するため、ドライポリッシュやＣＭＰ等による加工工程を入れると、工程が増加し、工数や設備投資額が増えるという課題がある。また、破砕層ごとシリサイド化する場合、ＳｉＣ基板の抗折強度がレーザー強度により変動し、ダイシング時にチッピングなどが発生するという課題がある。

この発明は、上述した従来技術による問題点を解消するため、破砕層除去工程を追加することなく、コンタクト抵抗が低い裏面オーミックコンタクトが形成でき、高い抗折強度を得ることができる炭化珪素半導体装置の製造方法を提供することを目的とする。

上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、炭化珪素半導体基板のおもて面上に半導体素子を形成する第１工程を行う。次に、前記炭化珪素半導体基板を裏面から荒研削する第２工程を行う。次に、前記荒研削した前記炭化珪素半導体基板の裏面を仕上げ研削する第３工程を行う。次に、前記仕上げ研削した前記炭化珪素半導体基板の裏面に金属膜を成膜する第４工程を行う。次に、レーザーアニールにより、前記炭化珪素半導体基板と前記金属膜とを反応させてオーミックコンタクトを形成する第５工程を行う。前記第３工程では、平均粒径が１μｍ以下の粒子を用いて前記仕上げ研削を行う。前記第５工程では、前記第３工程後に前記炭化珪素半導体基板の裏面に残る破砕層のすべてが前記金属膜と反応するように前記レーザーアニールを行う。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、前記破砕層の膜厚を１０ｎｍ以上１５０ｎｍ以下に調整することを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、前記炭化珪素半導体基板の裏面の表面粗さ（Ｒａ）を３ｎｍ以下とするように、前記仕上げ研削を行うことを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程では、＃１０００以上＃３０００以下の研削工具を用いることを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程では、２．４Ｊ／ｃｍ²以上２．９Ｊ／ｃｍ²以下のレーザー強度で前記レーザーアニールを行うことを特徴とする。

また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第５工程では、ラップ率が５０％以上８０％以下で前記レーザーアニールを行うことを特徴とする。

上述した発明によれば、炭化珪素半導体基板の薄化工程で、荒研削後、平均粒径が１μｍ以下の粒子を用いて仕上げ研削することで、破砕層の膜厚が１０ｎｍ以上１５０ｎｍ以下である裏面電極を形成している。裏面電極を形成後、レーザーアニールにおいてレーザー強度を２．４Ｊ／ｃｍ²以上、２．９Ｊ／ｃｍ²以下としている。これにより、破砕層を消滅させることができ、シリサイドのラフネスを小さくできる。このため、破砕層除去工程を追加することなく、コンタクト抵抗が低い裏面オーミックコンタクトを形成でき、高い抗折強度を得ることができる。また、破砕層除去工程で必要なドライポリッシュ装置等が不要となり、設備投資、ランニングコストを低減することができる。

本発明にかかる炭化珪素半導体装置の製造方法によれば、破砕層除去工程を追加することなく、コンタクト抵抗が低い裏面オーミックコンタクトが形成でき、高い抗折強度を得ることができるという効果を奏する。

実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。 実施の形態にかかる炭化珪素半導体装置の製造方法における破砕層の膜厚とレーザー強度の範囲を示す図である。 実施の形態にかかる炭化珪素半導体装置において破砕層の膜厚が１００ｎｍでのレーザー強度とＶｆの関係を示すグラフである。 実施の形態にかかる炭化珪素半導体装置においてレーザー照射前での裏面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置においてレーザー照射前での裏面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置においてレーザー照射前での裏面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置においてレーザー照射後での裏面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置においてレーザー照射後での裏面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置においてレーザー照射後での裏面構造を示す断面図である。 実施の形態にかかる炭化珪素半導体装置においてレーザー強度と抗折強度との関係を示すグラフである。

以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および－は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。また、本明細書では、ミラー指数の表記において、“－”はその直後の指数につくバーを意味しており、指数の前に“－”を付けることで負の指数をあらわしている。そして、同じまたは同等との記載は製造におけるばらつきを考慮して５％以内まで含むとするのがよい。

（実施の形態）
本発明にかかる半導体装置は、ワイドバンドギャップ半導体を用いて構成される。実施の形態においては、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いて作製（製造）された炭化珪素半導体装置について、ＳＢＤ構造の炭化珪素ダイオード７０を例に説明する。図１は、実施の形態にかかる炭化珪素半導体装置の構造を示す断面図である。図１では、炭化珪素ダイオード７０がオン状態のときに電流が流れる領域である活性領域のみを記載し、半導体基板１０のおもて面側の電界を緩和し耐圧を保持する領域であるエッジ終端領域の記載を省略してある。

炭化珪素ダイオード７０は、半導体基板１０のおもて面の全面に、半導体基板１０のおもて面に沿ってショットキー接合が形成されたＳＢＤ構造の縦型の炭化珪素ダイオードである。半導体基板１０は、ｎ⁺型出発基板１上にｎ^-型ドリフト領域２をエピタキシャル成長させた炭化珪素からなる半導体基板であり、ｎ^-型ドリフト領域２表面には選択的にｐ型領域３が設けられている。また、半導体基板１０のおもて面におもて面電極４を備え、裏面に裏面電極５を備えている。

通常、ＳＢＤ構造では、半導体基板１０とおもて面電極４との接合面での電界強度が高く、逆方向電圧印加時にショットキー障壁を電子がトンネリングすることに起因する逆方向リーク電流増大、または炭化珪素固有の表面欠陥に起因する逆方向リーク電流増大という問題がある。このため、炭化珪素ダイオード７０は、半導体基板１０のおもて面側に、ｎ^-型ドリフト領域２とおもて面電極４とのショットキー接合によるＳＢＤ構造と、ｐ型領域３とｎ^-型ドリフト領域２とのｐｎ接合によるＪｕｎｃｔｉｏｎ Ｂａｒｒｉｅｒ Ｓｃｈｏｔｔｋｙ（ＪＢＳ）構造と、を混在させている。

ｐ型領域３は、半導体基板１０のおもて面の表面領域に選択的に設けられている。隣り合うｐ型領域３間において半導体基板１０のおもて面には、ｎ^-型ドリフト領域２が露出されている。ｐ型領域３とｎ^-型ドリフト領域２とで半導体基板１０のおもて面にｐｎ接合が形成されている。隣り合うｐ型領域３間のｎ^-型ドリフト領域２は、半導体基板１０のおもて面上に設けられたおもて面電極４とのショットキー接合を形成する。

このように半導体基板１０とおもて面電極４との接合面にショットキー接合とｐｎ接合とを混在させたＪＢＳ構造とすることで、半導体基板１０とおもて面電極４との接合面での電界強度を低くすることができるため、シリコン半導体を用いたＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ：還流ダイオード）並みの逆方向リーク電流に抑制可能となる。

（実施の形態にかかる炭化珪素半導体装置の製造方法）
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図２は、実施の形態にかかる炭化珪素半導体装置の製造方法の概要を示すフローチャートである。図３、図４は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。最初に、第１工程Ｓ１として半導体基板のおもて面上に半導体素子を形成する工程を行う。まず、ｎ⁺型出発基板（半導体ウエハ）１として、例えば５×１０¹⁸／ｃｍ³程度の窒素（Ｎ）がドーピングされた炭化珪素の四層周期六方晶（４Ｈ－ＳｉＣ）基板を用意する。ｎ⁺型出発基板１の第１主面（おもて面）は、例えば（０００１）面に対して４°程度のオフ角を有していてもよい。次に、ｎ⁺型出発基板１のおもて面上に、ｎ^-型ドリフト領域２となる例えば１．８×１０¹⁶／ｃｍ³程度の窒素がドーピングされたｎ^-型エピタキシャル層を成長させる。

ｎ⁺型カソード領域となるｎ⁺型出発基板１の厚さは、例えば３５０μｍ程度であってもよい。ｎ^-型ドリフト領域２となるｎ^-型エピタキシャル層の厚さは、例えば６μｍ程度であってもよい。ここまでの工程により、ｎ⁺型出発基板１のおもて面上にｎ^-型ドリフト領域２となるｎ^-型エピタキシャル層を積層した半導体基板（半導体ウエハ）１０が作製される。上述したように、半導体基板１０は、ｎ^-型ドリフト領域２側の主面をおもて面とし、ｎ⁺型出発基板１側の主面を裏面とする。

次に、フォトリソグラフィおよびアルミニウム等のｐ型不純物のイオン注入により、半導体基板１０のおもて面の表面領域に、ＪＢＳ構造を構成する１つ以上のｐ型領域３を選択的に形成する。複数のｐ型領域３は、例えば２μｍ程度の間隔で、半導体基板１０のおもて面に平行な方向に等間隔にストライプ状に配置される。

次に、半導体基板１０のおもて面の全面を例えばカーボン（Ｃ）保護膜（不図示）で覆って保護した後、熱処理によりイオン注入した不純物を活性化させる。イオン注入した不純物の活性化は、例えば、熱処理装置の処理炉内に半導体基板１０を挿入し、処理炉内の雰囲気を１×１０^-2Ｐａ以下程度の圧力になるまで吸引（真空引き）した後、処理炉内にアルゴン（Ａｒ）ガスを導入し、１×１０⁵Ｐａ程度の圧力の雰囲気において１７００℃程度の温度の熱処理を５分間程度行う。

次に、ｐ型領域３上にオーミックコンタクトをとるためのシリサイド膜６を形成する。具体的には、半導体基板１０のおもて面の全面に酸化膜５１を形成し、フォトリソグラフィおよびエッチングにより酸化膜５１を選択的に除去してｐ型領域３に対応する部分に開口部５１ａを形成する。次に、例えばスパッタ法等の物理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、酸化膜５１の表面から酸化膜５１の開口部５１ａ内に露出するｐ型領域３にわたって、ニッケル（Ｎｉ）膜５２を形成する。次に、例えば９５０℃程度の温度で１０分間程度の熱処理によりｐ型領域３の表面のＳｉＣとニッケル膜５２とを反応させて、ｐ型領域３とオーミックコンタクトを形成するシリサイド膜６を形成する。これまでの状態が図３である。その後、未反応のニッケル膜５２と酸化膜５１とを除去する。

次に、例えばスパッタリング等の物理気相成長法（ＰＶＤ：Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により、半導体基板１０のおもて面までの全面にチタン膜（不図示）を形成する。チタン膜の厚さは、例えば１００ｎｍ程度であってもよい。

次に、例えば５００℃程度の温度で１０分間程度の熱処理によりチタン膜をシンタリングする。この熱処理により、チタン膜とｎ^-型ドリフト領域２とのショットキー接合が形成される。次に、例えばスパッタリング等の物理気相成長法により、チタン膜の表面に、例えば５μｍ程度の厚さのアルミニウム合金膜を形成する。次に、フォトリソグラフィおよびエッチングにより当該アルミニウム合金膜を選択的に除去して、おもて面電極４となるアルミニウム合金膜としてチタン膜の表面に残す。ここまでが第１工程Ｓ１である。

次に、半導体基板１０（半導体ウエハ）のおもて面を保護膜（不図示）で覆って保護した後、低抵抗化のため、ｎ⁺型出発基板１を薄化する。ｎ⁺型出発基板１の薄化は、例えば、ｎ⁺型出発基板１の第２主面（裏面）側からグラインダ等で機械的に研削する。薄化は、裏面から荒研削する第２工程Ｓ２と、裏面を仕上げ研削する第３工程Ｓ３とからなる。第２工程Ｓ２はｎ⁺型出発基板１を薄化する工程であり、これに伴い１０μｍ程度の厚い破砕層７が形成される。第３工程は、後述するオーミックコンタクトを形成する第５工程Ｓ５において破砕層７が消滅する程度にまで、破砕層７の膜厚を減じる工程である。第２工程では、例えば＃１０００以上＃３０００以下の研削工具を用いて研削を行い、所望の厚さまでｎ⁺型出発基板１を薄化する。第３工程では平均粒径が１μｍ以下の研削工具を用い、破砕層７の膜厚を１０ｎｍ以上１５０ｎｍ以下に調整する。このとき、破砕層７の表面粗さ（Ｒａ）は３ｎｍ以下となっている。これにより、薄化されたｎ⁺型出発基板１の裏面に膜厚が調整された破砕層７が形成される（図４）。

次に、裏面に金属膜を形成する第４工程Ｓ４として、半導体基板１０の第２主面（裏面）上に、裏面電極５となる金属膜、例えばモリブデン（Ｍｏ）膜とニッケル（Ｎｉ）膜を、例えばスパッタ法により続けて成膜する。金属膜は、シリサイドとなる金属、例えばＮｉを含めばよく、ＭｏとＮｉの膜以外も用いることができる。例えば、チタン（Ｔｉ）膜とＮｉ膜をこの順に半導体基板１０の裏面に成膜してもよい。

その後、オーミックコンタクトを形成する第５工程Ｓ５を行う。具体的にはレーザーアニールによる熱処理を行って、半導体基板１０の破砕層７の部分と金属膜を反応させることで、半導体基板１０とオーミック接合する裏面電極５を形成する。このとき、裏面電極５となる金属膜の膜厚やレーザーアニールの条件を調整して、ｎ⁺型出発基板１の裏面に残る破砕層７のすべてを金属膜と反応させる。ここで、裏面に残る破砕層７のすべてを金属膜と反応させるとは、断面ＴＥＭにおいて破砕層７が観察されなくなることを意味しており、破砕層７に含まれる元素のすべてが金属膜と反応していなくともよい。この後、例えばチタン（Ｔｉ）、ニッケル（Ｎｉ）、および金（Ａｕ）からなる積層膜をさらに形成してもよい。その後、半導体基板１０のおもて面の保護膜を除去した後、半導体基板１０をダイシング（切断）して個々のチップ状に個片化することで、図１に示す炭化珪素ダイオード７０が完成する。

実施の形態では、レーザーアニールにより、破砕層７を含むＳｉＣと金属膜（Ｎｉ、Ｍｏ、Ｔｉ等）とを反応させて、破砕層７を消滅させるために、抗折強度が向上する。ただし、高い抗折強度を得るためには、レーザーアニールに用いるレーザー強度に上下限があり、破砕層７の膜厚に上限値がある。レーザー強度の上下限および破砕層７の膜厚の上限値は、以下に詳述する。

図５は、実施の形態にかかる炭化珪素半導体装置の製造方法における破砕層の膜厚とレーザー強度の範囲を示す図である。図５において、横軸はレーザーアニール前の破砕層の膜厚を示し、単位はｎｍである。縦軸は、レーザーアニールに用いるレーザー強度を示し、単位はＪ／ｃｍ²である。一連の実験において、レーザー光の波長は３５５ｎｍを用いている。

図５は、以下の図６～図９の試験結果から高い抗折強度および低抵抗の裏面コンタクト抵抗が得られた破砕層の膜厚とレーザー強度の範囲を示す。図５において、この範囲は斜め線でハッチングされている領域Ａであり、破砕層の膜厚が１０ｎｍ以上、１５０ｎｍ以下、かつ、レーザー強度が２．４Ｊ／ｃｍ²以上、２．９Ｊ／ｃｍ²以上である場合、高い抗折強度および低抵抗の裏面コンタクト抵抗が得られる。

また、図６～図９において、破砕層の膜厚は、炭化珪素基板の断面をＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）で観察することで測定した。また、抗折強度は、炭化珪素基板をダイシング（切断）して個々のチップ状にした後、半導体チップに力を加え、半導体チップが割れたときの力の強度（ＭＰａ）を測定した。ここで、高い抗折強度とは、半導体装置を組み立てるときのワイヤーボンディング時やパッケージング後のさまざまな環境下でチップが割れることがない強度である。

このように、破砕層の膜厚は１０ｎｍ以上、１５０ｎｍ以下が必要であり、破砕層の膜厚をこの範囲にするため、実施の形態の薄化工程は、まず、＃１０００以上＃３０００以下の研削工具でｎ⁺型出発基板１の裏面を機械的に削る荒研削（第２工程Ｓ２）を行う。次に、平均粒径が１μｍ以下（＃８０００以上）の研削工具でｎ⁺型出発基板１の裏面を機械的に削る仕上げ研削（第３工程Ｓ３）を行っている。仕上げ研削では、１０μｍ程度削り、研削後の表面粗さ（Ｒａ）をＲａ≦３ｎｍ以下としている。この仕上げ研削により、破砕層の膜厚を１０ｎｍ以上１５０ｎｍ以下とすることができる。ここで、＃１０００等は、研削工具の粒度（砥粒の大きさ）を数字で表し、数字が大きいほど細かい粒であることを示している。

このため、実施の形態では、ｎ⁺型出発基板１を薄化工程で発生した膜厚を１０ｎｍ以上、１５０ｎｍ以下にして、裏面電極（ドレイン電極５）を形成する際のレーザーアニールのレーザー強度を２．４Ｊ／ｃｍ²以上、２．９Ｊ／ｃｍ²以下にして、アニールを行う。これにより、破砕層除去工程を追加することなく、低抵抗の裏面オーミックコンタクトが形成でき、高い抗折強度を得ることができる。

図６は、実施の形態にかかる炭化珪素半導体装置において破砕層の膜厚が１００ｎｍでのレーザー強度とＶｆの関係を示すグラフである。図６において、横軸は、レーザーアニールに用いるレーザー強度を示し、単位はＪ／ｃｍ²である。縦軸は、半導体装置のＶｆを示し、レーザー強度が２．２Ｊ／ｃｍ²の時のＶｆを１としたときの相対値で示している。

図６は、膜厚１００ｎｍ程度の破砕層を含む炭化珪素基板に裏面電極をＭｏ、Ｎｉの順で積層して、２．２Ｊ／ｃｍ²、２．４Ｊ／ｃｍ²、２．６Ｊ／ｃｍ²、２．８Ｊ／ｃｍ²のレーザー強度でレーザーアニールを行って、耐圧１７００ＶクラスのＳＢＤを作製して、Ｖｆを測定した結果である。図６は、図５の領域Ａと領域Ｂの部分の試験結果である。

図６に示すように、２．２Ｊ／ｃｍ²の場合、裏面コンタクト抵抗が高く、Ｖｆが高くなっている。また、２．４Ｊ／ｃｍ²以上の場合、裏面コンタクト抵抗が低く、Ｖｆが低くなっている。レーザー強度が小さいと、シリサイド化が不十分になり、裏面コンタクト抵抗が高く、Ｖｆが高くなった。図６より、レーザー強度の条件は、２．４Ｊ／ｃｍ²以上が好ましいことが判明した。

図７Ａ～図７Ｃは、実施の形態にかかる炭化珪素半導体装置においてレーザー照射前での裏面構造を示す断面図である。図８Ａ～図８Ｃは、実施の形態にかかる炭化珪素半導体装置においてレーザー照射後での裏面構造を示す断面図である。図７Ａ～図７Ｃおよび図８Ａ～図８Ｃは、図５の領域Ａと領域Ｃの部分の試験結果である。

図７Ａは、破砕層を含まない炭化珪素基板の裏面構造の断面ＴＥＭ像である。また、図８Ａは、図７Ａの炭化珪素基板に裏面電極をＭｏ、Ｎｉの順で積層して、２．６Ｊ／ｃｍ²のレーザー強度でレーザーアニールを行った後の半導体基板の裏面構造の断面ＴＥＭ像である。

図７Ｂは、膜厚１００ｎｍ程度の破砕層を含む炭化珪素基板の裏面構造の断面ＴＥＭ像である。また、図８Ｂは、図７Ｂの炭化珪素基板に裏面電極をＭｏ、Ｎｉの順で積層して、２．６Ｊ／ｃｍ²のレーザー強度でレーザーアニールを行った後の半導体基板の裏面構造の断面ＴＥＭ像である。

図７Ｃは、膜厚５００ｎｍ程度の破砕層を含む炭化珪素基板の裏面構造の断面ＴＥＭ像である。また、図８Ｃは、図７Ｃの炭化珪素基板に裏面電極をＭｏ、Ｎｉの順で積層して、２．６Ｊ／ｃｍ²のレーザー強度でレーザーアニールを行った後の半導体基板の裏面構造の断面ＴＥＭ像である。

図７Ａでは、ｎ⁺型出発基板１の裏面に破砕層２０は確認されず、図７Ｂおよび図７Ｃでは、ｎ⁺型出発基板１の裏面に破砕層２０が確認されている。ここで、破砕層２０の膜厚は、破砕層２０の最も厚い部分の厚さである。

図８Ａ～図８Ｃでは、ｎ⁺型出発基板１上に、シリサイド層２１、Ｔｉ膜２２、Ｎｉ膜２３、Ａｕ膜２４がこの順で堆積している。図８Ａおよび図８Ｂでは、ｎ⁺型出発基板１とシリサイド層２１との間に破砕層２０が確認できていない。一方、図８Ｃでは、ｎ⁺型出発基板１とシリサイド層２１との間に１５０ｎｍ程度の膜厚の破砕層２０が確認できる。これにより、膜厚１５０ｎｍ程度の破砕層２０は、レーザーアニールにより消滅させることができることが判明した。ここで、図８Ａ～図８Ｃと破砕層の膜厚が増えるにしたがって、シリサイド層２１の膜厚は厚くなり、ｎ⁺型出発基板１とシリサイド層２１との界面は荒くなる傾向がみられた。

このため、実施の形態の薄化工程では、破砕層の膜厚を１０ｎｍ以上１５０ｎｍ以下、好ましくは２０ｎｍ以上１００ｎｍ以下としている。１０ｎｍより薄いと、シリサイド化が十分に行えないためである。シリサイド化が不十分なのは、レーザー光の吸収が少ないためである。

図９は、実施の形態にかかる炭化珪素半導体装置においてレーザー強度と抗折強度との関係を示すグラフである。図９において、横軸は、レーザーアニールに用いるレーザー強度を示し、単位はＪ／ｃｍ²である。縦軸は、半導体基板の抗折強度を示し、単位はＭＰａである。

図９は、膜厚１００ｎｍ程度の破砕層を含む炭化珪素基板に裏面電極をＭｏ、Ｎｉの順で積層して、２．６Ｊ／ｃｍ²～３．１Ｊ／ｃｍ²のレーザー強度でレーザーアニールを行った炭化珪素基板の抗折強度を測定した結果である。図９は、図５の領域Ａおよび領域Ｄの部分の試験結果を示す。

図９に示すように、レーザー強度を増やすことで、シリサイドの面粗さ（ラフネス）が増大して、抗折強度が下がる。半導体装置を組み立てるときのワイヤーボンディング時にチップが割れることがないようにするためには、図９の直線Ａよりも抗折強度が高いことが必要である。このため、レーザー強度の条件は、２．９Ｊ／ｃｍ²以下であることが判明した。

また、レーザーアニール時のレーザーのラップ率が大きくなると、シリサイドのラフネスが増大して、抗折強度が下がる。一方、レーザーのラップ率が小さいと、照射エリアに隙間ができて、破砕層が残り、抗折強度が低くなってしまう。このため、レーザーのラップ率は５０％以上８０％以下であることが好ましい。ここで、レーザーのラップ率とは、炭化珪素基板をアニールする際のレーザー進行方向および段切り替え時でのレーザー照射領域の重なった部分の割合を示す。

また、レーザーアニール時のレーザーの波長は、炭化珪素と金属膜とにシリサイド反応を起こすため、２６６ｎｍ以上１０６４ｎｍ以下であることが好ましい。イオン注入で注入されたイオンを活性化するアニールでも使用することができるため、２６６ｎｍ以上３８８ｎｍ以下であることがより好ましい。

以上、説明したように、実施の形態によれば、ｎ⁺型炭化珪素基板の薄化工程で、荒研削後、平均粒径が１μｍ以下の粒子を用いて仕上げ研削することで、破砕層の膜厚が１０ｎｍ以上１５０ｎｍ以下である裏面電極を形成している。裏面電極を形成後、レーザーアニールにおいてレーザー強度を２．４Ｊ／ｃｍ²以上、２．９Ｊ／ｃｍ²以下としている。これにより、破砕層を消滅させることができ、シリサイドのラフネスを小さくできる。このため、破砕層除去工程を追加することなく、コンタクト抵抗が低い裏面オーミックコンタクトを形成でき、高い抗折強度を得ることができる。また、破砕層除去工程で必要なドライポリッシュ装置等が不要となり、設備投資、ランニングコストを低減することができる。

以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した各実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した各実施の形態では、ＳＢＤを例に説明したが、各実施の形態はＭＯＳＦＥＴにも適用可能である。また、各実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。

以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、インバータなどの電力変換装置や種々の産業用機械などの電源装置や自動車のイグナイタなどに使用されるパワー半導体装置に有用である。

１ ｎ⁺型出発基板
２ ｎ^-型ドリフト領域
３ ｐ型領域
４ おもて面電極
５ 裏面電極
６ シリサイド膜
１０ 半導体基板
２０ 破砕層
２１ シリサイド層
２２ Ｔｉ膜
２３ Ｎｉ膜
２４ Ａｕ膜
５１ 酸化膜
５１ａ 開口部
５２ ニッケル膜
７０ 炭化珪素ダイオード

Claims (6)

1. 炭化珪素半導体基板のおもて面上に半導体素子を形成する第１工程と、
   前記炭化珪素半導体基板を裏面から荒研削する第２工程と、
   前記荒研削した前記炭化珪素半導体基板の裏面を仕上げ研削する第３工程と、
   前記仕上げ研削した前記炭化珪素半導体基板の裏面に金属膜を成膜する第４工程と、
   レーザーアニールにより、前記炭化珪素半導体基板と前記金属膜とを反応させてオーミックコンタクトを形成する第５工程と、
   を含み、
   前記第３工程では、平均粒径が１μｍ以下の粒子を用いて前記仕上げ研削を行い、
   前記第５工程では、前記第３工程後に前記炭化珪素半導体基板の裏面に残る破砕層のすべてが前記金属膜と反応するように前記レーザーアニールを行うことを特徴とする炭化珪素半導体装置の製造方法。
2. 前記第３工程では、前記破砕層の膜厚を１０ｎｍ以上１５０ｎｍ以下に調整することを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
3. 前記第３工程では、前記炭化珪素半導体基板の裏面の表面粗さ（Ｒａ）を３ｎｍ以下とするように、前記仕上げ研削を行うことを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
4. 前記第２工程では、＃１０００以上＃３０００以下の研削工具を用いることを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
5. 前記第５工程では、２．４Ｊ／ｃｍ²以上２．９Ｊ／ｃｍ²以下のレーザー強度で前記レーザーアニールを行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。
6. 前記第５工程では、ラップ率が５０％以上８０％以下で前記レーザーアニールを行うことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。

Images