JP2006114822A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006114822A
JP2006114822A JP2004302812A JP2004302812A JP2006114822A JP 2006114822 A JP2006114822 A JP 2006114822A JP 2004302812 A JP2004302812 A JP 2004302812A JP 2004302812 A JP2004302812 A JP 2004302812A JP 2006114822 A JP2006114822 A JP 2006114822A
Authority
JP
Japan
Prior art keywords
wafer
silicon substrate
film
main surface
surface side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004302812A
Other languages
English (en)
Inventor
Tsunehiro Nakajima
経宏 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Device Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Device Technology Co Ltd filed Critical Fuji Electric Device Technology Co Ltd
Priority to JP2004302812A priority Critical patent/JP2006114822A/ja
Publication of JP2006114822A publication Critical patent/JP2006114822A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【目的】裏面研削によるシリコン基板（ウェハ）の減厚工程中でのシリコン基板（ウェハ）の割れを抑制し、半田接合組み立ての後でシリコンチップ裏面側の金属膜の剥がれまたはシリコンチップの界面割れ、カケを防止することにより特性不良増加を抑制する半導体装置の製造方法を提供すること。
【解決手段】半導体基板１００の一方の主面側へ不純物ドーピングによる機能領域の形成とアルミニウム電極１０を選択的に形成する工程、前記半導体基板を所定の厚さに減厚するために他方の主面側を研削する工程、前記他方側の研削後の主面に半田接続可能な金属電極膜５をＰＶＤ法により形成する工程とをこの順に少なくとも含む半導体装置の製造方法において、前記アルミニウム電極１０を選択的に形成する工程の後の前記いずれかの工程の前に、半導体基板１の一方の主面側にのみ半田接続可能な金属メッキ６処理を行なう半導体装置の製造方法とする。
【選択図】 図１

Description

本発明は、パワー半導体装置であって、半導体チップの両面に、それぞれ半田接合技術により外部接続端子を接続できるようにするための半導体装置の製造方法の改良に関する。
従来のパワー半導体装置のシリコン基板（チップ）は、通常、裏面側は半田接合ができるような金属電極膜が被着されているが、表面（上面）側の金属電極膜はアルミニウム電極膜にされ、ワイヤボンディングにより外部接続端子へ接続されることが一般的である。
一方、パワー半導体装置は一般に許容電流値が信号用レベルのものに比べて相対的に多いので、当然ながら、発熱量も大きい。この発熱は主として半導体装置内部のシリコン基板（チップ）の中心に近い高抵抗層で生じる。半導体装置は通常、シリコン基板の所定の最大使用温度内で最大許容電流（定格電流）が決められるので、できるだけ半導体装置の放熱性を高めて単位電流あたりの温度上昇を小さくした構造とすることが好ましい。そのような高放熱性構造を備える半導体装置であるならば、単位電流あたりのシリコン基板や放熱板等を小さくすることができるので、コンパクト化やコストダウンの点からも有益である。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）やこのＩＧＢＴと共に使用される逆阻止用ダイオードなどであって、主としてプレーナ拡散方式で形成されるパワー半導体装置のシリコン基板（チップ）の裏面側金属電極膜はもともと半田接合可能であり、同様に半田接合が可能なように金属（たとえば銅）被膜処理された高放熱性の絶縁基板（セラミック基板）等を介して銅基板に、または直接銅基板に接続されるので放熱性が優れているが、シリコン基板（チップ）の上面側はアルミニウム電極膜等へのワイヤボンディング接続であるので、放熱性が相対的に悪い。そこで、シリコン基板（チップ）の上面からの放熱性を半田接合構造等により改良できれば、高価なワイヤボンディング装置も不要になることと併せて、前述したコストダウン効果を期待することができる。そのような放熱性改良のための具体策として、シリコン基板（チップ）の上面側のアルミニウム電極膜上に半田接合の可能なニッケルおよび金膜を蒸着、スパッタまたはメッキ等の技術により積層形成し、さらに上面側のための外部接続端子として放熱性の大きい銅板などからなるリードフレームを用いて高放熱性を確保すると共に、シリコン基板（チップ）両面と外部接続端子とのそれぞれの半田接合を、組み立て用位置合わせ治具（カーボン治具）などを用いて同時に行なって組み立てに要する時間を短縮することにより、作業効率も向上できる構造が考えられた。
他方、半田接合が可能な裏面側の金属電極膜を備えるシリコン基板の上面側のアルミニウム電極膜に、選択的に半田接合を可能にする金属電極膜をバンプメッキにより積層形成することに関する技術が公開されている。それによれば、シリコン基板表面にレジスト膜を形成し、バンプメッキ形成予定の個所を窓開けした後、レジスト膜厚より膜厚の小さいバンプメッキを形成することにより、バンプメッキの形成後に裏面を研削してシリコン基板を減厚する場合にも、シリコン基板の割れを防止する発明が記載されている（特許文献１−要約）。
特開２００３−５１４７３号公報
しかしながら、前述したＩＧＢＴなどのパワー半導体装置において、シリコン基板の上面側のアルミニウム電極膜上にニッケル・金メッキ膜を積層する場合、当初５００μｍ厚程度（５インチウェハ）または６００μｍ厚程度（６インチウェハ）のシリコン基板（ウェハ）の表面側に形成されたＭＯＳゲート構造の所定の位置にアルミニウム電極膜を形成した後、アルミニウム電極膜のうち半田接合を必要とする電極膜領域のみへの選択的半田接合を可能にするために、半田接合が望まれない微細パターンのアルミニウム電極膜部分などに、メッキマスクとなるポリイミド膜を選択的に被覆し、その後、基板（ウェハ）の裏面を阻止耐圧に対応する所要の基板厚８０μｍ〜２５０μｍとなるまで研削して薄い基板とし、さらに裏面側に半田接合可能な金属電極膜としてＴｉ−Ｎｉ−ＡｕまたはＭｏ−Ｎｉ−Ａｕなどを順に蒸着またはスパッタ法によりトータル膜厚１μｍに形成した後、表面側で、ポリイミド膜に覆われていないアルミニウム電極膜部分に対して厚さ５μｍの前記ニッケル・金メッキ処理を行なうと、同時に裏面側にも全面にニッケル・金メッキが５μｍ厚程度に被着してしまう。裏面側の前記スパッタ金属膜上にさらにニッケル・金メッキ膜が被着すると、シリコン基板（ウェハ）の厚さは８０μｍ〜２５０μｍに減厚されて薄板化していることに加えて、シリコン基板（ウェハ）との熱膨張係数の差に起因する応力も拡大するので、シリコン基板（ウェハ）に大きな反りを生じさせたり、シリコン基板（ウェハ）割れの原因となる問題がある。
またさらに、前述のように、裏面側の金属電極膜上にニッケル・金メッキ膜が積層されたシリコン基板（ウェハ）を各シリコンチップに分割した場合、このシリコンチップを用いて外部接続端子との半田接合による組み立て作業を行なうと、図４の裏面側の半田接合部の拡大部分断面図に示すように、半田７およびニッケル・金メッキ膜６とシリコン基板１間で、熱膨張係数差に起因する応力がさらに拡大される結果、裏面側の金属膜５間で剥がれが生じたり、応力がシリコンとの界面に及んでシリコンチップ１の界面割れ、カケが発生するという問題がある。特に低注入でＮＴＰ（Ｎｏｎ Ｐｕｎｃｈ Ｔｈｒｏｕｇｈ）型ＩＧＢＴの場合は裏面側のｐｎ接合の深さが数μｍから１μｍ以下と極めて浅いので、致命的な特性不良となる場合がある。
また、前記ニッケル・金メッキの裏面への被着を防ぐには、裏面側にあらかじめパラフィンなどのメッキマスク材を塗布すればよいと考えられるが、塗布および除去に手間がかかるだけでなく、裏面側の金属電極膜面を汚染して良好な半田接合能力を低下させる惧れがあって、必ずしも好ましいとは言えない。
またさらに、前述のようにシリコン基板（ウェハ）の表面側のアルミニウム電極膜上に、選択メッキのマスクとなるポリイミド膜パターンを形成した後は、シリコン基板（ウェハ）面に対して、ポリイミドの膜厚約１０μｍ＋アルミニウム電極膜厚約５μｍ程度の凹凸が生じるので、この状態のシリコン基板（ウェハ）に対して、ＩＧＢＴを製造するために、前述のように次工程であるシリコン基板（ウェハ）の裏面研削を行なうと、裏面研削工程中に基板表面側にも押圧力が及ぶので、前述の表面側の凹凸部に応力が集中し、シリコン基板（ウェハ）割れを引き起こすことが多くなるという問題が発生する。
図２は前述のポリイミド膜によるシリコン基板の表面側段差の大きさとシリコン基板（ウェハ）割れの発生率との関係をシリコン基板の研削後の厚さをパラメータとして示した関係図である。図２からわかるように、ポリイミド膜による段差が１０μｍの場合、シリコン基板（ウェハ）の厚さが２００μｍ以下のように薄くすると、ウェハ割れの不良率（発生率）が２５％以上と高くなる。
本発明は、以上述べたような問題点に鑑みてなされたものであり、本発明の目的は、裏面研削によるシリコン基板（ウェハ）の減厚工程中でのシリコン基板（ウェハ）の割れを抑制すること、裏面研削およびメッキ膜形成後の作業工程中でのシリコン基板（ウェハ）の過大な反りや割れを防止すること、シリコン基板（チップ）両面と外部接続端子とをそれぞれ半田接合により組み立てることにより作業工数およびリードタイムを短縮すること、前記半田接合組み立ての後でシリコンチップ裏面側の金属膜の剥がれまたはシリコンチップの界面割れ、カケを防止することにより特性不良増加を抑制することに関し、少なくともいずれかの効果が得られる半導体装置の製造方法を提供することである。
特許請求の範囲の請求項１記載の発明によれば、本発明の目的は、半導体基板の一方側の主面へ不純物ドーピングによる機能領域の形成とアルミニウム電極膜を選択的に形成する工程、前記半導体基板を所定の厚さに減厚するために他方側の主面を研削する工程、前記他方側の研削後の主面に半田接合可能な金属電極をＰＶＤ法により形成する工程とをこの順に少なくとも含む半導体装置の製造方法において、前記アルミニウム電極膜を選択的に形成する工程の後の前記いずれかの工程の前に、半導体基板の一方側の主面にのみ半田接合可能な金属メッキ処理を行なう半導体装置の製造方法とすることにより、達成される。
特許請求の範囲の請求項２記載の発明によれば、他方側の主面を研削する工程の前に、前記一方側の主面に所要の選択的メッキ用マスクを形成した後、半田接合可能な金属メッキ処理を行なう請求項１記載の半導体装置の製造方法とすることが好ましい。
特許請求の範囲の請求項３記載の発明によれば、他方側の研削後の主面に半田接合可能な金属電極をＰＶＤ法により形成する工程の前に、前記一方側の主面に所要の選択的メッキ用マスクを形成した後、半田接合可能な金属メッキ処理を行なう請求項１記載の半導体装置の製造方法とすることが好適である。
本発明によれば、裏面研削によるシリコン基板（ウェハ）の減厚工程中でのシリコン基板（ウェハ）の割れを抑制すること、裏面研削およびメッキ膜形成後の作業工程中でのシリコン基板（ウェハ）の過大な反りや割れを防止すること、シリコンチップ両面と外部接続端子とをそれぞれ半田接合によって組み立てることにより作業工数およびリードタイムを短縮すること、前記半田接合組み立ての後でシリコンチップ裏面側の金属膜の剥がれまたはシリコンチップ割れ、カケを防止することにより特性不良増加を抑制することに関して、少なくともいずれかの効果が得られる。
以下、本発明の半導体装置の製造方法に関し、図を用いて詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例に限定されるものではない。図１は本発明にかかる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造方法を作業工程順に示すシリコン基板（ウェハ）の要部断面図である。図２はシリコン基板（ウェハ）の裏面研削後の厚さをパラメータとして、従来のシリコン基板（ウェハ）の裏面側の研削中における、表面側のポリイミド膜段差の大きさとシリコン基板（ウェハ）割れの不良率（発生率）との関係図である。図３は本発明にかかる両面半田接合シリコンチップの裏面側を半田接合した場合の断面図である。図４は従来の両面半田接合シリコンチップの裏面側を半田接合した場合の金属電極膜間剥がれを示す断面図である。
以下、図１を用いて、本発明にかかる絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の製造方法について順に説明する。厚さ５２５μｍで、比抵抗６０Ωｃｍの５インチウェハ（ＦＺシリコン基板）１００の一方の主面側にｐベース領域、ｎ+ エミッタ領域、ゲート酸化膜、ゲート電極およびアルミニウム電極膜１０等からなるＭＯＳゲート構造を従来と同様の方法で形成する。さらに、高速化を図るためにライフタイムキラーとしての機能を有する電子線照射やヘリウム照射を行ってもよい。次に前記アルミニウム電極膜１０領域のうち、半田接合に必要な電極膜部を残して他の電極膜部を厚さ１０μｍのポリイミド膜１１で被覆する（図１（ａ））。前記ポリイミド膜１１をメッキマスクとして、公知技術である無電解ニッケル・金メッキ処理を行う。形成されたニッケル・金メッキ膜６はポリイミド膜でマスクされていないアルミニウム電極膜１０上には５μｍの厚さでメッキされるが、通常、この処理時間内では裏面側のシリコン面には特殊な前処理を施さないとほとんどメッキ膜は付着しない（図１（ｂ））。また、たとえ裏面側にメッキ膜が付着したとしても、次工程で裏面側は研削されるので、問題は生じない。ウェハ１００の裏面側を研削して１８０μｍのウェハ１の厚さに減厚する（図３（ｃ））。研削後の基板１の表面側の前記ポリイミド膜１１による段差はＮｉ−Ａｕメッキ膜６によって埋められる結果、凹凸が小さくなってウェハ割れの発生を少なくすることができる。裏面側にコレクタ層（図示せず）をイオン注入およびアニール処理により形成し、この裏面にＴｉ−Ｎｉ−Ａｕからなる３層の金属膜５をスパッタなどにより形成する（図１（ｄ））。この後、所定のスクライブラインで、カットしてチップ化する。本発明はこのような半導体装置の製造方法とすることにより、厚いニッケル・金メッキ膜６が裏面側に被着することなく、また、表面側にも必要最小限の領域への被着に抑えられ、厚いニッケル・金メッキ膜に起因するシリコン基板の反り応力の影響を小さくすることができるので、シリコン基板（ウェハ）の減厚工程中でのシリコン基板（ウェハ）の割れを抑制すること、裏面研削およびメッキ膜形成後の作業工程中でのシリコン基板（ウェハ）の過大な反りや割れを防止することなどを防ぐことができる。
さらにこのＩＧＢＴチップを用いて図３に示すように、半田接合７により、外部接続端子８（絶縁基板）を接続したところ、半田接合後のチップ裏面側は、従来の半田接合部の拡大図である図４に示すように、Ｔｉ２−Ｎｉ３−Ａｕ４からなる金属膜５とＮｉ−Ａｕメッキ膜６がシリコン基板１から厚いメッキ膜の応力により剥がれる場合と異なり、図３に示すように金属膜５の剥がれやチップ１割れまたはカケ等は見られず良好であった。
また、一方の主面側へのメッキ処理をつぎのように行なってもよい。
実施例１と同様に、一方の主面側にＭＯＳゲート構造を形成する。つづいて、ウェハの裏面側を研削して１８０μｍの厚さに減厚する。このとき、表面側のポリイミド膜はまだ形成されておらず、研削しない側の面は保護シートなどを介して支持基板に接合されていてほぼ平坦であるため、研削に悪影響はない。
次に、一方の主面側の所望の個所に選択的にポリイミド膜を形成し、このポリイミド膜をメッキマスクとして無電解ニッケル・金メッキ処理を行なう。このニッケル・金メッキ膜はポリイミド膜でマスクされていないアルミニウム電極膜上に５μｍの厚さで成膜される。
つづいて、前記裏面研削による裏面歪層を除去し、裏面をクリーンにした後、裏面側にコレクタ層をイオン注入およびアニール処理により形成し、この面にＴｉ−Ｎｉ−Ａｕからなる３層の金属膜は蒸着またはスパッタなどにより形成する。以降の工程は前記実施例１と同様である。
なお、ポリイミド膜形成ならびにメッキ処理の工程は、裏面電極の形成前であれば、コレクタ層の形成（イオン注入とアニール処理）後であってもよい。
また、メッキ処理により、裏面電極と半導体基板（ウェハ）との間にメッキ層がわずかに残るが、絶縁基板の銅パターンと半導体基板だ接合されるのはＴｉ−Ｎｉ−Ａｕなどからなる３層の金属膜（約１μｍ厚）であり、この半田接合層にかかる応力は、３層の金属幕によって吸収・緩和され、この応力に起因する界面割れやカケといった問題は発生しない。
以上の説明は、本発明にかかるＩＧＢＴの場合であったが、ダイオードにも適用できる。次に、本発明にかかるダイオードの場合について、簡単に説明する。ｎ―ドリフト層となるｎ型ＦＺウェハを用いる。ＦＺウェハの表面側には、ｐ＋アノード層とｎ―ドリフト層とのｐｎ接合を備える活性領域及びアルミニウム電極にニッケル・金メッキ膜が積層されたアノード電極が形成されている。ＦＺウェハの裏面側にはｎ＋カソード層が形成されており、そのｎ＋カソード層上にはＴｉ−Ｎｉ−Ａｕの３層のスパッタ膜からなるカソード電極が被着されている。このように、ｎ型ＦＺウェハを用いた縦形ダイオードは、そのＦＺウェハの表面側に前記活性領域及びアルミニウム電極にニッケル・金メッキ膜が積層されたアノード電極を形成し、ＦＺウェハの裏面側を所定の厚さまで削り落とした後、裏面から不純物イオンの粒子線照射を行い、所定のアニール処理を施してｎ＋カソード層を形成し、しかる後、カソード電極を被着して製造される。この後、所定のスクライブラインで、カットしてダイオードをチップ化する。このダイオードチップは半田接合により外部接続端子（図示せず）と接続される。半田接合後のチップ裏面側は、前記ＩＧＢＴの場合と同様に、図３に示すように金属膜の剥がれやチップ割れまたはカケ等は見られず良好であった。
なお、前述の各実施の形態において、マスクとして形成したポリイミド膜は除去せずにそのまま残し、半導体チップのパッシベーション膜として有効に利用することができる。
本発明にかかる半導体装置の製造方法を作業工程順に示すシリコン基板（ウェハ）の要部断面図である。 従来のウェハの研削後の厚さをパラメータとして、裏面側の研削中における、表面側のポリイミド膜段差の大きさとウェハ割れの不良率（発生率）との関係図である。 本発明にかかる両面半田接合シリコンチップの裏面側を半田接合した場合の断面図である。 従来の両面半田接合シリコンチップの裏面側の半田接合部における金属電極膜間剥がれを示す拡大部分断面図である。
符号の説明
１、１００ シリコン基板（ウェハまたはチップ）
２ Ｔｉ
３ Ｎｉ
４ Ａｕ
５ 裏面側金属電極膜
６ Ｎｉ−Ａｕメッキ膜
７ 半田
８ 銅基板または絶縁基板
１０ アルミニウム電極
１１ ポリイミド膜

Claims (3)

  1. 半導体基板の一方側の主面へ不純物ドーピングによる機能領域の形成とアルミニウム電極膜を選択的に形成する工程、前記半導体基板を所定の厚さに減厚するために他方側の主面を研削する工程、前記他方側の研削後の主面に半田接合可能な金属電極をＰＶＤ法により形成する工程とをこの順に少なくとも含む半導体装置の製造方法において、前記アルミニウム電極膜を選択的に形成する工程の後の前記いずれかの工程の前に、半導体基板の一方側の主面にのみ半田接合可能な金属メッキ処理を行なうことを特徴とする半導体装置の製造方法。
  2. 他方側の主面を研削する工程の前に、前記一方側の主面に所要の選択的メッキ用マスクを形成した後、半田接合可能な金属メッキ処理を行なうことを特徴とする請求項１記載の半導体装置の製造方法。
  3. 他方側の主面に半田接合可能な金属電極をＰＶＤ法により形成する工程の前に、前記一方側の主面に所要の選択的メッキ用マスクを形成した後、半田接合可能な金属メッキ処理を行なうことを特徴とする請求項１記載の半導体装置の製造方法。
JP2004302812A 2004-10-18 2004-10-18 半導体装置の製造方法 Pending JP2006114822A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004302812A JP2006114822A (ja) 2004-10-18 2004-10-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004302812A JP2006114822A (ja) 2004-10-18 2004-10-18 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006114822A true JP2006114822A (ja) 2006-04-27

Family

ID=36383064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004302812A Pending JP2006114822A (ja) 2004-10-18 2004-10-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006114822A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078240A (ja) * 2006-09-19 2008-04-03 Toyota Motor Corp 半導体素子の配線接続方法および半導体装置
JP2013512520A (ja) * 2009-12-01 2013-04-11 ブル・エス・アー・エス システムのいくつかの構成要素のメモリ間の直接データ転送を許可するそのシステム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078240A (ja) * 2006-09-19 2008-04-03 Toyota Motor Corp 半導体素子の配線接続方法および半導体装置
JP2013512520A (ja) * 2009-12-01 2013-04-11 ブル・エス・アー・エス システムのいくつかの構成要素のメモリ間の直接データ転送を許可するそのシステム

Similar Documents

Publication Publication Date Title
JP4815905B2 (ja) 半導体装置およびその製造方法
US7897452B2 (en) Method of producing a semiconductor device with an aluminum or aluminum alloy rear electrode
US9666437B2 (en) Method for manufacturing semiconductor device
JP6359455B2 (ja) 半導体回路基板およびそれを用いた半導体装置並びに半導体回路基板の製造方法
JP4904767B2 (ja) 半導体装置
JP5621334B2 (ja) 半導体装置および半導体装置の製造方法
JP2014060215A (ja) ヒートシンク付パワーモジュール用基板、ヒートシンク付パワーモジュール、及びヒートシンク付パワーモジュール用基板の製造方法
US9070736B2 (en) Semiconductor device
Rupp et al. Laser backside contact annealing of SiC power devices: A prerequisite for SiC thin wafer technology
JP2007036211A (ja) 半導体素子の製造方法
JP6399738B2 (ja) 半導体装置
JP2011159994A (ja) 半導体装置
JP2011198780A (ja) 半導体装置およびその製造方法
JP2005311284A (ja) パワー半導体素子およびこれを用いた半導体装置
CN106575610B (zh) 碳化硅半导体装置的制造方法以及碳化硅半导体装置
JP2006114822A (ja) 半導体装置の製造方法
JP2004303927A (ja) 半導体素子
JP6558969B2 (ja) 半導体チップ、半導体装置およびそれらの製造方法
JP2006059929A (ja) 半導体装置の製造方法
JP2006140402A (ja) 半導体集積回路装置
JP2020177963A (ja) 半導体チップの製造方法
JP6590336B2 (ja) 高耐熱ハンダ接合半導体装置及びその製造方法
JP5857575B2 (ja) 半導体装置の製造方法
JP6918902B2 (ja) 半導体装置の製造方法
JP2003273357A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060703

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070914

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091221

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100119