JP2020177963A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2020177963A
JP2020177963A JP2019077539A JP2019077539A JP2020177963A JP 2020177963 A JP2020177963 A JP 2020177963A JP 2019077539 A JP2019077539 A JP 2019077539A JP 2019077539 A JP2019077539 A JP 2019077539A JP 2020177963 A JP2020177963 A JP 2020177963A
Authority
JP
Japan
Prior art keywords
semiconductor chip
dicing tape
semiconductor
semiconductor wafer
dicing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019077539A
Other languages
English (en)
Inventor
拓矢 西出
Takuya Nishide
拓矢 西出
侑佑 山下
Yusuke Yamashita
侑佑 山下
泰 浦上
Yasushi Uragami
泰 浦上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2019077539A priority Critical patent/JP2020177963A/ja
Publication of JP2020177963A publication Critical patent/JP2020177963A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 ダイシングテープが半導体ウェハを保持する保持力を確保しつつ、ダイシングテープの剥離不良を改善することができる技術を提供する。【解決手段】 半導体チップの製造方法は、半導体ウェハを加工する加工工程と、前記半導体ウェハの一方の主面をダイシングテープの一方の主面に貼り付ける貼付工程と、前記半導体ウェハをダイシングラインに沿ってダイシングし、前記半導体ウェハを複数の半導体チップに分割する分割工程と、前記半導体チップを前記ダイシングテープからピックアップするピックアップ工程と、を備えている。前記半導体チップを、中心領域と、前記中心領域の周囲であって前記ダイシングラインに隣接した周縁領域と、に区画したときに、前記半導体チップと前記ダイシングテープの接着力が、前記中心領域よりも前記周縁領域の少なくとも一部において低く調整されている。【選択図】図3

Description

本明細書が開示する技術は、半導体チップの製造方法に関する。
半導体チップの製造方法は、半導体ウェハを加工する加工工程と、半導体ウェハの一方の主面をダイシングテープの一方の主面に貼り付ける貼付工程と、半導体ウェハをダイシングラインに沿ってダイシングし、半導体ウェハを複数の半導体チップに分割する分割工程と、半導体チップをダイシングテープからピックアップするピックアップ工程と、を備えている。このような半導体チップの製造方法の一例が特許文献1に開示されている。
特開2013−214683号公報
図11に、ダイシングテープから半導体チップをピックアップするピックアップ工程の概略を示す。図11に示されるように、複数に分割された半導体チップ102がダイシングテープ104に貼り付けられている。複数の半導体チップ102は、ダイシングテープ104を介してダイシングテープ吸着台112に載置されている。ダイシングテープ吸着台112の内部には、ニードルホルダ114が設置されている。ニードルホルダ114は、ピックアップ対象の半導体チップ102に向けてニードル116を突出させ、ダイシングテープ104を介してピックアップ対象の半導体チップ102にニードル116の先端を接触させる。これにより、ピックアップ対象の半導体チップ102がダイシングテープ吸着台112の載置面から突き上げられる。ダイシングテープ吸着台112の内部が減圧されていることから、突き上げられた半導体チップ102に貼り付けられていたダイシングテープ104は、半導体チップ102の周縁部から剥離される。ダイシングテープ104が剥離された半導体チップ102は、コレット118によって吸着され、ダイシングテープ104からピックアップされる。
図12に、ピックアップ不良が生じたときのピックアップ工程の概略を示す。図12に示されるように、半導体チップ102が突き上げられたときに、ダイシングテープ104が半導体チップ102から剥離されない剥離不良が生じることがある。この場合、半導体チップ102が湾曲し、半導体チップ102が破損する虞がある。
半導体チップとダイシングテープの接着力を低下させれば、このような剥離不良は改善され得る。しかしながら、半導体チップとダイシングテープの接着力を低下させると、ダイシングテープが半導体ウェハを保持する保持力が低下し、半導体ウェハをダイシングするときに半導体ウェハの位置を安定させることができなくなる。本明細書は、ダイシングテープが半導体ウェハを保持する保持力を確保しつつ、ダイシングテープの剥離不良を改善することができる技術を提供する。
本明細書が開示する半導体チップの製造方法は、半導体ウェハを加工する加工工程と、前記半導体ウェハの一方の主面をダイシングテープの一方の主面に貼り付ける貼付工程と、前記半導体ウェハをダイシングラインに沿ってダイシングし、前記半導体ウェハを複数の半導体チップに分割する分割工程と、前記半導体チップを前記ダイシングテープからピックアップするピックアップ工程と、を備えることができる。前記半導体チップを、中心領域と、前記中心領域の周囲であって前記ダイシングラインに隣接した周縁領域と、に区画したときに、前記半導体チップと前記ダイシングテープの接着力が、前記中心領域よりも前記周縁領域の少なくとも一部において低く調整されている。このように、前記半導体チップの前記中心領域と前記ダイシングテープの接着力が相対的に高く調整されているので、前記ダイシングテープが前記半導体ウェハを保持する保持力を確保することができる。一方、前記半導体チップの前記周縁領域の少なくとも一部と前記ダイシングテープの接着力が相対的に低く調整されているので、前記ダイシングテープが前記半導体チップから剥離され易い。このように、上記半導体チップの製造方法によると、前記ダイシングテープが前記半導体ウェハを保持する保持力を確保しつつ、前記ダイシングテープの剥離不良を改善することができる。
上記半導体チップの製造方法の一実施態様は、前記貼付工程の後であって前記ピックアップ工程の前に、前記半導体チップの前記中心領域に対応する位置の前記ダイシングテープを遮蔽するとともに前記半導体チップの前記周縁領域の少なくとも一部に対応する位置の前記ダイシングテープを露出させる遮蔽マスク越しに、前記ダイシングテープに光を照射する照射工程、をさらに有していてもよい。この場合、前記ダイシングテープが、光硬化型粘着シートである。この製造方法によると、前記半導体チップの前記周縁領域の少なくとも一部に貼り付けられた前記ダイシングテープが硬化し、その部分の接着力を選択的に低下させることができる。
上記半導体チップの製造方法の他の一実施態様では、前記貼付工程が、前記半導体チップの前記中心領域に対応する位置の前記ダイシングテープに接触するとともに前記半導体チップの前記周縁領域の少なくとも一部に対応する位置の前記ダイシングテープには接触しない加圧調整板を用いて前記ダイシングテープを前記半導体ウェハに向けて押圧させる押圧工程、を有していてもよい。この製造方法によると、前記半導体チップの前記中心領域に貼り付けられた前記ダイシングテープの接着力を選択的に向上させることができる。換言すると、前記半導体チップの前記周縁領域の少なくとも一部に貼り付けられた前記ダイシングテープの接着力を選択的に低下させることができる。
上記半導体チップの製造方法の他の一実施態様では、前記加工工程が、前記半導体ウェハの前記一方の主面側であって前記半導体チップの前記周縁領域の少なくとも一部に溝を形成する溝形成工程、を有していてもよい。この製造方法によると、前記半導体チップの前記周縁領域の少なくとも一部に形成された前記溝が前記ダイシングテープと接着することが防止されるので、前記半導体チップの前記周縁領域の少なくとも一部と前記ダイシングテープの接着面積が低下する。これにより、前記半導体チップの前記周縁領域の少なくとも一部に貼り付けられた前記ダイシングテープの接着力を選択的に低下させることができる。
前記半導体チップの前記周縁領域の少なくとも一部に前記溝を形成する実施態様では、前記溝が、前記半導体チップの前記中心領域の周囲を一巡するように前記周縁領域内に形成されていてもよい。あるいは、前記溝の複数個が、前記半導体チップの前記周縁領域に分散して形成されていてもよい。
本実施形態の半導体ウェハの平面図を模式的に示す。 本実施形態の半導体ウェハの要部拡大平面図を模式的に示す。 本実施形態の半導体チップを製造する方法のフローを示す。 本実施形態の半導体ウェハの要部拡大平面図であって、UV硬化型粘着シートを利用した製造方法における要部拡大平面図を模式的に示す。 図4のV−V線に対応した断面図であって、半導体ウェハの裏面に貼り付けられたダイシングテープの一部を遮蔽する遮蔽マスクが設置されている様子を模式的に示す。 図4のV−V線に対応した断面図であって、遮蔽マスク越しにダイシングテープに向けて紫外線を照射する様子を模式的に示す。 本実施形態の半導体ウェハの要部拡大平面図であって、加圧調整板を利用した製造方法における要部拡大平面図を模式的に示す。 図7のVIII−VIII線に対応した断面図であって、半導体ウェハの裏面に貼り付けられたダイシングテープの一部を押圧するための加圧調整板が設置されている様子を模式的に示す。 本実施形態の半導体ウェハの裏面構造の一例の要部拡大斜視図を模式的に示す。 本実施形態の半導体ウェハの裏面構造の他の一例の要部拡大斜視図を模式的に示す。 半導体チップをダイシングテープからピックアップするピックアップ工程の概略図であり、正常にピックアップできるときの状態を模式的に示す。 半導体チップをダイシングテープからピックアップするピックアップ工程の概略図であり、ダイシングテープの剥離不良が生じたときの状態を模式的に示す。
図1に、半導体ウェハ10の平面図を示す。半導体ウェハ10は、ダイシングライン30によって区画された複数の半導体チップ20を含んでいる。半導体チップ20の各々には、特定機能を発揮することができる半導体素子、例えばMOSFET(Metal Oxide Semiconductor Field Effect Transistor)又はIGBT(Insulated Gate Bipolar Transistor)と称されるスイッチング機能を発揮することができる半導体素子が形成されている。半導体ウェハ10に用いられる半導体基板の材料は、特に限定されるものではないが、例えば炭化珪素又はシリコンが例示される。
図2に、図1の2点破線で囲まれた領域の要部拡大平面図を示す。図2に示される領域は、半導体ウェハ10を分割する前の半導体チップ20の領域に対応している。図2に示されるように、分割前の半導体チップ20は、ダイシングライン30で囲まれており、中心領域20Aと、中心領域20Aの周囲であってダイシングライン30に隣接した周縁領域20Bと、に区画されている。後述するように、半導体チップ20の周縁領域20Bには、ダイシングテープとの接着力が選択的に低下した部分が形成される。半導体チップ20の周縁領域20Bの幅W、換言すると、ダイシングライン30と半導体チップ20の中心領域20Aの間の最小幅は、一例ではあるが、80μm以上に設定されている。なお、この例では、半導体チップ20の中心領域20Aの平面形状が矩形状であるが、この例に限らず、例えば円形状又は多角形状であってもよい。
図3に、半導体チップ20を製造するフローを示す。まず、半導体ウェハ10を加工する加工工程(S1)が実施される。この半導体ウェハ10の加工工程では、半導体ウェハ10の半導体基板内に複数種類の半導体領域が形成されるとともに、半導体基板の表面及び裏面に電極等が形成される。これにより、半導体ウェハ10の半導体チップ20に対応した領域に、特定機能を発揮することができる半導体素子が形成される。
次に、半導体ウェハ10の一方の主面をダイシングテープの一方の主面に貼り付ける貼付工程(S2)が実施される。例えば、半導体ウェハ10の半導体チップ20に対応した領域にMOSFETが形成されている場合、半導体ウェハ10の裏面(MOSFETのドレイン電極が形成されている側の面)にダイシングテープが貼り付けられる。
次に、半導体ウェハ10をダイシングライン30に沿ってダイシングし、半導体ウェハ10を複数の半導体チップ20に分割する分割工程(S3)が実施される。この分割工程では、半導体ウェハ10の表面からダイシングライン30に沿って半導体ウェハ10がダイシングされる。このため、分割された複数の半導体チップ20は、ダイシングテープに貼り付けられた状態で並んでいる。
次に、半導体チップ20をダイシングテープからピックアップするピックアップ工程(S4)が実施される。背景技術でも説明したように、このピックアップ工程では、ダイシングテープ吸着台に載置された複数の半導体チップ20のうちのピックアップ対象の半導体チップ20をニードルで突き上げることでダイシングテープを剥離し、ダイシングテープが剥離された半導体チップ20をコレットによって吸着してダイシングテープからピックアップする。
背景技術でも説明したように、このピックアップ工程では、半導体チップ20の周縁部からダイシングテープが剥離されない剥離不良が生じることがある。以下では、このような剥離不良が改善されるいくつかの技術について説明する。
(UV硬化型粘着シートを利用した製造方法)
図4に半導体ウェハ10の要部拡大平面図、図5に図4のV−V線に対応した断面図を示す。これらの図に示されるように、半導体ウェハ10の裏面にはダイシングテープ40が貼り付けられており、さらに、ダイシングテープ40の一部を遮蔽する遮蔽マスク52が設置されている。遮蔽マスク52は、半導体チップ20の中心領域20Aに対応する位置のダイシングテープ40を遮蔽するとともに、半導体チップ20の周縁領域20Bに対応する位置のダイシングテープ40を露出させるように設置されている。
次に、図6に示されるように、遮蔽マスク52越しにダイシングテープ40に向けて紫外線(UV)を照射する。なお、この紫外線の照射は、半導体ウェハ10をダイシングテープ40に貼り付ける貼付工程(図3のS2)の後であって、半導体チップ20をダイシングテープ40からピックアップするピックアップ工程(図3のS4)の間に実施される。また、この紫外線の照射は、半導体ウェハ10を複数の半導体チップ20に分割する分割工程(図3のS3)の前に実施してもよく、後に実施してもよい。この例では、ダイシングテープ40の材料にUV硬化型粘着シートが用いられている。UV硬化型粘着シートは、紫外線が照射されると硬化し、接着力が低下する材料である。このため、遮蔽マスク52越しに紫外線(UV)を照射すると、半導体チップ20の周縁領域20Bに対応する位置のダイシングテープ40が硬化し、その位置のダイシングテープ40の接着力が選択的に低下する。
このように、半導体ウェハ10の裏面に貼り付けられたダイシングテープ40の接着力は、半導体チップ20の中心領域20Aに対応する位置において相対的に高く調整され、半導体チップ20の周縁領域20Bに対応する位置において相対的に低く調整される。これにより、半導体ウェハ10をダイシングして半導体ウェハ10を複数の半導体チップ20に分割する分割工程(図3のS3)では、半導体チップ20の中心領域20Aとダイシングテープ40の接着力が相対的に高く調整されているので、ダイシングテープ40が半導体ウェハ10を保持する保持力が確保されている。一方、半導体チップ20をダイシングテープ40からピックアップするピックアップ工程(図3のS4)では、半導体チップ20の周縁領域20Bとダイシングテープ40の接着力が相対的に低く調整されているので、ダイシングテープ40が半導体チップ20の周縁部から剥離され易い。このように、上記の製造方法によると、ダイシングテープ40が半導体ウェハ10を保持する保持力を確保しつつ、ダイシングテープ40の剥離不良を改善することができる。
(加圧調整板を利用した製造方法)
図7に半導体ウェハ10の要部拡大平面図、図8に図7のVIII−VIII線に対応した断面図を示す。これらの図に示されるように、半導体ウェハ10の裏面にはダイシングテープ40が貼り付けられており、さらに、ダイシングテープ40の一部に接触する加圧調整板54が設置されている。加圧調整板54は、半導体チップ20の中心領域20Aに対応する位置のダイシングテープ40に接触するとともに、半導体チップ20の周縁領域20Bに対応する位置のダイシングテープ40に接触しないように設置されている。この加圧調整板54は、半導体ウェハ10をダイシングテープ40に貼り付ける貼付工程(図3のS2)において設置される。
図7及び図8に示されるように、半導体ウェハ10をダイシングテープ40に貼り付ける貼付工程(図3のS2)では、加圧用ローラ56が加圧調整板54を介してダイシングテープ40を半導体ウェハ10に向けて押圧させる押圧工程が実施される。この押圧工程により、半導体ウェハ10の裏面に貼り付けられたダイシングテープ40の接着力は、半導体チップ20の中心領域20Aに対応する位置において相対的に高く調整され、半導体チップ20の周縁領域20Bに対応する位置において相対的に低く調整される。これにより、半導体ウェハ10をダイシングして半導体ウェハ10を複数の半導体チップ20に分割する分割工程(図3のS3)では、半導体チップ20の中心領域20Aとダイシングテープ40の接着力が相対的に高く調整されているので、ダイシングテープ40が半導体ウェハ10を保持する保持力が確保されている。一方、半導体チップ20をダイシングテープ40からピックアップするピックアップ工程(図3のS4)では、半導体チップ20の周縁領域20Bとダイシングテープ40の接着力が相対的に低く調整されているので、ダイシングテープ40が半導体チップ20の周縁部から剥離され易い。このように、上記の製造方法によると、ダイシングテープ40が半導体ウェハ10を保持する保持力を確保しつつ、ダイシングテープ40の剥離不良を改善することができる。
(半導体ウェハの加工を利用した製造方法)
図9に、半導体ウェハ10の裏面、すなわち、ダイシングテープが貼り付けられる側の面の要部拡大斜視図を示す。この要部拡大斜視図は、半導体ウェハ10のうちの半導体チップ20の周縁領域20Bとダイシングライン30の境界近傍に対応している。
図9に示されるように、半導体ウェハ10は、半導体基板12と、ニッケルシリサイド膜14と、金属膜16と、を有している。ニッケルシリサイド膜14は、半導体基板12の裏面を被膜しており、半導体基板12とのオーミック性を改善するために形成されている。金属膜16は、ニッケルシリサイド膜14上に被膜しており、例えばアルミニウム(Al)にシリコンを含有させたアルミニウム合金で構成されている。なお、ニッケルシリサイド膜14と金属膜16の間に、例えばチタン(Ti)又は窒化チタン(TiN)で構成されたバリアメタル層が介在していてもよい。また、金属膜16上には、はんだとの濡れ性を改善するためのニッケル膜、酸化防止用のAu膜が形成されていてもよい。図9に示す構造は一例であり、半導体ウェハ10の裏面構造には様々な構造を採用し得る。
図9に示されるように、半導体チップ20の周縁領域20Bに対応する位置に金属膜16が形成されておらず、半導体ウェハ10の裏面に溝10Aが形成されている。溝10Aは、半導体チップ20の中心領域20Aの周囲を一巡するように、半導体チップ20の周縁領域20B内に形成されている。溝10Aは、半導体チップ20の周縁領域20Bとダイシングライン30の境界を越えてダイシングライン30に対応する位置にも形成されている。換言すると、ダイシングライン30に対応する位置に金属膜16が形成されていない。なお、図10に示されるように、溝10Aは、半導体チップ20の中心領域20Aの周囲を一巡する方向に沿って分散して配置されていてもよい。また、溝10Aが分散して形成されている場合、溝10Aの各々の位置及び形状は適宜に調整可能である。
図9及び図10に示されるように、半導体チップ20の周縁領域20Bに溝10Aが形成されていると、ダイシングテープを貼り付けたときに、溝10Aに対応する位置のダイシングテープが半導体ウェハ10の裏面から離れた状態となるので、半導体チップ20の周縁領域20Bとダイシングテープの接着面積が低下する。このように、半導体ウェハ10の裏面に貼り付けられたダイシングテープの接着力は、半導体チップ20の中心領域20Aに対応する位置において相対的に高く調整され、半導体チップ20の周縁領域20Bに対応する位置において相対的に低く調整される。これにより、半導体ウェハ10をダイシングして半導体ウェハ10を複数の半導体チップ20に分割する分割工程(図3のS3)では、半導体チップ20の中心領域20Aとダイシングテープの接着力が相対的に高く調整されているので、ダイシングテープが半導体ウェハ10を保持する保持力が確保されている。一方、半導体チップ20をダイシングテープからピックアップするピックアップ工程(図3のS4)では、半導体チップ20の周縁領域20Bとダイシングテープの接着力が相対的に低く調整されているので、ダイシングテープが半導体チップ20の周縁部から剥離され易い。このように、上記の製造方法によると、ダイシングテープが半導体ウェハ10を保持する保持力を確保しつつ、ダイシングテープの剥離不良を改善することができる。
溝10Aを形成する工程は、半導体ウェハ10を加工する加工工程(図3のS1)において実施される。例えば、蒸着技術を利用して金属膜16を成膜するときに、半導体チップ20の周縁領域20Bに対応する位置を遮蔽する遮蔽マスクを設置し、半導体チップ20の周縁領域20Bに対応する位置に金属膜16が形成されないようにしてもよい。このように、半導体ウェハ10を加工する加工工程(図3のS1)において、溝10Aを容易に形成することができる。
なお、図9及び図10の例では、半導体ウェハ10の裏面構造のうちの金属膜16の有無によって溝10Aが形成されていた。しかしながら、ダイシングテープとの接着面積を低下させるためには、半導体ウェハ10の裏面に溝が形成されていればよく、そのような溝は様々な構成によって実現し得る。以下、半導体ウェハ10の裏面に溝を形成する形成方法を例示する。
半導体基板12の裏面を被膜するニッケルシリサイド膜14は、半導体基板12の裏面にニッケル膜を成膜した後に、レーザーアニール処理を利用したシリサイド化によって形成される。このレーザーアニール処理において、半導体チップ20の周縁領域20Bに対応する位置に成膜されたニッケル膜に対して追加でレーザーを照射してもよい。追加でレーザー照射を実施すると、中心領域20Aよりも周縁領域20Bに対応する位置に形成されたニッケルシリサイド膜14の表面粗さが増大し、周縁領域20Bに対応する位置に形成されたニッケルシリサイド膜14の表面に凹凸が形成される。このため、金属膜16を成膜したときに、ニッケルシリサイド膜14の凹凸を反映して周縁領域20Bに対応した位置に成膜される金属膜16の表面にも凹凸が形成される。これにより、半導体ウェハ10の裏面のうちの半導体チップ20の周縁領域20Bに対応する位置に溝が形成される。
また、半導体基板12の裏面のうちの半導体チップ20の周縁領域20Bに対応する位置に、ドライエッチング技術を利用して溝を形成してもよい。半導体基板12の裏面に溝が形成されていると、その溝を反映してニッケルシリサイド膜14及び金属膜16にも溝が形成される。これにより、半導体ウェハ10の裏面のうちの半導体チップ20の周縁領域20Bに対応する位置に溝が形成される。
上記したように、本明細書が開示する製造方法によれば、ダイシングテープが半導体ウェハを保持する保持力を確保しつつ、ダイシングテープの剥離不良を改善することができる。背景技術でも説明したように、ダイシングテープの剥離不良が生じると、半導体チップの破損が懸念される。このような破損は、半導体チップが薄い場合に特に問題となり得る。通常、半導体基板の材料に炭化珪素が用いられている場合、その破壊電界強度の高さから半導体基板が薄層化される。このため、半導体基板の材料に炭化珪素が用いられている場合、半導体チップが薄く構成されていることが多く、ダイシングテープの剥離不良による半導体チップの破損という問題が顕在化する。本明細書が開示する技術は、このような場合に対処することができる。すなわち、本明細書が開示する技術は、半導体基板の材料が炭化珪素の場合に特に有用である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10 :半導体ウェハ
20 :半導体チップ
20A :中心領域
20B :周縁領域
30 :ダイシングライン
40 :ダイシングテープ

Claims (6)

  1. 半導体チップの製造方法であって、
    半導体ウェハを加工する加工工程と、
    前記半導体ウェハの一方の主面をダイシングテープの一方の主面に貼り付ける貼付工程と、
    前記半導体ウェハをダイシングラインに沿ってダイシングし、前記半導体ウェハを複数の半導体チップに分割する分割工程と、
    前記半導体チップを前記ダイシングテープからピックアップするピックアップ工程と、を備えており、
    前記半導体チップを、中心領域と、前記中心領域の周囲であって前記ダイシングラインに隣接した周縁領域と、に区画したときに、前記半導体チップと前記ダイシングテープの接着力が、前記中心領域よりも前記周縁領域の少なくとも一部において低く調整されている、半導体チップの製造方法。
  2. 前記貼付工程の後であって前記ピックアップ工程の前に、前記半導体チップの前記中心領域に対応する位置の前記ダイシングテープを遮蔽するとともに前記半導体チップの前記周縁領域の少なくとも一部に対応する位置の前記ダイシングテープを露出させる遮蔽マスク越しに、前記ダイシングテープに光を照射する照射工程、をさらに有しており、
    前記ダイシングテープが、光硬化型粘着シートである、請求項1に記載の半導体チップの製造方法。
  3. 前記貼付工程は、
    前記半導体チップの前記中心領域に対応する位置の前記ダイシングテープに接触するとともに前記半導体チップの前記周縁領域の少なくとも一部に対応する位置の前記ダイシングテープには接触しない加圧調整板を用いて前記ダイシングテープを前記半導体ウェハに向けて押圧させる押圧工程、を有する、請求項1に記載の半導体チップの製造方法。
  4. 前記加工工程は、
    前記半導体ウェハの前記一方の主面側であって前記半導体チップの前記周縁領域の少なくとも一部に溝を形成する溝形成工程、を有する、請求項1に記載の半導体装置の製造方法。
  5. 前記溝は、前記半導体チップの前記中心領域の周囲を一巡するように前記周縁領域内に形成されている、請求項4に記載の半導体チップの製造方法。
  6. 前記溝の複数個が、前記半導体チップの前記周縁領域に分散して形成されている、請求項4に記載の半導体チップの製造方法。
JP2019077539A 2019-04-16 2019-04-16 半導体チップの製造方法 Pending JP2020177963A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019077539A JP2020177963A (ja) 2019-04-16 2019-04-16 半導体チップの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019077539A JP2020177963A (ja) 2019-04-16 2019-04-16 半導体チップの製造方法

Publications (1)

Publication Number Publication Date
JP2020177963A true JP2020177963A (ja) 2020-10-29

Family

ID=72936832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019077539A Pending JP2020177963A (ja) 2019-04-16 2019-04-16 半導体チップの製造方法

Country Status (1)

Country Link
JP (1) JP2020177963A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100831A1 (ja) * 2021-11-30 2023-06-08 ボンドテック株式会社 チップ周部剥離装置、チップ供給装置、チップ供給システム、チップ接合システム、ピックアップ装置、チップ周部剥離方法、チップ供給方法、チップ接合方法およびピックアップ方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239346A (ja) * 1990-02-16 1991-10-24 Fujitsu Ltd 半導体装置の製造方法
JPH05267452A (ja) * 1992-03-18 1993-10-15 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法
JPH06188310A (ja) * 1992-12-22 1994-07-08 Lintec Corp ウェハダイシング方法、およびこの方法に用いる放射線照射装置ならびにウェハ貼着用粘着シート
JP2001024010A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 半導体装置の製造方法
WO2004100240A1 (ja) * 2003-05-12 2004-11-18 Tokyo Seimitsu Co., Ltd. 板状部材の分割方法及び分割装置
JP2006222142A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体素子の製造方法
JP2009267179A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 半導体装置の製造方法
JP2011134805A (ja) * 2009-12-22 2011-07-07 Sharp Corp 太陽電池セル及び太陽電池セルを備えた太陽電池モジュール

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03239346A (ja) * 1990-02-16 1991-10-24 Fujitsu Ltd 半導体装置の製造方法
JPH05267452A (ja) * 1992-03-18 1993-10-15 Fujitsu Miyagi Electron:Kk 半導体装置の製造方法
JPH06188310A (ja) * 1992-12-22 1994-07-08 Lintec Corp ウェハダイシング方法、およびこの方法に用いる放射線照射装置ならびにウェハ貼着用粘着シート
JP2001024010A (ja) * 1999-07-08 2001-01-26 Toshiba Corp 半導体装置の製造方法
WO2004100240A1 (ja) * 2003-05-12 2004-11-18 Tokyo Seimitsu Co., Ltd. 板状部材の分割方法及び分割装置
JP2006222142A (ja) * 2005-02-08 2006-08-24 Renesas Technology Corp 半導体素子の製造方法
JP2009267179A (ja) * 2008-04-28 2009-11-12 Panasonic Corp 半導体装置の製造方法
JP2011134805A (ja) * 2009-12-22 2011-07-07 Sharp Corp 太陽電池セル及び太陽電池セルを備えた太陽電池モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023100831A1 (ja) * 2021-11-30 2023-06-08 ボンドテック株式会社 チップ周部剥離装置、チップ供給装置、チップ供給システム、チップ接合システム、ピックアップ装置、チップ周部剥離方法、チップ供給方法、チップ接合方法およびピックアップ方法

Similar Documents

Publication Publication Date Title
US9666437B2 (en) Method for manufacturing semiconductor device
JP2008098529A (ja) 半導体装置及びその製造方法
JP5074719B2 (ja) ウエハを薄くする方法及びサポートプレート
US11139375B2 (en) Semiconductor device and method of manufacturing a semiconductor device
JP6524553B2 (ja) 素子チップの製造方法
CN106992122B (zh) 半导体装置的制造方法
US20200152445A1 (en) Method for manufacturing backside metalized compound semiconductor wafer
JP6524534B2 (ja) 素子チップの製造方法
JP6524554B2 (ja) 素子チップの製造方法
JPH06268112A (ja) 半導体装置、及びその製造方法
JP2019090088A (ja) 成膜装置
JP2020177963A (ja) 半導体チップの製造方法
JP2019091828A (ja) 成膜装置及び埋込処理装置
US9881897B2 (en) Manufacturing method of ultra-thin semiconductor device package assembly
JP2006286944A (ja) サブマウント及びその製造方法
JP2007027477A (ja) 半導体装置の製造方法
TW201838020A (zh) 半導體裝置、半導體晶圓及半導體裝置製造方法
JP2019090091A (ja) 成膜装置
US20200234961A1 (en) Substrate processing method
WO2022114171A1 (ja) 半導体素子の製造方法及び縦型mosfet素子
JP2021068832A (ja) 半導体装置の製造方法
JP2020194918A (ja) 素子チップの製造方法
JP6762396B2 (ja) 半導体装置の製造方法
WO2022210680A1 (ja) パワー半導体及びその製造方法
JP2005026428A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210720

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230131