JP2008098529A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2008098529A
JP2008098529A JP2006280786A JP2006280786A JP2008098529A JP 2008098529 A JP2008098529 A JP 2008098529A JP 2006280786 A JP2006280786 A JP 2006280786A JP 2006280786 A JP2006280786 A JP 2006280786A JP 2008098529 A JP2008098529 A JP 2008098529A
Authority
JP
Japan
Prior art keywords
layer
main electrode
main
semiconductor
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006280786A
Other languages
English (en)
Inventor
Motoomi Kobayashi
源臣 小林
Hideki Nozaki
秀樹 野崎
Masanobu Tsuchiya
政信 土谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006280786A priority Critical patent/JP2008098529A/ja
Priority to US11/871,541 priority patent/US20080296611A1/en
Publication of JP2008098529A publication Critical patent/JP2008098529A/ja
Priority to US12/759,457 priority patent/US20100203688A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Dicing (AREA)

Abstract

【課題】裏面側のチッピングや、ウェーハの反りを抑制する半導体装置及びその製造方法を提供する。
【解決手段】第１の主面と、第１の主面の反対側に設けられた第２の主面と、第１の主面側の表層部に設けられたチャネル形成領域と、を有する半導体層と、半導体層の第１の主面上におけるダイシングストリートより内側に設けられた第１の主電極と、半導体層の第２の主面上におけるダイシングストリートより内側に設けられた第２の主電極と、絶縁膜を介してチャネル形成領域に対向する制御電極と、を備えた。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）や、ＩＧＢＴ（Insulated Gate Bipolar Transistor）などの縦型の半導体装置では、裏面にも電極が形成される（例えば、特許文献１を参照。）。
その裏面電極は、はんだを用いて実装面に実装されることが多く、裏面電極は比較的厚く形成され、また、半導体（例えば、シリコン等。）などに比べて軟らかいメタルが用いられる。そのため、ダイシング時にブレードによって裏面電極を切断する際に、ブレードが目詰まりし、裏面側でチッピング（ダイシングストリートのエッジに生じるチップ欠け）が発生しやすい。また、ウェーハの裏面全面にメタルが形成されていると、特に薄いウェーハの場合に反りが発生し、以降の工程における搬送が困難になる問題もある。
特開２００６−５９８７６号公報
本発明は、裏面側のチッピングや、ウェーハの反りを抑制する半導体装置及びその製造方法を提供する。
本発明の一態様によれば、第１の主面と、前記第１の主面の反対側に設けられた第２の主面と、前記第１の主面側の表層部に設けられたチャネル形成領域と、を有する半導体層と、前記半導体層の前記第１の主面上におけるダイシングストリートより内側に設けられた第１の主電極と、前記半導体層の前記第２の主面上におけるダイシングストリートより内側に設けられた第２の主電極と、絶縁膜を介して前記チャネル形成領域に対向する制御電極と、を備えたことを特徴とする半導体装置が提供される。
また、本発明の他の一態様によれば、半導体層の第１の主面側の表層部にチャネル形成領域を形成する工程と、絶縁膜を介して前記チャネル形成領域に対向する制御電極を形成する工程と、前記半導体層の前記第１の主面上に第１の主電極を形成する工程と、前記半導体層における前記第１の主面の反対側に設けられた第２の主面上におけるダイシングストリートで囲まれた領域に、第２の主電極を形成する工程と、を備えたことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、裏面側のチッピングや、ウェーハの反りを抑制する半導体装置及びその製造方法が提供される。
以下、図面を参照し、本発明の実施形態について説明する。
図１は、本発明の実施形態に係る半導体装置の裏面を表す模式平面図である。
図２は、同半導体装置の模式断面図である。
本実施形態では、半導体装置として、例えば、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）を例に挙げて説明する。
図３は、プレーナゲート構造のＩＧＢＴの要部断面を例示する模式図である。
図４は、トレンチゲート構造のＩＧＢＴの要部断面を例示する模式図である。
図２に表されるように、本実施形態に係る半導体装置は、チャネル形成領域などの活性領域が形成された半導体層１０と、半導体層１０の第１の主面１０ａ上に設けられた第１の主電極１と、第１の主面１０ａの反対側の面である第２の主面１０ｂ上に設けられた第２の主電極２と、を備える。
図１に表されるように、半導体装置の裏面（第２の主面１０ｂ）の縁部には、ダイシングストリート１００が形成されている。同様に、図示しないが、半導体装置の表面（第１の主面１０ａ）の縁部にも、ダイシングストリート１００が形成されている。ダイシングストリート１００は、半導体装置（半導体チップ）を個々に切り出す前のウェーハ上における個々の半導体装置（半導体チップ）間に形成される境界線であり、ダイシングストリート１００に沿って、ダイシングブレードがウェーハを切断していく。
ウェーハ上におけるダイシングストリートの幅は、例えば７０〜１００（μｍ）であり、ダイシングされた個々の半導体装置（半導体チップ）の縁部に残されるダイシングストリート１００の幅は、例えば２０〜３０（μｍ）ほどである。
図１に表すように、第２の主電極２は、半導体層１０の第２の主面１０ｂ上におけるダイシングストリート１００よりも内側に形成されている。同様に、第１の主電極１も、半導体層１０の第１の主面１０ａ上におけるダイシングストリート１００よりも内側に形成されている。
チャネル形成領域や、絶縁膜を介してチャネル形成領域に対向する制御電極などは、半導体層１０における第１の主面１０ａ側の表層部に形成される。
図３に表すプレーナゲート構造のＩＧＢＴでは、ｐ＋型のシリコン基板（コレクタ層）３の上に、ｎ＋型のバッファ層４、ｎ−型ベース層５が順に設けられている。ｎ−型ベース層５の表層部にはｐ＋型のベース領域６が選択的に設けられ、ベース領域６の表面にはｎ＋型のエミッタ領域７が選択的に設けられている。
エミッタ領域７の一部から、ベース領域６を経てｎ−型ベース層５に至る表面（半導体層１０における第１の主面に対応する面）上には、絶縁膜８を介して制御電極９が設けられている。制御電極９が、絶縁膜８を介して対向するベース領域６の表層部が、チャネル形成領域として機能する。
制御電極９は、層間絶縁膜１１によって覆われ、その層間絶縁膜１１を覆うように第１の主電極１が、エミッタ領域７に接して設けられている。
半導体層１０の第２の主面に対応するコレクタ層３の裏面には、第２の主電極２が設けられている。
図４に表すトレンチゲート構造のＩＧＢＴでは、ｐ＋型のシリコン基板（コレクタ層）３の上に、ｎ＋型のバッファ層４、ｎ−型ベース層５が順に設けられている。ｎ−型ベース層５の表層部にｐ＋型のベース領域１６が設けられ、ベース領域１６の表面にはｎ＋型のエミッタ領域１７が選択的に設けられている。
半導体層１０における第１の主面に対応するエミッタ領域１７の表面から、エミッタ領域１７及びベース領域１６を貫通してｎ−型ベース層５に至るトレンチが形成され、そのトレンチ内部には絶縁膜１８を介して制御電極１９が充填されている。ベース領域１６において、絶縁膜１８を介して制御電極１９が対向する部分がチャネル形成領域として機能する。
エミッタ領域１７及びベース領域１６の表面（半導体層１０における第１の主面に対応する面）上には、第１の主電極１が設けられ、第１の主電極１と、制御電極１９との間には層間絶縁膜２０が介在されている。
半導体層１０の第２の主面に対応するコレクタ層３の裏面には、第２の主電極２が設けられている。
前述したＩＧＢＴにおいて、制御電極９、１９に所望の制御電圧（ゲート電圧）を印加すると、絶縁膜８、１８を介して制御電極９、１９に対向するチャネル形成領域にｎチャネルが形成され、第１の主電極１と第２の主電極２との間（エミッタ・コレクタ間）がオン状態となる。ＩＧＢＴでは、エミッタから電子が、コレクタから正孔が注入され、ｎ−型ベース層５にキャリアが蓄積し、伝導度変調が起こるので、縦型ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）に比べてオン抵抗を小さくできる。
次に、図５は、本発明の実施形態に係る半導体装置における第２の主電極２の形成工程及びダイシング工程を表す工程断面図である。
図３、４に表す構造における第２の主電極２以外を半導体ウェーハ２１に形成した後、図５（ａ）に表すように、その半導体ウェーハ２１の裏面（第２の主面）の全面に、コンタクト層２２を形成する。コンタクト層２２は、例えば、蒸着法で形成されるアルミニウムからなり、その厚さは２００（ｎｍ）である。コンタクト層２２には、半導体層とのオーミックコンタクトを得るために、例えば、４００〜５００℃の窒素ガス中で、十〜数十分、シンター処理が施される。
次に、図５（ｂ）に表すように、コンタクト層２２の全面に、金属層２ａを、例えばスパッタ法で形成する。金属層２ａには、はんだのぬれ性を良くする材料が用いられ、金属層２ａは、コンタクト層２２側から順に積層された、例えば、Ｔｉ層、Ｎｉ層、Ａｕ層からなる。例えば、Ｔｉ層の厚さは２００（ｎｍ）、Ｎｉ層の厚さは７００（ｎｍ）、Ａｕ層の厚さは１００（ｎｍ）である。
次に、金属層２ａの表面全面にレジスト膜を形成した後、フォトリソグラフィ及びエッチングにより、レジスト膜を図５（ｃ）に表すように選択的に除去してパターニングし、マスク２３を形成する。マスク２３には、半導体ウェーハ２１におけるダイシングラインに対応する位置に開口２３ａがあけられている。ここで、フォトリソグラフィには、例えば両面露光装置を用いればよい。
次に、図５（ｄ）に表すように、マスク２３を用いて、金属層２ａを例えば王水でエッチングした後、図５（ｅ）に表すように、マスク２３を剥離する。これにより、半導体ウェーハ２１の裏面（第２の主面）に、パターニングされた第２の主電極２が形成される。
金属層２ａは、マスク２３の開口２３ａから露出している部分のみが選択的にエッチング除去され、したがって、第２の主電極２は、格子状のダイシングストリートに対応する部分には形成されず、ダイシングストリートによって囲まれた領域に形成され、半導体ウェーハ２１の裏面に島状に形成されている。
なお、図５に表す具体例においては、コンタクト層２２は、エッチングせず、半導体ウェーハ２１の裏面全面に残しているが、コンタクト層２２も、金属層２ａと同様に、マスク２３の開口２３ａより露出する部分をエッチング除去してもよい。
第２の主電極２の形成後、図５（ｆ）に表すように、第２の主電極２をダイシングテープ２５に貼り付けた状態で、ブレード２６を用いて、ダイシングストリートに沿って半導体ウェーハ２１を切断し、個々の半導体装置（半導体チップ）に分割する。ブレード２６の刃幅は、例えば３０〜４０（μｍ）であり、ダイシングストリートの幅は、例えば７０〜１００（μｍ）である。
前述したように、第２の主電極２は、ダイシングストリートに対応する位置には設けられないようにパターニングされているため、ダイシング時に、ブレード２６は第２の主電極２を切断しなくて済み、ブレード２６の目詰まり及びそれに起因するチッピング（ダイシングストリートのエッジに生じるチップ欠け）を防ぐことができる。
なお、コンタクト層２２は、半導体層とオーミックコンタクトをとるために設けられ、第２の主電極２に比べて薄いので、ダイシングストリート上に存在し、ブレード２６がそのコンタクト層２２を切断しても、ブレード２６の目詰まり及びそれに起因するチッピングは起きにくい。
第１の主電極１は、ウェーハ状態で、各チップごとに区切られてパターニング形成されるため、ダイシングストリート上には存在していない。
次に、図８は、１２０（μｍ）、１５０（μｍ）、１８０（μｍ）の各厚さの半導体ウェーハの裏面に対して行う各処理の後（研削・ポリッシュ後、ウェットエッチング後、テープ剥離後、コンタクト層としてのアルミニウムの蒸着後、シンター後、第２の主電極としてＶ／Ｎｉ／Ａｕの形成後）におけるウェーハ反り量（ｍｍ）の推移を表すグラフ図である。
アルミニウム膜及び（Ｖ／Ｎｉ／Ａｕ）膜は、前述した本実施形態のようにパターニングせず、半導体ウェーハの裏面全面に形成した。
縦軸において、「０」より上方は、裏面を上にした状態で半導体ウェーハが凸状に反る場合の反り量（ｍｍ）を表し、「０」より下方は、裏面を上にした状態で半導体ウェーハが凹状に反る場合の反り量（ｍｍ）を表す。
図８の結果より、半導体ウェーハの裏面全面に金属膜を形成することで、その膜の応力、特にオーミックコンタクト用のアルミニウム膜に比べて厚い第２の主電極として機能する（Ｖ／Ｎｉ／Ａｕ）膜の応力によって、半導体ウェーハに大きな反りが生じることがわかる。
本実施形態では、半導体ウェーハの裏面（第２の主面）に形成される第２の主電極は、前述したように、パターニングされて島状に形成されるため、裏面全面に第２の主電極を形成した場合に比べて、膜応力を低減でき、ウェーハ反りを抑制することができる。
次に、図６は、第２の主電極の形成にめっき法を用いた場合の工程断面図である。
例えばＩＧＢＴにおける第２の主電極以外を半導体ウェーハ２１に形成した後、図６（ａ）に表すように、その半導体ウェーハ２１の裏面（第２の主面）の全面に、コンタクト層２２を形成する。コンタクト層２２は、例えば、蒸着法で形成されるアルミニウムからなり、その厚さは例えば２００（ｎｍ）である。コンタクト層２２には、半導体層とのオーミックコンタクトを得るために、例えば、４００〜５００℃の窒素ガス中で、十〜数十分、シンター処理が施される。
次に、図６（ｂ）に表すように、半導体ウェーハ２１の表面（第１の主面）側に、第１の主電極１を覆うようにして保護テープ３１を貼り付ける。なお、保護テープ３１に代えてレジスト膜を形成してもよい。
次に、図６（ｃ）に表すように、コンタクト層２２の表面に、選択的にめっきレジスト３３を形成する。めっきレジスト３３は、半導体ウェーハ２１におけるダイシングラインに対応する位置に設けられる。ここで、めっきレジストの露光工程は、例えば両面露光装置を用いて行えばよい。
次に、図６（ｄ）に表すように、めっきレジスト３３をマスクとして電界めっきを行い、コンタクト層２２の表面上に第２の主電極３２ａを析出形成する。第２の主電極３２ａは、コンタクト層２２側から順に形成された、例えば、Ｎｉ層、Ａｕ層からなる。例えばＮｉ層の厚さは０．５から１０（μｍ）であり、表面の酸化防止のために用いられるＡｕ層の厚さはＮｉ層よりも薄く、例えば１００（ｎｍ）である。第２の主電極３２ａとしては、（Ｎｉ／Ａｕ）層に代えて、電界めっき法にて形成される例えば厚さ０．５から１０（μｍ）の銅を用いてもよい。
第２の主電極３２ａのめっき時、表面側の第１の主電極１は、保護テープ３１で覆われているため、第１の主電極１表面上には、めっき層は析出形成されない。
そして、めっきレジスト３３を剥離し、これにより、図６（ｅ）に表されるように、半導体ウェーハ２１の裏面（第２の主面）に、パターニングされた第２の主電極３２ａが形成される。
めっきレジスト３３は、格子状のダイシングストリートに対応する位置に設けられ、したがって、第２の主電極３１ａは、ダイシングストリートに対応する部分には形成されず、ダイシングストリートによって囲まれた領域に形成され、半導体ウェーハ２１の裏面に島状に形成されている。したがって、裏面全面に第２の主電極を形成した場合に比べて、膜応力を低減でき、ウェーハ反りを抑制することができる。
第２の主電極３２ａのめっき形成後、表面側に貼り付けられた保護テープ３１は、図６（ｆ）に表すように剥離される。
次に、図６（ｇ）に表すように、第２の主電極３２ａをダイシングテープ２５に貼り付けた状態で、ブレード２６を用いて、ダイシングストリートに沿って半導体ウェーハ２１を切断し、個々の半導体装置（半導体チップ）に分割する。ブレード２６の刃幅は、例えば３０〜４０（μｍ）であり、ダイシングストリートの幅は、例えば７０〜１００（μｍ）である。
前述したように、第２の主電極３２ａは、ダイシングストリートに対応する位置には設けられないようにパターニング形成されているため、ダイシング時に、ブレード２６は第２の主電極３２ａを切断しなくて済み、ブレード２６の目詰まり及びそれに起因するチッピング（ダイシングストリートのエッジに生じるチップ欠け）を防ぐことができる。
図６を参照して説明した具体例において、めっき前に、表面側をテープ３１やレジスト等で保護しなければ、第１の主電極１上にも、第２の主電極３２ａと同様なめっき層を形成することができる。
図７は、めっき法を用いて第２の主電極を形成するときに、第１の主電極の表面にも第２の主電極と同じめっき層を形成する場合における工程断面図である。
例えばＩＧＢＴにおける第２の主電極以外を半導体ウェーハ２１に形成した後、図７（ａ）に表すように、その半導体ウェーハ２１の裏面（第２の主面）の全面に、コンタクト層２２を形成する。コンタクト層２２は、例えば、蒸着法で形成されるアルミニウムからなり、その厚さは例えば２００（ｎｍ）である。コンタクト層２２には、半導体層とのオーミックコンタクトを得るために、例えば、４００〜５００℃の窒素ガス中で、十〜数十分、シンター処理が施される。
次に、図７（ｂ）に表すように、コンタクト層２２の表面に、選択的にめっきレジスト３３を形成する。めっきレジスト３３は、半導体ウェーハ２１におけるダイシングラインに対応する位置に設けられる。
次に、図７（ｃ）に表すように、めっきレジスト３３をマスクとして電界めっきを行い、コンタクト層２２の表面上に第２の主電極３２ａを析出形成する。第２の主電極３２ａは、コンタクト層２２側から順に形成された、例えば、Ｎｉ層、Ａｕ層からなる。例えばＮｉ層の厚さは０．５から１０（μｍ）であり、表面の酸化防止のために用いられるＡｕ層の厚さはＮｉ層よりも薄く、例えば１００（ｎｍ）である。第２の主電極３２ａとしては、（Ｎｉ／Ａｕ）層に代えて、電界めっき法にて形成される例えば厚さ０．５から１０（μｍ）の銅を用いてもよい。
このとき、第１の主電極１は、保護テープやレジスト等で覆われていないため、第１の主電極１表面上にも、第２の主電極３２ａと同じ材料及び厚さのめっき層３２ｂが析出形成される。なお、半導体ウェーハ２１の第１の主面において、第１の主電極１が形成されている部分以外の部分はシリコンまたは酸化膜となっているので、めっき層３２ｂは、第１の主電極１表面のみに析出する。
そして、めっきレジスト３３を剥離し、これにより、図７（ｄ）に表されるように、半導体ウェーハ２１の裏面（第２の主面）に、パターニングされた第２の主電極３２ａが形成される。
めっきレジスト３３は、格子状のダイシングストリートに対応する位置に設けられ、したがって、第２の主電極３１ａは、ダイシングストリートに対応する部分には形成されず、ダイシングストリートによって囲まれた領域に形成され、半導体ウェーハ２１の裏面に島状に形成されている。したがって、裏面全面に第２の主電極を形成した場合に比べて、膜応力を低減でき、ウェーハ反りを抑制することができる。
さらに、第１の主電極１表面上にも、第２の主電極３２ａと同じ材料及び厚さのめっき層３２ｂが析出形成されているため、半導体ウェーハ２１の表裏面で、メタル層の膜応力が均一となり、高い反り抑制効果が得られる。
次に、図７（ｅ）に表すように、第２の主電極３２ａをダイシングテープ２５に貼り付けた状態で、ブレード２６を用いて、ダイシングストリートに沿って半導体ウェーハ２１を切断し、個々の半導体装置（半導体チップ）に分割する。ブレード２６の刃幅は、例えば３０〜４０（μｍ）であり、ダイシングストリートの幅は、例えば７０〜１００（μｍ）である。
第２の主電極３２ａは、ダイシングストリートに対応する位置には設けられないようにパターニング形成されているため、ダイシング時に、ブレード２６は第２の主電極３２ａを切断しなくて済み、ブレード２６の目詰まり及びそれに起因するチッピング（ダイシングストリートのエッジに生じるチップ欠け）を防ぐことができる。
以上、具体例を参照しつつ本発明の実施形態について説明した。しかし、本発明は、それらに限定されるものではなく、本発明の技術的思想に基づいて種々の変形が可能である。
本発明は、半導体層の一方の主面側に第１の主電極が、他方の主面側に第２の主電極が設けられる縦型半導体装置に適用可能であり、ＩＧＢＴ以外にも、例えば、サイリスタ、ＧＴＯ（Gate Turn Off）サイリスタ、ＭＯＳＦＥＴなどに適用可能である。
本発明の実施形態に係る半導体装置の裏面を表す模式図である。 同半導体装置の模式断面図である。 プレーナゲート構造のＩＧＢＴの要部断面を例示する模式図である。 トレンチゲート構造のＩＧＢＴの要部断面を例示する模式図である。 本発明の実施形態に係る半導体装置における第２の主電極２の形成工程及びダイシング工程を表す工程断面図である。 本発明の実施形態において、第２の主電極の形成にめっき法を用いた場合の工程断面図である。 本発明の実施形態において、めっき法を用いて第２の主電極を形成するときに、第１の主電極の表面にも第２の主電極と同じめっき層を形成する場合における工程断面図である。 半導体ウェーハの裏面に対して行う各処理の後におけるウェーハ反り量の推移を表すグラフ図である。
符号の説明
１…第１の主電極、２，３２ａ…第２の主電極、９，１９…制御電極、１０…半導体層、２１…半導体ウェーハ、１００…ダイシングストリート

Claims (5)

  1. 第１の主面と、前記第１の主面の反対側に設けられた第２の主面と、前記第１の主面側の表層部に設けられたチャネル形成領域と、を有する半導体層と、
    前記半導体層の前記第１の主面上におけるダイシングストリートより内側に設けられた第１の主電極と、
    前記半導体層の前記第２の主面上におけるダイシングストリートより内側に設けられた第２の主電極と、
    絶縁膜を介して前記チャネル形成領域に対向する制御電極と、
    を備えたことを特徴とする半導体装置。
  2. 前記第１の主電極の表面上に、前記第２の主電極と材料及び厚さが実質同じメタル層が設けられたことを特徴とする請求項１記載の半導体装置。
  3. 半導体層の第１の主面側の表層部にチャネル形成領域を形成する工程と、
    絶縁膜を介して前記チャネル形成領域に対向する制御電極を形成する工程と、
    前記半導体層の前記第１の主面上に第１の主電極を形成する工程と、
    前記半導体層における前記第１の主面の反対側に設けられた第２の主面上におけるダイシングストリートで囲まれた領域に、第２の主電極を形成する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  4. 前記第２の主電極を、めっき法により析出形成することを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第２の主電極をめっき法により析出形成するときに、同時に前記第１の主電極の表面上にもめっき層を析出形成することを特徴とする請求項４記載の半導体装置の製造方法。
JP2006280786A 2006-10-13 2006-10-13 半導体装置及びその製造方法 Pending JP2008098529A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006280786A JP2008098529A (ja) 2006-10-13 2006-10-13 半導体装置及びその製造方法
US11/871,541 US20080296611A1 (en) 2006-10-13 2007-10-12 Semiconductor device and method for manufacturing same
US12/759,457 US20100203688A1 (en) 2006-10-13 2010-04-13 Semiconductor device and method for manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006280786A JP2008098529A (ja) 2006-10-13 2006-10-13 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2008098529A true JP2008098529A (ja) 2008-04-24

Family

ID=39381030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006280786A Pending JP2008098529A (ja) 2006-10-13 2006-10-13 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20080296611A1 (ja)
JP (1) JP2008098529A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111187A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
JP2010118573A (ja) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014053549A (ja) * 2012-09-10 2014-03-20 Lapis Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
JP2015065350A (ja) * 2013-09-25 2015-04-09 富士電機株式会社 半導体装置
JP2017204570A (ja) * 2016-05-11 2017-11-16 株式会社デンソー 半導体装置
CN108074897A (zh) * 2016-11-17 2018-05-25 英飞凌科技股份有限公司 在半导体部分的相反侧上具有金属化结构的半导体装置
JP2021044287A (ja) * 2019-09-06 2021-03-18 株式会社東芝 半導体装置およびその製造方法
US11114402B2 (en) 2018-02-23 2021-09-07 Semiconductor Components Industries, Llc Semiconductor device with backmetal and related methods
US12040295B2 (en) 2021-05-14 2024-07-16 Semiconductor Components Industries, Llc Semiconductor device with backmetal and related methods

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010016116A (ja) * 2008-07-02 2010-01-21 Disco Abrasive Syst Ltd 半導体デバイスの製造方法
US8507352B2 (en) * 2008-12-10 2013-08-13 Denso Corporation Method of manufacturing semiconductor device including insulated gate bipolar transistor and diode
DE102011076662A1 (de) * 2011-05-30 2012-12-06 Robert Bosch Gmbh Halbleiterbauelement und entsprechendes Herstellungsverfahren
JP2021150304A (ja) * 2020-03-16 2021-09-27 株式会社東芝 半導体装置
US11257759B1 (en) * 2020-10-26 2022-02-22 Semiconductor Components Industries, Llc Isolation in a semiconductor device
US11728424B2 (en) 2020-10-26 2023-08-15 Semiconductor Components Industries, Llc Isolation in a semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888200A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体ウェハ及び半導体装置とその製造方法
JP2001093863A (ja) * 1999-09-24 2001-04-06 Toshiba Corp ウェーハ裏面スパッタリング方法及び半導体製造装置
JP2006059876A (ja) * 2004-08-17 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4034073B2 (ja) * 2001-05-11 2008-01-16 株式会社ルネサステクノロジ 半導体装置の製造方法
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
US7569863B2 (en) * 2004-02-19 2009-08-04 Panasonic Corporation Semiconductor light emitting device
US7535056B2 (en) * 2004-03-11 2009-05-19 Yokogawa Electric Corporation Semiconductor device having a low concentration layer formed outside a drift layer
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP4003780B2 (ja) * 2004-09-17 2007-11-07 カシオ計算機株式会社 半導体装置及びその製造方法
US7955969B2 (en) * 2005-09-08 2011-06-07 International Rectifier Corporation Ultra thin FET

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888200A (ja) * 1994-09-14 1996-04-02 Nec Corp 半導体ウェハ及び半導体装置とその製造方法
JP2001093863A (ja) * 1999-09-24 2001-04-06 Toshiba Corp ウェーハ裏面スパッタリング方法及び半導体製造装置
JP2006059876A (ja) * 2004-08-17 2006-03-02 Fuji Electric Device Technology Co Ltd 半導体素子の製造方法

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111187A (ja) * 2007-10-30 2009-05-21 Denso Corp 半導体装置
JP2010118573A (ja) * 2008-11-14 2010-05-27 Mitsubishi Electric Corp 半導体装置の製造方法
JP2014053549A (ja) * 2012-09-10 2014-03-20 Lapis Semiconductor Co Ltd 半導体装置および半導体装置の製造方法
US9564401B2 (en) 2012-09-10 2017-02-07 Lapis Semiconductor Co., Ltd. Method for thinning, metalizing, and dicing a semiconductor wafer, and semiconductor device made using the method
JP2015065350A (ja) * 2013-09-25 2015-04-09 富士電機株式会社 半導体装置
JP2017204570A (ja) * 2016-05-11 2017-11-16 株式会社デンソー 半導体装置
CN108074897A (zh) * 2016-11-17 2018-05-25 英飞凌科技股份有限公司 在半导体部分的相反侧上具有金属化结构的半导体装置
CN108074897B (zh) * 2016-11-17 2021-03-12 英飞凌科技股份有限公司 在半导体部分的相反侧上具有金属化结构的半导体装置
US11552016B2 (en) 2016-11-17 2023-01-10 Infineon Technologies Ag Semiconductor device with metallization structure on opposite sides of a semiconductor portion
US11114402B2 (en) 2018-02-23 2021-09-07 Semiconductor Components Industries, Llc Semiconductor device with backmetal and related methods
JP2021044287A (ja) * 2019-09-06 2021-03-18 株式会社東芝 半導体装置およびその製造方法
US11217688B2 (en) 2019-09-06 2022-01-04 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing same
JP7241649B2 (ja) 2019-09-06 2023-03-17 株式会社東芝 半導体装置およびその製造方法
US12040295B2 (en) 2021-05-14 2024-07-16 Semiconductor Components Industries, Llc Semiconductor device with backmetal and related methods

Also Published As

Publication number Publication date
US20080296611A1 (en) 2008-12-04
US20100203688A1 (en) 2010-08-12

Similar Documents

Publication Publication Date Title
JP2008098529A (ja) 半導体装置及びその製造方法
TWI737559B (zh) 半導體裝置
WO2013146326A1 (ja) 炭化珪素半導体デバイス
JP4594113B2 (ja) 半導体装置の製造方法
US8907407B2 (en) Semiconductor device covered by front electrode layer and back electrode layer
JP6387791B2 (ja) 半導体装置の製造方法
JP2010092895A (ja) 半導体装置及びその製造方法
JP4966348B2 (ja) 半導体装置の製造方法
JP6492980B2 (ja) 半導体装置の製造方法
JP2009188148A (ja) 半導体装置およびその製造方法
JP2010080797A (ja) 半導体装置の製造方法および半導体装置
JP2019135745A (ja) 電界効果トランジスタの製造方法
JP2013207017A (ja) 炭化珪素半導体素子の製造方法
JP2020177963A (ja) 半導体チップの製造方法
JP5899740B2 (ja) 半導体装置の製造方法
JPH04293268A (ja) 半導体装置とその製造方法
JP2006100530A (ja) 半導体装置とその製造方法
JP7491098B2 (ja) 半導体装置
JP7259527B2 (ja) 半導体基板の製造方法および半導体装置の製造方法
JP7056521B2 (ja) 半導体装置の製造方法
JP6699867B2 (ja) 半導体装置
JP6776762B2 (ja) 炭化珪素半導体装置およびその製造方法
JP2018056246A (ja) 半導体装置
JP6632392B2 (ja) 炭化珪素半導体装置
KR20230048995A (ko) 트랜지스터의 비아홀 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090810

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121024