JP2021150304A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2021150304A JP2021150304A JP2020045118A JP2020045118A JP2021150304A JP 2021150304 A JP2021150304 A JP 2021150304A JP 2020045118 A JP2020045118 A JP 2020045118A JP 2020045118 A JP2020045118 A JP 2020045118A JP 2021150304 A JP2021150304 A JP 2021150304A
- Authority
- JP
- Japan
- Prior art keywords
- recess
- substrate
- semiconductor device
- electrode
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 140
- 239000000758 substrate Substances 0.000 claims abstract description 94
- 230000004888 barrier function Effects 0.000 claims description 6
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 239000010949 copper Substances 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000011135 tin Substances 0.000 description 3
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000010944 silver (metal) Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910016347 CuSn Inorganic materials 0.000 description 1
- 229910007637 SnAg Inorganic materials 0.000 description 1
- 229910010380 TiNi Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】信頼性の高い半導体装置を提供する。【解決手段】実施形態の半導体装置は、基板底面と、基板上面と、を有し、基板底面に凹部を有する半導体基板と、凹部の上に設けられた半導体素子と、凹部内に設けられた第１電極と、を備え、凹部は凹部側面と、凹部上面と、を有し、凹部側面と凹部上面のなす角は９０度以上であり、第１電極の膜厚は凹部の深さの１／２以上である、半導体装置である。【選択図】図１
Description
本発明の実施形態は、半導体装置に関する。
発電や送電、ポンプやブロアなどの回転機、通信システムや工場などの電源装置、交流モータによる鉄道、電気自動車、家庭用電化製品等の幅広い分野に向けた、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ−Ｔｒａｎｓｉｓｔｏｒ）やＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等の、電力制御用に設計されたパワー半導体チップの開発が行われている。
また、かかるパワー半導体チップを用いた、パワーモジュールとしての半導体装置の開発が行われている。このような半導体装置には、高電流密度化、低損失化、高放熱化等のスペックが要求されている。
本発明が解決しようとする課題は、信頼性の高い半導体装置を提供することである。
実施形態の半導体装置は、基板底面と、基板上面と、を有し、基板底面に凹部を有する半導体基板と、凹部の上に設けられた半導体素子と、凹部内に設けられた第１電極と、を備え、凹部は凹部側面と、凹部上面と、を有し、凹部側面と凹部上面のなす角は９０度以上であり、第１電極の膜厚は凹部の深さの１／２以上である。
以下、図面を参照しつつ本発明の実施形態を説明する。なお、以下の説明では、同一又は類似の部材には同一の符号を付す場合がある。また、一度説明した部材等については適宜その説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
（第１実施形態）
本実施形態の半導体装置は、基板底面と、基板上面と、を有し、基板底面に凹部を有する半導体基板と、凹部の上に設けられた半導体素子と、凹部内に設けられた第１電極と、を備え、凹部は凹部側面と、凹部上面と、を有し、凹部側面と凹部上面のなす角は９０度以上であり、第１電極の膜厚は凹部の深さの１／２以上である。
本実施形態の半導体装置は、基板底面と、基板上面と、を有し、基板底面に凹部を有する半導体基板と、凹部の上に設けられた半導体素子と、凹部内に設けられた第１電極と、を備え、凹部は凹部側面と、凹部上面と、を有し、凹部側面と凹部上面のなす角は９０度以上であり、第１電極の膜厚は凹部の深さの１／２以上である。
図１は、本実施形態の半導体装置１００の模式断面図である。
図１（ａ）は、本実施形態の半導体装置１００の模式上面図である。図１（ｂ）は、本実施形態の半導体装置１００の模式断面図である。図１（ｃ）は、本実施形態の半導体装置１００の模式底面図である。
図１を用いて、本実施形態の半導体装置１００について説明をする。
半導体装置１００は、半導体基板２０と、半導体素子９０と、第１電極４０と、を備える。
半導体基板２０は、例えば、Ｓｉ（シリコン）基板である。しかし、半導体基板２０は、ＳｉＣ（炭化珪素）基板、窒化物半導体基板その他の半導体基板であってもかまわない。
半導体基板２０は、基板底面２２と、基板上面２４と、を有する。また、半導体基板２０は、基板底面２２に設けられた凹部３０を有する。ここで、凹部３０は、凹部側面３２と、凹部上面３４と、を有する。
なお、基板上面２４の側の半導体装置１００の面は、デバイス面又は素子面と呼ばれる。
図１（ｃ）に示すように、例えば、凹部３０は、基板底面２２の中央付近に設けられているが、これに限定されるものではない。また、基板底面２２は、凹部３０の周囲に設けられている。
凹部上面３４は、例えば、半導体装置１００の製造の容易さのため、基板上面２４に平行であることが好ましい。しかし、凹部上面３４は、基板上面２４と平行でなくてもかまわない。
凹部側面３２と凹部上面３４のなす角θは、９０度以上であることが好ましい。
半導体素子９０の少なくとも一部は、凹部３０の上に設けられている。また、半導体素子９０の一部は、素子領域１９内に設けられている。本実施形態の半導体素子９０は、例えば、ｎ型の縦型ＭＯＳＦＥＴである。ソース電極１０は、基板上面２４上に、素子領域１９を介して設けられている。言い換えると、ソース電極１０は、素子領域１９の上に設けられている。半導体素子９０がＭＯＳＦＥＴである場合、ソース電極１０は、かかる半導体素子９０のソース電極として機能する。
第１電極４０は、凹部３０内に設けられている。半導体素子９０がＭＯＳＦＥＴである場合、第１電極４０は、例えば、かかる半導体素子９０のドレイン電極として機能する。
なお、本実施形態の半導体素子９０は、ｐ型のＭＯＳＦＥＴ、Ｓｉ−ＩＧＢＴ、Ｓｉ−ＦＲＤ（Ｆａｓｔ Ｒｅｃｏｖｅｒｙ Ｄｉｏｄｅ）、ＳｉＣ（炭化珪素）を用いたＳｉＣ−ＩＧＢＴ、ＳｉＣ−ＭＯＳＦＥＴ又はＳｉＣ−ＳＢＤ（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、又はＩＩＩ−Ｖ族半導体においてＶ族元素が窒素である窒化物半導体を用いたＧａＮ−ＭＯＳＦＥＴ等であってもかまわない。例えば、ＭＯＳＦＥＴとしては、プレーナー型のＭＯＳＦＥＴやトレンチ型のＭＯＳＦＥＴであってもかまわない。例えば、ＭＯＳＦＥＴとしては、横型のＭＯＳＦＥＴであってもかまわない。また、半導体素子９０は、いわゆるパワー半導体素子でなくてもかまわない。
第１電極４０及びソース電極１０は、例えば、Ｃｕ（銅）、Ａｇ（銀）、Ａｕ（金）又はＡｌ（アルミニウム）等により形成され、Ｃｕ、Ａｇ、Ａｕ又はＡｌを含む。なお、第１電極４０及びソース電極１０は、Ｐｔ（白金）、Ｐｄ（パラジウム）、Ｓｎ（錫）又はＮｉ（ニッケル）等の他の金属を含んでいてもかまわない。
第１電極４０の膜厚ｔ２は凹部３０が設けられた部分の半導体基板２０の基板厚ｔ１より厚いことが好ましい（図１（ｂ））。また、凹部３０が設けられた部分の半導体基板２０の基板厚ｔ１は１００μｍ以下であることが好ましい（図１（ｂ））。なお、凹部３０が設けられた部分の半導体基板２０の基板厚ｔ１は、１００μｍより厚くてもかまわない。また、凹部３０が設けられていない部分の基板底面２２の長さＬ２は基板上面２４の長さＬ１の１／４以下であることが好ましい（図１（ｂ））。さらに、凹部３０が設けられていない部分の基板底面２２の長さＬ２は基板上面２４の長さＬ１の１／１０以下であると好ましい。さらに、第１電極４０の膜厚ｔ２は凹部３０の深さｔ３―ｔ１の１／２以上であることが好ましい。なお、ｔ３は半導体基板２０の基板厚である。
図２は、本実施形態の半導体装置１００の製造方法において、製造途中の半導体装置１００を示す模式断面図である。
まず、半導体基板２０上に、半導体素子９０の一部を有する素子領域１９を形成する。次に、素子領域１９の上に、ソース電極１０としての、ソース電極１０ａ、１０ｂ、１０ｃ及び１０ｄをそれぞれ形成する（図２（ａ））。
次に、ソース電極１０ａ、１０ｂ、１０ｃ及び１０ｄが形成された面を、接着剤２００を用いて、ガラス基板等の支持基板２１０の上に固定する（図２（ｂ））。
次に、裏面研削等を用いて、半導体基板２０を薄膜化する（図２（ｃ））。
次に、フォトレジストの塗布、露光及び現像、半導体基板２０のエッチング及びフォトレジストの除去により、半導体基板２０に凹部３０としての凹部３０ａ、凹部３０ｂ、凹部３０ｃ及び凹部３０ｄを形成する。次に、スパッタ又はめっき及びＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）等により、凹部３０ａ、凹部３０ｂ、凹部３０ｃ及び凹部３０ｄ内に、第１電極４０としての、第１電極４０ａ、第１電極４０ｂ、第１電極４０ｃ及び第１電極４０ｄを形成する（図２（ｄ））。なお、本実施形態におけるめっきは、電解めっきであってもかまわないし、無電解めっきであってもかまわない。
次に、支持基板２１０から半導体基板２０を剥離し、ダイシングテープ２２０の上に張り付けて固定する（図２（ｅ））。
次に、例えばブレードダイシングにより個片化を行い、半導体装置１００としての、半導体装置１００ａ、半導体装置１００ｂ、半導体装置１００ｃ及び半導体装置１００ｄを得る（図２（ｆ））。
なお、図２においては、凹部３０が設けられた部分の半導体基板２０の基板厚は第１電極４０の膜厚より厚いように図示されている。しかし、上述の通り、第１電極４０の膜厚は凹部３０が設けられた部分の半導体基板２０の基板厚より厚い。
次に、本実施形態の半導体装置１００の作用効果を記載する。
図３は、本実施形態の比較形態となる半導体装置８００の模式断面図である。半導体装置８００においては、凹部３０が設けられていない。そして、基板底面２２の全面にわたって、第１電極４０が設けられている。
半導体装置８００のように、基板底面２２の全面にわたって第１電極４０が設けられている場合は、ブレードダイシングにより個片化を行う際に、第１電極４０の切断中におけるブレードの自生発刃が発生しづらい。そのため、半導体装置８００にクラック（ひび割れ）やチッピング（細かい欠け）が発生し、機械的強度や信頼性が低下するという問題があった。
また、レーザーによるダイシングの場合には、半導体装置８００の側面に、半導体基板２０に含まれる半導体材料や、第１電極４０に含まれる金属材料が蒸着により付着する。このために、半導体装置８００の機械的強度や信頼性が低下するという問題があった。
さらに、基板底面２２の全面にわたって第１電極４０を設ける場合には、半導体基板２０と第１電極４０の熱膨張係数の差による反りが大きく発生し、取り扱いが困難になるという問題があった。
本実施形態の半導体装置１００は、基板底面と、基板上面と、を有し、基板底面に凹部を有する半導体基板と、凹部の上に設けられた半導体素子と、凹部内に設けられた第１電極と、を備え、凹部は凹部側面と、凹部上面と、を有し、凹部側面と凹部上面のなす角は９０度以上であり、第１電極の膜厚は凹部の深さの１／２以上である。
基板底面２２に凹部３０を設け、凹部３０内に第１電極４０を設けている。このために、ブレードダイシングの際に、第１電極４０をブレードで切断せずとも良い。そのため、クラックの発生やチッピングの発生を抑制することが出来る。よって、信頼性の高い半導体装置の提供が可能になる。
また、凹部側面３２と凹部上面３４のなす角は９０度以上である。凹部側面３２と凹部上面３４のなす角が９０度未満であるとすると、凹部側面３２と凹部上面３４の交線及びその周辺にストレスがかかりやすくなり、機械的強度や信頼性が低下してしまう。凹部側面３２と凹部上面３４のなす角が９０度以上であることにより、半導体基板２０がストレスから解放される。よって、信頼性の高い半導体装置の提供が可能になる。
第１電極４０の膜厚ｔ２は凹部３０が設けられた部分の半導体基板２０の基板厚ｔ１より厚いことが好ましい。これは、第１電極４０の膜厚ｔ２を厚くすることにより、半導体装置１００の機械的強度を高めるためである。
凹部３０が設けられた部分の半導体基板２０の基板厚ｔ１は１００μｍ以下であることが好ましい。このような場合に、本実施形態の半導体装置１００は特に好ましく適用される。
凹部３０が設けられていない部分の基板底面２２の長さＬ２は基板上面２４の長さＬ１の１／４以下であることが好ましい。これは、出来るだけ第１電極４０が設けられる部分を大きくして、半導体素子９０の抵抗を小さくするためである。
第１電極４０の膜厚ｔ２は凹部３０の深さｔ３―ｔ１の１／２以上であることが好ましい。これは、第１電極４０の膜厚をできるだけ厚くして、半導体装置の機械的強度を高めるためである。
本実施形態の半導体装置１００によれば、信頼性の高い半導体装置の提供が可能になる。
（第２実施形態）
本実施形態の半導体装置１２０においては、第１電極４０は、凹部上面３４、凹部側面３２及び基板底面２２にわたって設けられている点で、第１及び第２実施形態の半導体装置と異なっている。ここで、第１及び第２実施形態の半導体装置と重複する内容の記載は省略する。
本実施形態の半導体装置１２０においては、第１電極４０は、凹部上面３４、凹部側面３２及び基板底面２２にわたって設けられている点で、第１及び第２実施形態の半導体装置と異なっている。ここで、第１及び第２実施形態の半導体装置と重複する内容の記載は省略する。
図４は、本実施形態の半導体装置１２０の模式断面図である。
基板底面２２に接している第１電極４０の部分４２が設けられていてもかまわない。ただし、基板底面２２に接している第１電極４０の部分４２の膜厚ｔ４は、厚くないほうが好ましい。具体的には、第１電極４０の膜厚ｔ２は、基板底面２２に接している第１電極４０の部分の膜厚ｔ４の２倍より大きいことが好ましい。これは、あまり基板底面２２に接している第１電極４０の部分４２の膜厚ｔ４が厚すぎると、基板底面２２に接している第１電極４０の部分を切断する際に、上述の通り、ブレードの自生発刃が発生しづらくなり、信頼性が低下するおそれがあるためである。
第１電極の底面４５は、例えば基板上面２４及び基板底面２２に対して平行であることが好ましいが、特にこれに限定されるものではない。
本実施形態の半導体装置１２０によっても、信頼性の高い半導体装置の提供が可能になる。
（第３実施形態）
本実施形態の半導体装置１３０及び半導体装置１４０においては、第１電極４０は、第１元素を含む第１層４４と、第１層の上に設けられ第１元素と異なる第２元素を含む第２層４６と、を有する点で、第１乃至第３実施形態の半導体装置と異なっている。また、第１電極４０は、凹部側面３２及び凹部上面３４と接する部分にバリアメタルを有する点で、第１乃至第３実施形態の半導体装置と異なっている。ここで、第１乃至第３実施形態の半導体装置と重複する内容の記載は省略する。
本実施形態の半導体装置１３０及び半導体装置１４０においては、第１電極４０は、第１元素を含む第１層４４と、第１層の上に設けられ第１元素と異なる第２元素を含む第２層４６と、を有する点で、第１乃至第３実施形態の半導体装置と異なっている。また、第１電極４０は、凹部側面３２及び凹部上面３４と接する部分にバリアメタルを有する点で、第１乃至第３実施形態の半導体装置と異なっている。ここで、第１乃至第３実施形態の半導体装置と重複する内容の記載は省略する。
図５は、本実施形態の半導体装置１３０及び半導体装置１４０の模式断面図である。図５（ａ）は本実施形態の半導体装置１３０の模式断面図であり、図５（ｂ）は本実施形態の半導体装置１４０の模式断面図である。
第１元素及び第２元素は、特に限定されないが、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｐｔ、Ｐｄ、Ｓｎ又はＮｉ等の元素から選択することが出来る。
バリアメタル４８としては、Ｔｉ（チタン）又はＴｉＮｉが好ましく用いられるが、これに限定されるものではない。
図５（ａ）の半導体装置１３０においては、第２層４６の膜厚はほぼ一定である。一方、図５（ｂ）の半導体装置１４０においては、第１層４４と第２層４６の境界は、基板上面２４又は基板底面２２に平行である。どちらも好ましく用いることができる。
本実施形態の半導体装置１３０によっても、信頼性の高い半導体装置の提供が可能になる。
（第４実施形態）
本実施形態の半導体装置１５０においては、第１電極４０は、第１層と前記第２層の間に設けられＴｉ（チタン）又はＴａ（タンタル）を含む第３層４９をさらに有する点で、第１乃至第４実施形態の半導体装置と異なっている。ここで、第１乃至第４実施形態の半導体装置と重複する内容の記載は省略する。
本実施形態の半導体装置１５０においては、第１電極４０は、第１層と前記第２層の間に設けられＴｉ（チタン）又はＴａ（タンタル）を含む第３層４９をさらに有する点で、第１乃至第４実施形態の半導体装置と異なっている。ここで、第１乃至第４実施形態の半導体装置と重複する内容の記載は省略する。
図６は、本実施形態の半導体装置１５０の模式断面図である。
第３層４９は、拡散防止層である。これにより、第１層４４に含まれる第１元素と第２層４６に含まれる第２元素が相互に拡散することを抑制することが出来るため、より信頼性の高い半導体装置の提供が可能となる。なお、第３層４９としては、ＳｎＡｇ合金又はＣｕＳｎ合金等も好ましく用いることが出来る。
本実施形態の半導体装置１５０によっても、信頼性の高い半導体装置の提供が可能になる。
本発明のいくつかの実施形態及び実施例を説明したが、これらの実施形態及び実施例は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０ ソース電極
１９ 素子領域
２０ 半導体基板
２２ 基板底面
２４ 基板上面
３０ 凹部
３２ 凹部側面
３４ 凹部上面
４０ 第１電極
４４ 第１層
４５ 第１電極の底面
４６ 第２層
４８ バリアメタル
４９ 第３層
１００ 半導体装置
１２０ 半導体装置
１３０ 半導体装置
１４０ 半導体装置
１５０ 半導体装置
１９ 素子領域
２０ 半導体基板
２２ 基板底面
２４ 基板上面
３０ 凹部
３２ 凹部側面
３４ 凹部上面
４０ 第１電極
４４ 第１層
４５ 第１電極の底面
４６ 第２層
４８ バリアメタル
４９ 第３層
１００ 半導体装置
１２０ 半導体装置
１３０ 半導体装置
１４０ 半導体装置
１５０ 半導体装置
Claims (9)
- 基板底面と、基板上面と、を有し、前記基板底面に凹部を有する半導体基板と、
前記凹部の上に設けられた半導体素子と、
前記凹部内に設けられた第１電極と、
を備え、
前記凹部は凹部側面と、凹部上面と、を有し、前記凹部側面と前記凹部上面のなす角は９０度以上であり、
前記第１電極の膜厚は前記凹部の深さの１／２以上である、
半導体装置。 - 前記第１電極の膜厚は前記凹部が設けられた部分の前記半導体基板の基板厚より厚い請求項１記載の半導体装置。
- 前記凹部が設けられた部分の前記半導体基板の基板厚は１００μｍ以下である請求項１又は請求項２記載の半導体装置。
- 前記凹部が設けられていない部分の前記基板底面の長さは、前記基板上面の長さの１／４以下である請求項１乃至請求項３いずれか一項記載の半導体装置。
- 前記第１電極は、前記凹部上面、前記凹部側面及び前記基板底面にわたって設けられている請求項１乃至請求項４いずれか一項記載の半導体装置。
- 前記第１電極の膜厚は、前記基板底面に接している前記第１電極の部分の膜厚の２倍より大きい請求項５記載の半導体装置。
- 前記第１電極は、第１元素を含む第１層と、前記第１層の上に設けられ前記第１元素と異なる第２元素を含む第２層と、を有する請求項１乃至請求項６いずれか一項記載の半導体装置。
- 前記第１電極は、前記第１層と前記第２層の間に設けられＴｉ（チタン）又はＴａ（タンタル）を含む第３層をさらに有する請求項７記載の半導体装置。
- 前記第１電極は、前記凹部側面及び前記凹部上面と接する部分にバリアメタルを有する請求項１乃至請求項８いずれか一項記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020045118A JP2021150304A (ja) | 2020-03-16 | 2020-03-16 | 半導体装置 |
| CN202010841675.4A CN113410292A (zh) | 2020-03-16 | 2020-08-20 | 半导体装置 |
| US17/016,461 US20210288155A1 (en) | 2020-03-16 | 2020-09-10 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020045118A JP2021150304A (ja) | 2020-03-16 | 2020-03-16 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021150304A true JP2021150304A (ja) | 2021-09-27 |
Family
ID=77665549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020045118A Pending JP2021150304A (ja) | 2020-03-16 | 2020-03-16 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20210288155A1 (ja) |
| JP (1) | JP2021150304A (ja) |
| CN (1) | CN113410292A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040825A (ja) * | 1998-06-30 | 2000-02-08 | Harris Corp | 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法 |
| JP2004134762A (ja) * | 2002-09-19 | 2004-04-30 | Denso Corp | 半導体装置 |
| JP2007243080A (ja) * | 2006-03-13 | 2007-09-20 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| WO2013172394A1 (ja) * | 2012-05-15 | 2013-11-21 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4205260B2 (ja) * | 1999-07-12 | 2009-01-07 | パナソニック株式会社 | 樹脂封止型半導体装置の製造方法及び半導体装置の中間体 |
| US20070042549A1 (en) * | 2000-04-17 | 2007-02-22 | Fairchild Semiconductor Corporation | Semiconductor device having reduced effective substrate resistivity and associated methods |
| KR100521369B1 (ko) * | 2002-12-18 | 2005-10-12 | 삼성전자주식회사 | 고속도 및 저전력 소모 반도체 소자 및 그 제조 방법 |
| JP2004200432A (ja) * | 2002-12-19 | 2004-07-15 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2008098529A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2010016255A (ja) * | 2008-07-04 | 2010-01-21 | Fujikura Ltd | 半導体装置 |
| JP2015231033A (ja) * | 2014-06-06 | 2015-12-21 | ルネサスエレクトロニクス株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP2018049974A (ja) * | 2016-09-23 | 2018-03-29 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
-
2020
- 2020-03-16 JP JP2020045118A patent/JP2021150304A/ja active Pending
- 2020-08-20 CN CN202010841675.4A patent/CN113410292A/zh active Pending
- 2020-09-10 US US17/016,461 patent/US20210288155A1/en not_active Abandoned
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000040825A (ja) * | 1998-06-30 | 2000-02-08 | Harris Corp | 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法 |
| JP2004134762A (ja) * | 2002-09-19 | 2004-04-30 | Denso Corp | 半導体装置 |
| JP2007243080A (ja) * | 2006-03-13 | 2007-09-20 | Fuji Electric Holdings Co Ltd | 半導体装置およびその製造方法 |
| WO2013172394A1 (ja) * | 2012-05-15 | 2013-11-21 | 富士電機株式会社 | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113410292A (zh) | 2021-09-17 |
| US20210288155A1 (en) | 2021-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7208337B2 (en) | Method of forming light emitting devices including forming mesas and singulating | |
| US8803312B2 (en) | Method for manufacturing semiconductor devices having a glass substrate | |
| US10573611B2 (en) | Solder metallization stack and methods of formation thereof | |
| US9887152B2 (en) | Method for manufacturing semiconductor devices having a metallisation layer | |
| CN105336718B (zh) | 源极向下半导体器件及其制造方法 | |
| CN108305837B (zh) | 生产半导体器件的方法 | |
| JP2011258833A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017059636A (ja) | 半導体装置の製造方法 | |
| KR20090015915A (ko) | 반도체 기판을 금속 기판에 본딩하는 방법 | |
| JP2004022878A (ja) | 半導体装置およびその製造方法 | |
| JP2017157670A (ja) | 半導体装置 | |
| JP2016162975A (ja) | 半導体装置 | |
| JP2021150304A (ja) | 半導体装置 | |
| US20220415848A1 (en) | Semiconductor device | |
| US20210143108A1 (en) | Semiconductor Device Having a Thin Semiconductor Die | |
| JP6455109B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN113140537A (zh) | 功率半导体器件和用于制造功率半导体器件的方法 | |
| US20210118767A1 (en) | Chip package structure with heat conductive layer and method for forming the same | |
| JP5847363B1 (ja) | 半導体装置 | |
| US20220262905A1 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
| JP2018129325A (ja) | 半導体モジュールとその製造方法 | |
| JP2010056228A (ja) | 半導体装置およびその製造方法 | |
| JP2008085190A (ja) | 半導体装置 | |
| JP2022154154A (ja) | 半導体装置 | |
| JP2022147116A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221124 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20230530 |