JP2000040825A - 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法 - Google Patents

減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法

Info

Publication number
JP2000040825A
JP2000040825A JP11184113A JP18411399A JP2000040825A JP 2000040825 A JP2000040825 A JP 2000040825A JP 11184113 A JP11184113 A JP 11184113A JP 18411399 A JP18411399 A JP 18411399A JP 2000040825 A JP2000040825 A JP 2000040825A
Authority
JP
Japan
Prior art keywords
resistivity
semiconductor substrate
substrate
reducer
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11184113A
Other languages
English (en)
Inventor
Jun Zeng
ゼン ジュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harris Corp
Original Assignee
Harris Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Harris Corp filed Critical Harris Corp
Publication of JP2000040825A publication Critical patent/JP2000040825A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10158—Shape being other than a cuboid at the passive surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 本発明は、有効基板固有抵抗を減少させた半
導体デバイス及びその製造方法を提供する。 【解決手段】 半導体デバイスは、半導体基板の第１の
面に形成された少なくとも１つのデバイス活性領域、半
導体基板の第２の面上の電気接触層、及び基板の対応す
る凹部に位置し電気接触層に接続した少なくとも１つの
固有抵抗減少体を含む。固有抵抗減少体は基板の有効電
気固有抵抗を減少させるために、半導体基板の電気固有
抵抗よりも低い電気固有抵抗を有する材料から成る。デ
バイス活性領域はＭＯＳＦＥＴ又はＩＧＢＴのようなパ
ワー変換デバイスの活性領域である。固有抵抗減少体
は、銅、アルミニウム、銀、はんだ又はドープポリシリ
コンのような導電体から成る。少なくとも１つの凹部及
び関連する固有抵抗減少体は、約０. ４パーセントより
も大きいデバイス活性領域に隣接する半導体基板面積の
割合を画成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体、特に減少
したオン抵抗を有するパワーＭＯＳＦＥＴのような半導
体デバイスに関する。
【０００２】
【従来の技術】代表的には集積回路のような形である半
導体デバイスは、携帯計算機、パーソナルコンピュー
タ、自動車、携帯電話及びメインフレームコンピュータ
のような殆ど全ての電子装置に幅広く利用されている。
典型的な半導体デバイスには、基板の第１の面に隣接し
て形成された多くの能動素子を含む半導体基板がある。
例えば、１つ又は２つ以上のパワー金属‐酸化物半導体
電界効果トランジスタ（ＭＯＳＦＥＴ）は、基板の活性
領域に形成される。パワーＭＯＳＦＥＴは、例えばバイ
ポーラトランジスタと比べて比較的速いスイッチング速
度のために、しばしば利用される。パワーＭＯＳＦＥＴ
はパワー変換又はモータ制御回路において利用される。
【０００３】パワーＭＯＳＦＥＴのいわゆる“オン抵
抗”は、作動エネルギー効率だけでなくそのパワー処理
能力に影響を与える。オン抵抗が高いければ、チップに
必要とされる電力消費は高くなる。加えて、例えば携帯
用バッテリー駆動装置にとっては、エネルギー効率が高
ければ、バッテリー寿命を伸ばそうとすることが主要な
関心事となる。換言すれば、多くの用途において、低い
オン抵抗を有する低電圧ＭＯＳＦＥＴが提供されること
が望まれている。
【０００４】上記目的を達成するために、パワー半導体
産業は超ＬＳＩ（ＶＬＳＩ）技術を採用してデバイスセ
ル密度を増加させてきた。例えば、米国特許第5,635,74
2 号明細書には、ラテラル二重拡散ＭＯＳＦＥＴが開示
されており、ソース及びドレイン開口部は円筒形に配置
され、その結果ソース開口部の少なくとも２列は隣接ド
レイン開口部間に配置され、それによりオン抵抗が減少
する。オン抵抗を減少されるかかる共通の手法は、チャ
ンネル抵抗のような集積回路のスケラブル部品のオン抵
抗への寄与を減少させることに集中されている。
【０００５】残念なことに、例えば基板のような集積回
路のアンスケラブル領域からのオン抵抗の寄与は、セル
密度が増加したときでさえも一定のままである。さら
に、セル密度がさらに増加したときは、基板オン抵抗
は、典型的には約３０Ｖ以下で作動する低電圧パワーＭ
ＯＳＦＥＴにとってはその性能の支配的要因となる。例
えば、４. ５ｍΩ・ｃｍの固有抵抗のある３３０μｍ
（１４ミル（mil ））の厚さのＮ型基板は０. １６ｍΩ
ｃｍ2 の固有オン抵抗を有する。従来の基板の比較的高
い固有抵抗は、例えば裏側接触層と望ましくない接触抵
抗をも引き起こす。
【０００６】現在までのところ、例えばＦＤＳ６６８０
と称されるフェアチャイルド社から提供された３０Ｖ
ＭＯＳＦＥＴのダイ（die)固有オン抵抗は、０. ２７９
ｍΩｃｍ2 の固有オン抵抗を有する。このことは、３３
０μｍ（１４ミル）基板が用いられたなら、デバイス固
有オン抵抗の半分以上は基板から生じるであろうことを
示している。したがって、パワーＭＯＳＦＥＴの次世代
を製造するための最も重要な努力の一つは、基板の固有
オン抵抗を減少させることにある。
【０００７】基板固有オン抵抗はその厚さ及び固有抵抗
の産物であるので、固有オン抵抗を減少させるには２つ
の方法がある。第１の方法は、デバイスが作製されるウ
エハを薄くするという簡単な方法である。第２の手法
は、基板固有抵抗を低くすることである。残念なこと
に、ウエハを薄くすることは複雑であり、比較的高価で
ある。加えて、基板が薄すぎると取扱いが難しくなり、
生産性も低くなる。基板の固有抵抗を減少させることに
関して、固有抵抗は現在のところ、シリコン又は他の半
導体材料の性質により制限されている。
【０００８】
【発明が解決しようとする課題】本発明は、上述の点に
鑑みてなされたものであり、パワーＭＯＳＦＥＴ用の固
有オン抵抗を減少させることに関して、有効基板固有抵
抗を減少させた半導体デバイス及び関連する製造方法を
提供することを目的とする。
【０００９】
【課題を解決するための手段】上記の目的は、半導体基
板の第１の面に形成された少なくとも１つのデバイス活
性領域、半導体基板の第２の面上の電気接触層、及び基
板の対応する凹部に位置し電気接触層に接続した少なく
とも１つの固有抵抗減少体から成る半導体デバイスによ
り達成される。少なくとも１つの固有抵抗減少体は半導
体基板の電気固有抵抗よりも低い電気固有抵抗を有する
材料から成ることが好ましく、それにより基板の有効電
気固有抵抗は減少する。
【００１０】本発明は対向する第１及び第２の面を有す
る半導体基板、第２の面から内部へ伸びる少なくとも１
つの凹部、基板の第１の面に隣接する該半導体基板に形
成された少なくとも１つのデバイス活性領域、該半導体
基板の第２の面上にある電気接触層、該半導体基板の該
少なくとも１つの凹部に位置し該電気接触層に接続した
少なくとも１つの固有抵抗減少体から成る半導体デバイ
スを含み、該少なくとも１つの固有抵抗減少体は、基板
の有効電気固有抵抗を減少させるために該半導体基板の
電気固有抵抗よりも低い電気固有抵抗を有する材料から
成り、該少なくとも１つの固有抵抗減少体は関連する凹
部を満たし、該少なくとも１つの固有抵抗減少体と対応
する凹部の間に位置するバリア層を含む。
【００１１】１つの実施例において、固有抵抗減少体は
関連する凹部を満たしていることが好ましい。加えて、
デバイス活性領域は、例えばＭＯＳＦＥＴ又はＩＧＢＴ
のようなパワー制御デバイスの活性領域である。少なく
とも１つのデバイス活性領域は、例えば複数のパワー制
御デバイスセルにより形成される。基板の減少した有効
固有抵抗は、約５０Ｖ、より好ましくは約３０Ｖ以下の
破壊電圧を有する個別のパワーＭＯＳＦＥＴによっては
特に好ましい。
【００１２】固有抵抗減少体は約１０-4Ωｃｍ以下の固
有抵抗を有する導電体であることが好ましい。例えば、
材料は銅、アルミニウム、銀又ははんだのような金属で
ある。チタンのようなバリア金属層は、固有抵抗減少体
と基板との間に形成される。加えて、固有抵抗減少体は
ポリシリコンから成る。ポリシリコンはドーピングによ
り減少した固有抵抗を有する。
【００１３】接触抵抗を減少させるために、より多くド
ープされた層が固有抵抗減少体に隣接する基板に形成さ
れる。例えば基板の固有抵抗が約３ｍΩｃｍ減少すれ
ば、接触抵抗を減少させるのに利用される。少なくとも
１つの凹部及び関連する固有抵抗減少体は、好ましくは
約０. ４パーセント以上のデバイス活性領域に隣接する
半導体基板面積の割合を画成する。少なくとも１つの凹
部及び関連する固有抵抗減少体は、好ましくは半導体基
板の厚さの約２５％以上の距離を半導体基板へ延在す
る。
【００１４】半導体デバイスの１つの特に容易に製造さ
れたバージョンにおいて、少なくとも１つの凹部及び関
連する固有抵抗減少体は、凹部と関連する固有抵抗減少
体の配列から成る。凹部は基板の第２の面にある交差す
るトレンチのグリッドの切断、カッティング及び/ 又は
エッチングにより形成される。あるいは、複数の個々の
離間した凹部及び関連する固有抵抗減少体が形成され
る。
【００１５】半導体基板は例えば、シリコンから成る。
加えて、銅又はアルミニウムのような金属は固有抵抗減
少体に利用されるので、上記材料の熱伝導抵抗は典型的
には例えばシリコンよりも低い。従って、基板からの電
力浪費も増大する。本発明は減少した有効電気固有抵抗
を有する半導体基板から成る半導体デバイスを製造する
方法をも含み、上記方法は基板の第１の面に隣接する半
導体基板に少なくとも１つのデバイス活性領域を形成
し、第１の面の反対側にある基板の第２の面から半導体
基板の内部へ伸びる少なくとも１つの凹部を形成し、半
導体基板の少なくとも１つの凹部に半導体基板の電気固
有抵抗よりも低い電気固有抵抗を有する材料から成る少
なくとも１つの固有抵抗減少体を形成し、少なくとも１
つの固有抵抗減少体に電気的に接続された半導体基板の
第２の面上に電気接触層を形成し、関連する凹部を満た
すことから成る少なくとも１つの固有抵抗減少体を形成
し、少なくとも１つの凹部をライニングするバリア層を
形成する段階を含む各段階から成る。
【００１６】本発明の態様は、減少した有効電気固有抵
抗を有する半導体基板から成る半導体デバイスを製造す
ることにある。上記方法は、基板の第１の面に隣接する
半導体基板に少なくとも１つのデバイス活性領域を形成
し、第１の面の反対にある基板の第２の面から半導体基
板の内部へ伸びる少なくとも１つの凹部を形成し、半導
体基板の少なくとも１つの凹部に少なくとも１つの固有
抵抗減少体を形成する各段階から成る。少なくとも１つ
の固有抵抗減少体は、半導体基板の電気固有抵抗よりも
低い電気固有抵抗を有する材料から成ることが好まし
い。上記方法は、好ましくは少なくとも１つの固有抵抗
減少体に電気的に接続した半導体基板の第２の面上に電
気接触層を形成する段階をも含む。
【００１７】
【発明の実施の形態】図１及び図２は、減少した有効基
板固有抵抗を有する半導体デバイス２０の実施例を示
す。例えば、本発明がパワーＭＯＳＦＥＴデバイスに実
施された際には、有効基板固有抵抗を減少させることに
より、固有オン抵抗が減少する。具体的には半導体デバ
イス２０は、半導体基板２３の第１つまり上部面に形成
された複数のデバイス活性領域２２を含む。電気接触層
２５は第２の面つまり半導体基板２３の裏側に形成され
る。さらに、複数の固有抵抗減少体２６は基板２３に対
応する凹部に配置され、電気接触層２５と接続されてい
る。固有抵抗減少体２６は、半導体基板２３の材料の電
気固有抵抗よりも低い電気固有抵抗を有する材料からそ
れぞれ成り、それにより基板の有効電気固有抵抗を減少
させる。用語“有効電気固有抵抗”とは、本明細書中で
は固有抵抗減少体２６を取り入れた結果生じた減少固有
抵抗基板構造を説明するのに用いられる。
【００１８】示してあるように、例えば、チタンの薄層
で形成されるようなバリア層２９は、凹部をライニング
するようにスパッター堆積され、基板２３の裏側に沿っ
て伸びる。チタンは例えば約１０００の厚さである。金
属層３０は、凹部に伸びバリア層２９の隣接部に沿って
画成される部分、例示実施例における固有抵抗減少体２
６を含む。
【００１９】半導体デバイス２０は単一デバイス活性領
域のみを含む。加えて、他の実施例における半導体デバ
イス２０も、単一固有抵抗減少体２６のみを含む。例示
実施例において、各固有抵抗減少体２６は基板２３の関
連する凹部を満たす。凹部を満たすことにより、機械的
統一性が良くなり、よってより強い取扱い強度が基板２
３へ与えられ、したがって、全体の半導体デバイス２０
へより強い取扱い強度が与えられる。ストレス減少も凹
部を満たすことにより生じる。さらに製造観点から、凹
部を導電性材料で完全に満たした固有抵抗減少体２６を
形成させることは、当業者により容易に理解されるよう
に概して容易である。
【００２０】図２の底面図に示すように、接触層２５を
形成する金属化段階前の半導体デバイス２０は、具体的
には基板２３の裏側における、例えば直交カットのよう
な交差カットのグリッドパターンに配置された凹部２８
を含む。グリッドパターンは当業者には理解されている
ように、半導体製造に用いられているような従来ソーで
カットすることにより容易に製造される。凹部２８は、
金属層を受け入れるための凹部をより調製させやすくす
るためにさらにエッチングされる。図示してないが、１
つ又は２つ以上の対角線状のカットも、固有抵抗減少体
２６の全面積を増加させるために行われる。
【００２１】図３はデバイス２０’の別の実施例を示
し、裏側接触層２５’はバリア層２９’に隣接してお
り、接触層は基板２３’の凹部を部分的満たす部分を含
む。本実施例において、例示実施例に図示するように、
固有抵抗減少体２６’ははんだ層３１の充填部分をも更
に含む。典型的には、はんだ層３１は集積回路デバイス
の組立中に形成される。換言すれば、集積回路ダイは部
分充填凹部及び例示されたはんだ層３１による最終組立
中に充填されるボイドを有する関連する固有抵抗減少体
２６’を含むように製造される。
【００２２】図４の底面図は、基板２３''の裏側にある
一連の概して円筒形の離間した後退部の形の凹部２８''
のある半導体デバイス２０''の別の実施例を示す。円筒
形凹部２８''は、当業者には容易に理解されるであろう
従来のレーザエッチング技術により形成される。レーザ
エッチングにより形成される鋭い縁は更なるエッチング
段階により丸められ、固有抵抗減少体２６を提供する金
属化層を受け入れる凹部２８''がよりよく調製され、接
触層２５をも提供する。他の実施例における凹部２８''
は例示された円形シリンダー以外の形を有している。
【００２３】特に図５に目を向けると、パワーＭＯＳＦ
ＥＴを含む半導体デバイス４０の実施例を今から説明す
る。デバイス４０は基板４３、裏側つまりドレイン接触
層４５、及び上部面の活性領域４２を含む。固有抵抗減
少体４６の１部分は、断面図の右側下部分に示す。固有
抵抗減少体４６は基板４３へ伸び、ドレイン接触層４５
と接続する。例示基板４３はドレイン接触層４５に隣接
するＮ+ 領域５０、及びＮ+ 領域上のＮ−ドリフト領域
５１を含む。ソース接触層５３とゲート層５４及びその
ゲート絶縁層５５は基板４３の上部面上に存在する。Ｐ
領域５６及びＮ+ 領域５７は図示してあるように基板４
３の上部面に隣接する基板に形成される。
【００２４】唯一つのパワーＭＯＳＦＥＴデバイスは半
導体デバイス４０に示されているが、かかるＭＯＳＦＥ
Ｔデバイス構造の複数のセルは、個々のパワーデバイス
用のように形成される。パワーＭＯＳＦＥＴは他の等価
な構造をも有する。加えて、１つ又は２つ以上のパワー
ＭＯＳＦＥＴは、さらに他の回路部品とともに集積回路
に含まれる。
【００２５】固有抵抗減少体４６は基板４３に形成され
たパワーＭＯＳＦＥＴの固有オン抵抗を減少させるのに
役に立つ。基板の減少した有効固有抵抗は、約５０Ｖ以
下、さらに好ましくは約３０Ｖ以下の破壊電圧を有する
個々のパワーＭＯＳＦＥＴにとって特に有利である。上
記デバイスにとって、基板固有抵抗はデバイスの固有オ
ン抵抗の重要な全要素である。
【００２６】デバイス４０の固有オン抵抗の別の要素は
接触抵抗である。したがって、基板は、固有抵抗減少体
４６に隣接するＮ+ 領域５０のようなより高度にドープ
された領域を含み、あるいは約３ｍΩｃｍの低い初期の
固有抵抗を有する基板が、当業者には容易に理解される
であろう接触固有抵抗の寄与を減少させるために利用さ
れる。より多くドープされた基板領域は、例えばＮタイ
プ基板で約６ｘ１０19原子/ ｃｍ3 のドーパント濃度を
有する。初期の低い固有抵抗基板は、追加的なドーピン
グ段階を避けられるという点で利点がある。
【００２７】さらに図６に目を向けると、絶縁ゲート型
バイポーラートランジスター（ＩＧＢＴ）構造を含む半
導体デバイス６０を示し、さらにデバイスの低い順方向
電圧降下を提供する固有抵抗減少体６６の一部を含む。
固有抵抗減少体６６は具体的にはドープポリシリコンで
形成されるが、金属も利用される。例えば、ポリシリコ
ンは約６ｘ１０19原子/ ｃｍ3 ドープされる。
【００２８】具体的にはＩＧＢＴはコレクタ接触層６
５、コレクタ接触に隣接し基板６３に形成されたＰ+ 層
７０、及びＰ＋領域上の基板のＮ領域７１を含む。エミ
ッタ接触７３、とゲート絶縁層７５及びゲート層７４
も、当業者により容易に理解されるように形成される。
Ｐ+ 領域７６及びＮ+ 領域７７も基板６３の上部面に隣
接して形成される。半導体デバイス６０は複数のＩＧＢ
Ｔを含み、又は当業者に容易に理解されるような他の回
路部品を含む。
【００２９】１つ又は２つ以上のパワーＭＯＳＦＥＴを
含む本発明の実施例に注目すると、本発明はかかるデバ
イスに対する低い固有オン抵抗を提供する。特に、バッ
クグラウンドで説明したように、ウエハを薄くすること
は基板の電気及び熱抵抗を減少させる手法である。残念
なことに、ウエハを薄くすることは比較的難しく、結果
生じる薄いウエハは脆すぎて更なる処理で取扱うことが
できない。ウエハ収量も薄いウエハに対して著しく低下
する。
【００３０】本発明は、ウエハを薄くすることなく、減
少した有効基板固有抵抗を提供すが、本発明はウエハを
薄くすることともに及び/ 又は低固有抵抗基板とともに
利用されることが好ましい。固有抵抗減少体は約１０-4
ｃｍ以下の固有抵抗を有する導電体であることが好まし
い。例えば、固有抵抗減少体の材料は、１０-6Ωｃｍに
近づく固有抵抗を有する銅、アルミニウム又は銀のよう
な金属である。市販品の基板の典型的な固有抵抗は、例
えば約２から５ｍΩ・ｃｍである。もちろん、固有抵抗
減少体は、アルミニウム、銅及び銀のような金属の場合
には基板の半導体材料以下の固有抵抗を有し、固有抵抗
はシリコン基板よりも数桁低い。したがって、以下で見
るように、固有抵抗減少材料の比較的少量だけでも固有
オン抵抗における重要な改善をするのに必要であろう。
【００３１】本発明による固有抵抗減少体を含む基板の
固有オン抵抗Ｒsp(substrate) は、
【００３２】
【数１】
【００３３】の１次で与えられ、ここで添字si及びbody
はそれぞれシリコン基板及び固有抵抗減少体材料の固有
抵抗であり、ｔsubstrate 及びt bodyはそれぞれ基板及
び固有抵抗減少体の厚さであり、λは全基板面積に対す
る固有抵抗減少体の面積比である。固有抵抗減少体材料
がアルミニウムであり、基板は３３０μｍ（１４ミル）
の厚さであり、４. ５ｍΩ・ｃｍの固有抵抗を有する１
組の例が、図７にプロットされている。特に、ひし形印
の一番上の水平プロットは、何の抵抗減少体もない状態
での基板の固有オン抵抗を示す。四角形印を有する一番
上から２番目のプロットは、１００μｍ（４ミル）の厚
さのアルミニウム固有抵抗減少体で得られたプロットで
ある。三角形印を有する一番上から３番目のプロット
は、１５０μｍ（６ミル）の厚さのプロットである。最
後に、Ｘ印を有する一番下のプロットは、２００μｍ
（８ミル）の厚さのプロットである。Ｘ軸はダイ面積に
対する固有抵抗減少体面積の比つまり割合である。
【００３４】固有抵抗減少体が基板に伸びる均一な形を
有しているときは、面積項は正しい。換言すれば、凹部
及び固有抵抗減少体の側壁は裏側面から９０の角度であ
り、固有抵抗減少体の面積は、基板に浸透する深さに沿
って同じであると分析では仮定している。しかしなが
ら、面積は当業者により容易に理解されるように、有効
でもあり、平均面積であり、凹部及び固有抵抗減少体の
他の形を覆う。例えば、台形型の凹部及び固有抵抗減少
体の面積は、基板の末端よりは裏側面で大きい。したが
って、上記例において、面積項は台形固有抵抗減少体に
より画成された有効面積を画成するように理解されるで
あろう。
【００３５】例えば、プロット結果は２００μｍ（８ミ
ル）の厚さの固有抵抗減少体の場合には、元の値の半分
以下（１６０が約７０μΩｃｍ2 へ低下）へ固有オン抵
抗を減少させるために、アルミニウム固有抵抗減少体は
面積の約１パーセントのみを覆う必要がある。図７にプ
ロットされた固有抵抗減少体のすべての３つの厚さに対
して、固有オン抵抗の限界減少は、約１パーセントを超
えて水平になっている。加えて、固有抵抗の実質的な限
界減少は、図７のプロットからも分かるように０. ４パ
ーセント程の低い割合で発生している。したがって、凹
部及び関連する固有抵抗減少体は、好ましくは約０. ４
パーセントと同等又はよりも大きいデバイス活性領域に
隣接する半導体基板面積の割合を画成する。上述のよう
に、１パーセント以上の面積割合での限界ゲインは僅か
である。よって、固有抵抗減少体の材料にアルミニウム
のような導電性金属を用いるときは、例えば約０. ４と
１. ０パーセントの間の範囲が好ましい。
【００３６】凹部及び関連する固有抵抗減少体は、３３
０μｍ（１４ミル）基板に対してたった１００μｍ（４
ミル）の固有抵抗減少体の厚さで、固有オン抵抗の著し
い減少を生じさせる。したがって、固有抵抗減少体の厚
さは、基板の厚さの約２５パーセントと同等又はそれ以
上である。半導体基板は、例えばシリコンから成る。さ
らに、銅又はアルミニウムのような金属が固有抵抗減少
体に用いられるので、これらの材料の熱伝導率は一般に
は、例えばシリコンよりも大きい。したがって、基板か
らの電力消費も固有抵抗減少体の存在により増大する。
図８のプロットは、図７を参考にして上記説明したよう
に、４種類の固有抵抗減少体の各厚さでの基板に対する
固有熱抵抗を示す。特に、上記プロットは１パーセント
を超えて、より好ましくは１０パーセント以上を超えて
固有抵抗減少体の面積割合が増加するまで、固有熱抵抗
は著しく低下しないことを示している。
【００３７】図９及び図１０に目を向けると、固有オン
抵抗及び固有熱抵抗のプロットは、それぞれ固有抵抗減
少体の材料として銅が用いられた際の第２番目の例を示
す。特に、基板は３３０μｍ（１４ミル）の厚さと４.
５ｍΩ・ｃｍの固有抵抗を有する。ひし形印での一番上
のプロットは、固有抵抗減少体なしでの基板の固有オン
抵抗を示す。四角形印を有するプロットは、１００μｍ
（４ミル）の銅の厚さでのプロットである。三角形印の
一番上から３番目のプロットは、１５０μｍ（６ミル）
の銅の厚さでのプロットである。Ｘ印で示される一番下
でのプロットは、２００μｍ（８ミル）の銅の厚さでの
プロットである。アルミニウムと比較して銅は僅かに電
気固有抵抗が低いために、基板の固有オン抵抗の減少は
銅を用いた同じ組でのものより大きい。銅は低い熱伝導
抵抗をも有するので、アルミニウムに比べて僅かに改善
されている。
【００３８】図１１及び図１２に目を向けると、固有オ
ン抵抗及び固有熱抵抗の同様なプロットは、固有抵抗減
少体の材料が銀である第３番目の組を示す。銀は銅及び
アルミニウム双方より電気固有抵抗は低く、固有オン抵
抗を減少させる点において僅かな良い改善が見込まれ
る。固有抵抗減少体用の材料として銀の使用を別にすれ
ば、多様なプロットは上述したように同じ条件/ パラメ
ータに対して行われた。したがって、上記プロットに関
してここではそれ以上の議論は行わないこととする。
【００３９】固有抵抗減少体の使用は、図１３のプロッ
トを参照することにより理解させるであろうように、比
較的低い初期の固有抵抗を有する基板でさえも有利であ
る。特に、上記組の例では、基板は３３０μｍ（１４ミ
ル）の厚さとたった２. ６ｍΩ・ｃｍの固有抵抗を有す
る。アルミニウムが上記例の組での固有抵抗減少体に用
いられた材料である。ひし形印のある一番上の水平プロ
ットは、固有抵抗減少体なしでの基板の固有オン抵抗を
示す。四角形印を有するプロットは、１００μｍ（４ミ
ル）の厚さの固有抵抗減少体でのプロットである。三角
形印を有する一番上から３番目のプロットは、１５０μ
ｍ（６ミル）の厚さの固有抵抗減少体でのプロットであ
る。Ｘ印で示される一番下のプロットは、２００μｍ
（８ミル）の厚さの固有抵抗減少体でのプロットであ
る。この追加組の例は、比較的低い初期の固有抵抗を有
する基板でさえも固有抵抗減少体は望ましい結果を示
す。
【００４０】図１４は出発基板は上記例示した組のもの
より薄い基板であるさらに別の例を示す。特に、本例示
例での基板の厚さはたった２５０μｍ（１０ミル）であ
る。アルミニウムが固有抵抗減少体の材料に用いられ
る。各プロットは上述したような固有抵抗減少体の夫々
の厚さに対して行われたものである。基板の全厚さに関
する固有抵抗減少体の浸透割合は２５０μｍ（１０ミ
ル）基板では高いので、固有オン抵抗の減少も大きい。
【００４１】本発明の方法態様は、減少した有効電気固
有抵抗を有する半導体基板から成る半導体デバイスを製
造することである。前記方法は、基板の第１の面に隣接
する半導体基板に少なくとも１つのデバイス活性領域を
形成し、第１の面の反対側である基板の第２の面から半
導体基板の内部へ伸びる少なくとも１つの凹部を形成
し、半導体基板の少なくとも１つの凹部に少なくとも１
つの固有抵抗減少体を形成する各段階から成ることが好
ましい。少なくとも１つの固有抵抗減少体は、半導体基
板の電気固有抵抗より低い電気固有抵抗を有する材料か
ら成ることが好ましい。前記方法は、少なくとも1 つの
固有抵抗減少体に電気的に接続した半導体基板の第２の
面上に電気接触層を形成する段階をも含むことが好まし
い。
【００４２】図２の半導体デバイス２０の実施例に関し
て上述のように、個々のダイがウエハからカットされる
前に、ウエハの裏側へカットすることにより凹部２８の
パターンを形成させるために、半導体ソーが利用され
る。トレンチの形の凹部２８は比較的鋭い角又は縁を有
する。したがって、金属化層をより受け入れるように、
角を和らげ縁を丸くするために更なるエッチング段階が
行われる。台形型もポリシリコン堆積を受け入れるには
望ましい。凹部のパターン及び関連する固有抵抗減少体
は約２００- ２０００μｍの間隔を有するグリッドを画
成し、例えば各固有抵抗減少体の幅は、約１０ー１００
μｍである。
【００４３】半導体デバイスは半導体基板の第１の面に
形成された少なくとも１つのデバイス活性領域、半導体
基板の第２の面上に電気接触層、及び基板の対応する凹
部に位置し電気接触層に接続された少なくとも１つの固
有抵抗減少体を含む。固有抵抗減少体は半導体基板の電
気固有抵抗よりも低い電気固有抵抗を有する材料から成
り、基板の有効な電気固有抵抗を減少させる。デバイス
活性領域は、ＭＯＳＦＥＴ又はＩＧＢＴのようなパワー
制御デバイスの活性領域である。固有抵抗減少体は銅、
アルミニウム、銀、はんだ又はドープポリシリコンのよ
うな導電体から成る。少なくとも１つの凹部及び関連す
る固有抵抗減少体は約０. ４パーセントより大きいデバ
イス活性領域に隣接する半導体基板面積の割合を画成す
る。
【図面の簡単な説明】
本発明は例により、添付図面を参照することにより説明
される。
【図１】半導体デバイスの略断面図を示す。
【図２】基板における固有抵抗減少体用の凹部のグリッ
ドパターンを説明するために取り除かれた接触層のある
半導体デバイスの実施例の拡大略底面図である。
【図３】半導体デバイスの別の実施例の略断面図であ
る。
【図４】基板における固有抵抗減少体用の離間した凹部
の配列を説明するために取り除かれた接触層のある半導
体デバイスの別の実施例の拡大略底面図である。
【図５】パワーＭＯＳＦＥＴ半導体デバイス部分の略断
面図である。
【図６】パワーＩＧＢＴ半導体デバイス部分の略断面図
である。
【図７】固有オン抵抗対第１組目の例でのダイ面積に対
する固有抵抗減少体面積の割合のグラフである。
【図８】固有熱伝導抵抗対第１組目の例でのダイ面積に
対する固有抵抗減少体面積の割合のグラフである。
【図９】固有オン抵抗対第２組目の例でのダイ面積に対
する固有抵抗減少体面積の割合のグラフである。
【図１０】固有熱伝導抵抗対第２組目の例でのダイ面積
に対する固有抵抗減少体面積の割合のグラフである。
【図１１】固有オン抵抗対第３組目の例でのダイ面積に
対する固有抵抗減少体面積の割合のグラフである。
【図１２】固有熱伝導抵抗対第３組目の例でのダイ面積
に対する固有抵抗減少体面積の割合のグラフである。
【図１３】固有オン抵抗対第４組目の例でのダイ面積に
対する固有抵抗減少体面積の割合のグラフである。
【図１４】固有オン抵抗対第５組目の例でのダイ面積に
対する固有抵抗減少体面積の割合のグラフである。
【符号の説明】
２０ 半導体デバイス ２２ デバイス活性領域 ２３ 半導体基板 ２５ 電気接触層 ２６ 固有抵抗減少体 ２９ バリア層 ３０ 金属層

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 対向する第１及び第２の面を有する半導
    体基板と、第２の面から内部に伸びる少なくとも１つの
    凹部と、基板の第１の面に隣接する該半導体基板に形成
    された少なくとも１つのデバイス活性領域と、該半導体
    基板の第２の面上の電気接触層と、該半導体基板の該少
    なくとも１つの凹部に位置し該電気接触層に接続した少
    なくとも１つの固有抵抗減少体から成り、該少なくとも
    １つの固有抵抗減少体は基板の有効電気固有抵抗を減少
    させるように該半導体基板の電気固有抵抗よりも低い電
    気固有抵抗を有する材料から成り、該少なくとも１つの
    固有抵抗減少体は関連する凹部を満たし、該少なくとも
    １つの固有抵抗減少体と対応する凹部の間に位置するバ
    リア層を含む半導体デバイス。
  2. 【請求項２】 該少なくとも１つの固有抵抗減少体は約
    １０-4Ω・ｃｍ以下の固有抵抗を有する導電体から成る
    ことを特徴とする請求項１記載の半導体デバイス。
  3. 【請求項３】 該少なくとも１つの凹部及び関連する固
    有抵抗減少体は約０. ４パーセント以上の該少なくとも
    １つのデバイス活性領域に隣接する半導体基板面積の割
    合を画成し、該少なくとも１つの凹部及び関連する固有
    抵抗減少体は該半導体基板へ該半導体基板の厚さの約２
    ５パーセント以上の距離延在することを特徴とする請求
    項２記載の半導体デバイス。
  4. 【請求項４】 該少なくとも１つの凹部及び関連する固
    有抵抗減少体は凹部及び関連する固有抵抗減少体の配列
    から成り、凹部及び固有抵抗減少体の該配列は好ましく
    はグリッドパターンに配列されていることを特徴とする
    請求項３記載の半導体デバイス。
  5. 【請求項５】 該少なくとも１つのデバイス活性領域は
    金属- 酸化物半導体電界効果トランジスタ（ＭＯＳＦＥ
    Ｔ）の少なくとも１つの活性領域であり、好ましくは該
    ＭＯＳＦＥＴは約５０ボルト以下の破壊電圧を有するこ
    とを特徴とする請求項１から５のうちいずれか１項記載
    の半導体デバイス。
  6. 【請求項６】 該少なくとも１つのデバイス活性領域は
    絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の少
    なくとも１つの活性領域であり、該基板は該少なくとも
    １つの固有抵抗減少体に隣接する比較的多くドープされ
    た層を有することを特徴とする請求項１から４のうちい
    ずれか１項記載の半導体デバイス。
  7. 【請求項７】 シリコン基板は約３ｍΩ・ｃｍ以下の電
    気固有抵抗を有し、該少なくとも１つの固有抵抗減少体
    は該半導体基板の熱伝導抵抗よりも低い熱伝導抵抗を有
    し、該少なくとも１つの固有抵抗減少体は少なくとも１
    つの銅、銀、アルミニウム、及びはんだ、又はポリシリ
    コンから成ることを特徴とする請求項１から６のうちい
    ずれか１項記載の半導体デバイス。
  8. 【請求項８】 対向する第１及び第２の面と第２の面か
    ら内部へ伸びる少なくとも１つの凹部を有する半導体基
    板と、基板の第１の面に隣接する該半導体基板に形成さ
    れた少なくとも１つの金属- 酸化物半導体電界効果トラ
    ンジスタ（ＭＯＳＦＥＴ）活性領域と、該半導体基板の
    第２の面上の伝導端子接点と、該半導体基板の該少なく
    とも１つの凹部に位置し該伝導端子接点に接続する少な
    くとも１つの固有抵抗減少体と、該少なくとも１つの固
    有抵抗減少体と対応する凹部の間に位置するバリア層と
    から成り、該少なくとも１つの固有抵抗減少体は該半導
    体基板の電気固有抵抗よりも低い電気固有抵抗を有する
    材料から成り、該少なくとも１つの固有抵抗減少体は関
    連する凹部を満たし、約１０-4Ω・ｃｍ以下の固有抵抗
    を有する導電体から成る半導体デバイス。
  9. 【請求項９】 該少なくとも１つの凹部及び関連する固
    有抵抗減少体は約０. ４パーセント以上の該少なくとも
    １つのＭＯＳＦＥＴ活性領域に隣接する半導体基板面積
    の割合を画成し、該少なくとも１つの凹部及び関連する
    固有抵抗減少体は該半導体基板へ該半導体基板の厚さの
    約２５パーセント以上の距離延在し、該少なくとも１つ
    の凹部及び関連する固有抵抗減少体は凹部及び関連する
    固有抵抗減少体の配列から成ることを特徴とする請求項
    ８記載の半導体デバイス。
  10. 【請求項１０】 対向する第１及び第２の面を有する半
    導体基板と、基板の第１の面に隣接する該半導体基板に
    形成された少なくとも１つのデバイス活性領域と、該半
    導体基板の第２の面上の電気接触層と、該電気接触層に
    接続し該半導体基板の内部に伸びる少なくとも１つの固
    有抵抗減少体と、該少なくとも１つの固有抵抗減少体と
    対応する凹部の間に配置されたバリア層と、凹部及び関
    連する固有抵抗減少体の配列から成る凹部及び関連する
    固有抵抗減少体とから成り、該少なくとも１つの固有抵
    抗減少体は約１０-4Ω・ｃｍ以下の電気固有抵抗を有す
    る材料から成り、該少なくとも１つの凹部及び関連する
    固有抵抗減少体は約０.４パーセント以上の該少なくと
    も１つのデバイス活性領域に隣接する半導体基板面積の
    割合を画成し、該半導体基板へ該半導体基板の厚さの約
    ２５パーセント以上の距離延在し、少なくとも１つのデ
    バイス活性領域は金属- 酸化物半導体電界効果トランジ
    スタ（ＭＯＳＦＥＴ）の少なくとも１つの活性領域、又
    は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の
    少なくとも１つの活性領域から成り、該少なくとも１つ
    のデバイス活性領域は好ましくはマイクロプロセッサー
    の少なくとも１つの活性領域から成る半導体デバイス。
  11. 【請求項１１】 減少した有効電気固有抵抗を有する半
    導体基板から成る半導体デバイス製造方法であって、基
    板の第１の面に隣接する半導体基板に少なくとも１つの
    デバイス活性領域を形成し、第１の面の反対にある基板
    の第２の面から半導体基板の内部に伸びる少なくとも１
    つの凹部を形成し、半導体基板の少なくとも１つの凹部
    に半導体基板の電気固有抵抗よりも低い電気固有抵抗を
    有する材料から成る少なくとも１つの固有抵抗減少体を
    形成し、少なくとも１つの固有抵抗減少体に電気的に接
    続された半導体基板の第２の面上に電気接触層を形成
    し、関連する凹部を満たすことから成る少なくとも１つ
    の固有抵抗減少体を形成し、少なくとも１つの凹部をラ
    イニングするバリア層を形成する段階を含む各段階から
    成る半導体デバイス製造方法。
  12. 【請求項１２】 少なくとも１つの固有抵抗減少体を形
    成する段階は約１０ -4Ω・ｃｍ以下の電気固有抵抗を有
    する導電体を用いて形成することから成り、少なくとも
    １つの凹部及び関連する固有抵抗減少体を形成する段階
    は約０. ４パーセント以上の少なくとも１つのデバイス
    活性領域に隣接する半導体基板の割合を画成するように
    形成することから成り、少なくとも１つの凹部及び関連
    する固有抵抗減少体を形成する段階は半導体基板へ半導
    体基板の厚さの約２５パーセント以上の距離延在するよ
    うに形成することから成り、少なくとも１つの凹部及び
    関連する固有抵抗減少体を形成する段階は凹部及び関連
    する固有抵抗減少体の配列を形成することから成り、グ
    リッドパターンに配列されるように形成することから成
    る凹部及び関連する固有抵抗減少体の配列を形成する好
    ましい段階を含み、グリッドパターン形成は該半導体基
    板の第２の面のトレンチをカッティングすることから成
    ることを特徴とする請求項１１記載の半導体デバイス製
    造方法。
JP11184113A 1998-06-30 1999-06-29 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法 Pending JP2000040825A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US107721 1998-06-30
US09/107,721 US6104062A (en) 1998-06-30 1998-06-30 Semiconductor device having reduced effective substrate resistivity and associated methods

Publications (1)

Publication Number Publication Date
JP2000040825A true JP2000040825A (ja) 2000-02-08

Family

ID=22318097

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11184113A Pending JP2000040825A (ja) 1998-06-30 1999-06-29 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法

Country Status (4)

Country Link
US (2) US6104062A (ja)
EP (1) EP0971418A3 (ja)
JP (1) JP2000040825A (ja)
TW (1) TW430950B (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009540591A (ja) * 2006-06-13 2009-11-19 エヴィンス テクノロジー リミテッド 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法
US8053830B2 (en) 2007-09-26 2011-11-08 Sanken Electric Co., Ltd. Semiconductor device
JP2013201413A (ja) * 2012-02-21 2013-10-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015002259A (ja) * 2013-06-14 2015-01-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2018533840A (ja) * 2015-10-15 2018-11-15 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ 局所的な半導体ウエハの薄膜化
JP2019050299A (ja) * 2017-09-11 2019-03-28 住友電気工業株式会社 炭化珪素半導体ウエハおよび炭化珪素半導体装置
CN109873026A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种具有沟槽电极结构的碳化硅二极管及其制造方法
JP2020167281A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体基板構造体、その製造方法、及び半導体装置
CN113410292A (zh) * 2020-03-16 2021-09-17 株式会社东芝 半导体装置

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070042549A1 (en) * 2000-04-17 2007-02-22 Fairchild Semiconductor Corporation Semiconductor device having reduced effective substrate resistivity and associated methods
US6784486B2 (en) * 2000-06-23 2004-08-31 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions therein
US6781194B2 (en) * 2001-04-11 2004-08-24 Silicon Semiconductor Corporation Vertical power devices having retrograded-doped transition regions and insulated trench-based electrodes therein
DE10038190A1 (de) * 2000-08-04 2002-02-21 Siced Elect Dev Gmbh & Co Kg Halbleiteraufbau mit lokal ausgedünntem Substrat
CN1233041C (zh) * 2000-09-21 2005-12-21 剑桥半导体有限公司 半导体器件及其制作方法
AU2006200447B2 (en) * 2000-09-21 2007-10-18 Cambridge Semiconductor Limited Semiconductor device and method of forming a semiconductor device
WO2002084745A2 (en) * 2001-04-11 2002-10-24 Silicon Wireless Corporation Power semiconductor devices and methods of forming same
DE10127950B4 (de) * 2001-06-08 2007-04-12 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauelements und Halbleiterbauelement
JP4052868B2 (ja) * 2002-04-26 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
FR2842021B1 (fr) * 2002-07-05 2005-05-13 Commissariat Energie Atomique Dispositif electronique, notamment dispositif de puissance, a couche mince, et procede de fabrication de ce dispositif
JP2004134762A (ja) * 2002-09-19 2004-04-30 Denso Corp 半導体装置
WO2004066391A1 (ja) * 2003-01-20 2004-08-05 Mitsubishi Denki Kabushiki Kaisha 半導体装置
DE10333556B4 (de) * 2003-07-23 2006-07-06 Infineon Technologies Ag Halbleiterbauelement mit verbesserter Kommutierung
JP4836483B2 (ja) * 2005-04-15 2011-12-14 セイコーインスツル株式会社 半導体装置
DE102005024945B4 (de) * 2005-05-31 2008-06-26 Infineon Technologies Austria Ag Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung
US20070264519A1 (en) * 2006-05-09 2007-11-15 International Rectifier Corporation Copper-pillar plugs for semiconductor die
EP2023387A4 (en) * 2006-05-26 2010-04-14 Murata Manufacturing Co SEMICONDUCTOR DEVICE, ELECTRONIC ELEMENT MODULE, AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR DEVICE
US8552543B2 (en) * 2006-11-13 2013-10-08 International Rectifier Corporation Semiconductor package
US7951688B2 (en) * 2007-10-01 2011-05-31 Fairchild Semiconductor Corporation Method and structure for dividing a substrate into individual devices
US8058732B2 (en) * 2008-11-20 2011-11-15 Fairchild Semiconductor Corporation Semiconductor die structures for wafer-level chipscale packaging of power devices, packages and systems for using the same, and methods of making the same
US7960800B2 (en) * 2008-12-12 2011-06-14 Fairchild Semiconductor Corporation Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
TWI473270B (zh) * 2009-05-15 2015-02-11 尼克森微電子股份有限公司 半導體元件及其製造方法
WO2011094857A1 (en) * 2010-02-05 2011-08-11 The Governors Of The University Of Alberta Method for organizing a block copolymer
JP5962155B2 (ja) * 2012-04-04 2016-08-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び、電子機器
US9171804B2 (en) 2012-11-19 2015-10-27 Infineon Technologies Ag Method for fabricating an electronic component
US9893058B2 (en) 2015-09-17 2018-02-13 Semiconductor Components Industries, Llc Method of manufacturing a semiconductor device having reduced on-state resistance and structure
US11342189B2 (en) 2015-09-17 2022-05-24 Semiconductor Components Industries, Llc Semiconductor packages with die including cavities and related methods
DE102016111321B4 (de) * 2016-06-21 2018-05-03 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelemente
US9984968B2 (en) * 2016-06-30 2018-05-29 Semiconductor Components Industries, Llc Semiconductor package and related methods
US11251152B2 (en) 2020-03-12 2022-02-15 Diodes Incorporated Thinned semiconductor chip with edge support

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940574A (ja) * 1982-08-30 1984-03-06 Mitsubishi Electric Corp 半導体素子
JPS5963719A (ja) * 1982-10-04 1984-04-11 Matsushita Electronics Corp 半導体装置
JPS62211916A (ja) * 1986-03-12 1987-09-17 Nec Corp 半導体装置の製法
JPH02163973A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH03110868A (ja) * 1989-09-26 1991-05-10 Nissan Motor Co Ltd 半導体装置
JPH05198815A (ja) * 1991-07-29 1993-08-06 Siemens Ag 電界効果により制御可能の半導体デバイス

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3823352A (en) * 1972-12-13 1974-07-09 Bell Telephone Labor Inc Field effect transistor structures and methods
JPS58138033A (ja) * 1982-02-10 1983-08-16 Toshiba Corp 半導体基板及び半導体装置の製造方法
JPS61234041A (ja) * 1985-04-09 1986-10-18 Tdk Corp 半導体装置及びその製造方法
JPS6244366A (ja) * 1985-08-19 1987-02-26 Toshiba Corp 半導体ウエハの研削方法
JPS6263472A (ja) * 1985-09-13 1987-03-20 Sharp Corp パワ−ｍｏｓ−ｆｅｔ
JPS6376456A (ja) * 1986-09-19 1988-04-06 Hitachi Ltd 銅電極を用いた半導体装置
US4965710A (en) * 1989-11-16 1990-10-23 International Rectifier Corporation Insulated gate bipolar transistor power module
JP2513055B2 (ja) * 1990-02-14 1996-07-03 日本電装株式会社 半導体装置の製造方法
JPH04293268A (ja) * 1991-03-22 1992-10-16 Sharp Corp 半導体装置とその製造方法
JP2689047B2 (ja) * 1991-07-24 1997-12-10 三菱電機株式会社 絶縁ゲート型バイポーラトランジスタとその製造方法
JPH05152574A (ja) * 1991-11-29 1993-06-18 Fuji Electric Co Ltd 半導体装置
JP2948985B2 (ja) * 1992-06-12 1999-09-13 三菱電機株式会社 半導体装置
JPH06163585A (ja) * 1992-11-18 1994-06-10 Nippon Sheet Glass Co Ltd 薄膜トランジスタアレイの製造方法
JP3136885B2 (ja) * 1994-02-02 2001-02-19 日産自動車株式会社 パワーｍｏｓｆｅｔ
US5483087A (en) * 1994-07-08 1996-01-09 International Rectifier Corporation Bidirectional thyristor with MOS turn-off capability with a single gate
JP3303601B2 (ja) * 1995-05-19 2002-07-22 日産自動車株式会社 溝型半導体装置
US5552340A (en) * 1995-10-27 1996-09-03 Vanguard International Semiconductor Corp. Nitridation of titanium, for use with tungsten filled contact holes
US5578841A (en) * 1995-12-18 1996-11-26 Motorola, Inc. Vertical MOSFET device having frontside and backside contacts
US5910664A (en) * 1996-11-05 1999-06-08 International Rectifier Corporation Emitter-switched transistor structures

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5940574A (ja) * 1982-08-30 1984-03-06 Mitsubishi Electric Corp 半導体素子
JPS5963719A (ja) * 1982-10-04 1984-04-11 Matsushita Electronics Corp 半導体装置
JPS62211916A (ja) * 1986-03-12 1987-09-17 Nec Corp 半導体装置の製法
JPH02163973A (ja) * 1988-12-16 1990-06-25 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JPH03110868A (ja) * 1989-09-26 1991-05-10 Nissan Motor Co Ltd 半導体装置
JPH05198815A (ja) * 1991-07-29 1993-08-06 Siemens Ag 電界効果により制御可能の半導体デバイス

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007311771A (ja) * 2006-04-21 2007-11-29 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2009540591A (ja) * 2006-06-13 2009-11-19 エヴィンス テクノロジー リミテッド 電気スイッチングデバイス、及びダイヤモンド基板に触媒材料を埋め込む方法
US8053830B2 (en) 2007-09-26 2011-11-08 Sanken Electric Co., Ltd. Semiconductor device
JP2013201413A (ja) * 2012-02-21 2013-10-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
JP2015002259A (ja) * 2013-06-14 2015-01-05 新電元工業株式会社 炭化ケイ素半導体装置及び炭化ケイ素半導体装置の製造方法
JP2018533840A (ja) * 2015-10-15 2018-11-15 ヴィシェイ ジェネラル セミコンダクター，エルエルシーＶｉｓｈａｙ Ｇｅｎｅｒａｌ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ，Ｌｌｃ 局所的な半導体ウエハの薄膜化
JP2019050299A (ja) * 2017-09-11 2019-03-28 住友電気工業株式会社 炭化珪素半導体ウエハおよび炭化珪素半導体装置
CN109873026A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种具有沟槽电极结构的碳化硅二极管及其制造方法
JP2020167281A (ja) * 2019-03-29 2020-10-08 ローム株式会社 半導体基板構造体、その製造方法、及び半導体装置
JP7381215B2 (ja) 2019-03-29 2023-11-15 ローム株式会社 半導体装置及びその製造方法
CN113410292A (zh) * 2020-03-16 2021-09-17 株式会社东芝 半导体装置
JP2021150304A (ja) * 2020-03-16 2021-09-27 株式会社東芝 半導体装置

Also Published As

Publication number Publication date
US7098108B1 (en) 2006-08-29
TW430950B (en) 2001-04-21
EP0971418A3 (en) 2001-11-07
US6104062A (en) 2000-08-15
EP0971418A2 (en) 2000-01-12

Similar Documents

Publication Publication Date Title
JP2000040825A (ja) 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法
TWI463660B (zh) 具有溝槽遮罩電極結構的半導體裝置
TWI500151B (zh) 用於半導體裝置的溝槽遮罩結構和方法
US6770539B2 (en) Vertical type MOSFET and manufacturing method thereof
US6867456B2 (en) Semiconductor device having high breakdown voltage without increased on resistance
WO2010110246A1 (ja) 半導体装置
US8492792B2 (en) Semiconductor device and manufacturing method thereof
EP1873838A1 (en) Semiconductor device and method for manufacturing same
JP2005510059A (ja) 電界効果トランジスタ半導体デバイス
CN108281351B (zh) 用于制造竖直半导体器件的方法和竖直半导体器件
US11881512B2 (en) Method of manufacturing semiconductor device with silicon carbide body
JP2011151350A (ja) 半導体装置の製造方法、及び半導体装置
US8835935B2 (en) Trench MOS transistor having a trench doped region formed deeper than the trench gate
US20070042549A1 (en) Semiconductor device having reduced effective substrate resistivity and associated methods
EP3499549B1 (en) Semiconductor device
US10847647B2 (en) Power semiconductor devices having top-side metallization structures that include buried grain stop layers
US20070264519A1 (en) Copper-pillar plugs for semiconductor die
CA3025767A1 (en) Semiconductor device
US10998418B2 (en) Power semiconductor devices having reflowed inter-metal dielectric layers
US20170154965A1 (en) Semiconductor Device
CN212113722U (zh) 具有肖特基二极管的半导体器件
JP7451981B2 (ja) 半導体装置
JP2004006602A (ja) 半導体装置
US20240145588A1 (en) Vertical power semiconductor device including a silicon carbide (sic) semiconductor body
WO2023135896A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091027

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100114

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100224

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803