CN109873026A - 一种具有沟槽电极结构的碳化硅二极管及其制造方法 - Google Patents
一种具有沟槽电极结构的碳化硅二极管及其制造方法 Download PDFInfo
- Publication number
- CN109873026A CN109873026A CN201711267995.8A CN201711267995A CN109873026A CN 109873026 A CN109873026 A CN 109873026A CN 201711267995 A CN201711267995 A CN 201711267995A CN 109873026 A CN109873026 A CN 109873026A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate layer
- groove
- substrate
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种具有沟槽电极结构的碳化硅二极管及其制造方法。所述具有沟槽电极结构的碳化硅二极管包括衬底层和欧姆接触金属层。衬底层的第一表面设置有多个沟槽,沟槽的底部与所述衬底层的第二表面的距离大于预设距离。欧姆接触金属层设置于每个所述沟槽的侧壁和底部以及衬底层的第一表面未设置沟槽的部分上,并与每个所述沟槽的侧壁和底部以及所述衬底层的第一表面未设置沟槽的部分之间形成欧姆接触。采用本发明可以无需对衬底层进行减薄,同时显著地降低了整个衬底层的电阻,从而使得碳化硅二极管导通电阻降低,电流密度上升。
Description
技术领域
本发明涉及半导体器件技术领域,尤其涉及一种具有沟槽电极结构的碳化硅二极管及其制造方法。
背景技术
相比硅材料,宽禁带半导体材料(金刚石、碳化硅、氮化镓等)展现出诸多优势,如高击穿电场、高热导率、高电子饱和速率等,特别适合于功率半导体器件的制造。其中,碳化硅二极管具有较低的开关损耗和较高的恢复速度,成为了替代硅二极管的首选。
在二极管中,电阻主要来源于漂移区电阻、衬底电阻、接触电阻等。在高压二极管中,漂移区掺杂浓度低且厚度较大,漂移区电阻是高压二极管电阻的主要部分,其余部分电阻几乎可以忽略。然而,对于碳化硅二极管,衬底电阻已经变得不容忽略。对于600V的碳化硅二极管(外延漂移层厚度为5微米,外延浓度为1×1016cm-3),其衬底电阻占到整个二极管电阻的70%左右,衬底电阻已经对碳化硅二极管的电流密度有很大影响。
目前,为了降低导通电阻以提高器件电流密度,常采用衬底减薄技术来减小部分衬底电阻。衬底减薄技术主要是采用机械磨削或刻蚀的方法,将衬底从300微米~500微米减薄到110微米~200微米,从而降低衬底部分的电阻。例如,图1为现有的碳化硅肖特基二极管的结构图,如图1所示,包括:欧姆接触金属层1、碳化硅衬底2、碳化硅外延层3、钝化层4和肖特基接触金属层5。其中,碳化硅衬底2的厚度约为360微米,碳化硅外延层3的厚度为5微米~12微米。如图2所示,利用衬底减薄技术将碳化硅衬底2进行减薄,形成减薄后的碳化硅衬底22。
对于碳化硅材料而言,其化学性质和物理性质均比硅材料稳定,衬底减薄的难度较大,且在衬底减薄的过程中可能出现晶圆自然裂解的情况。由于漂移层厚度仅几个微米,为了能在衬底减薄后的晶圆上进行后续欧姆接触等工艺,衬底减薄后也必须留有较厚的衬底,从而仍保留有较大的衬底电阻。另外,衬底减薄的晶圆在后续欧姆接触工艺需要进行激光退火,对设备的要求也比衬底较厚的晶圆更高。
发明内容
为了解决上述技术问题,本发明提供了一种具有沟槽电极结构的碳化硅二极管及其制造方法。
根据本发明的一个方面,提供了一种具有沟槽电极结构的碳化硅二极管,包括:
衬底层,其第一表面设置有多个沟槽,所述沟槽的底部与所述衬底层的第二表面的距离大于预设距离,所述第二表面与所述第一表面相对设置;
欧姆接触金属层,其设置于每个所述沟槽的侧壁和底部以及所述衬底层的第一表面未设置沟槽的部分上,并与每个所述沟槽的侧壁和底部以及所述衬底层的第一表面未设置沟槽的部分之间形成欧姆接触。
在一个实施例中,所述沟槽的第一侧壁与水平方向的夹角为100度至120度,所述沟槽的第二侧壁与水平方向的夹角为100度至120度。
在一个实施例中,所述衬底层的厚度大于所述衬底层减薄到自然裂解时的厚度。
在一个实施例中,所述衬底层的厚度大于180微米,所述沟槽的底部与所述衬底层的第二表面的距离大于110微米。
根据本发明的另一个方面,提供了一种具有沟槽电极结构的碳化硅二极管的制造方法,包括以下步骤:
在衬底层的第一表面上形成掩膜层;
对所述掩膜层进行光刻和刻蚀,使之具有用于刻蚀沟槽的掩膜图案;
利用刻蚀后的掩膜层对所述衬底层的第一表面进行刻蚀,使得所述衬底层的第一表面形成多个沟槽,其中所述沟槽的底部与所述衬底层的第二表面的距离大于预设距离,所述第二表面与所述第一表面相对设置;
去除所述掩膜层,以裸露出所述衬底层的第一表面的未被刻蚀的部分;
在所述衬底层的第一表面上沉积欧姆接触金属层,以使每个所述沟槽的侧壁和底部以及所述衬底层的第一表面的未被刻蚀的部分上均沉积有一层欧姆接触金属材料;
在每个所述沟槽的侧壁和底部以及所述衬底层的第一表面的未被刻蚀的部分上沉积一层欧姆接触金属层;
进行第一次退火,以使每个所述沟槽的侧壁和底部以及所述衬底层的第一表面的未被刻蚀的部分与其上沉积的欧姆接触金属层之间形成欧姆接触。
在一个实施例中,通过以下步骤构造所述掩膜层:
在衬底层的第一表面上溅射一层第一金属层;
在溅射后的第一金属层表面电镀第二金属层。
在一个实施例中,所述在衬底层的第一表面上形成掩膜层之前,还包括以下步骤:
在所述衬底层的第二表面形成外延层;
在所述外延层上进行牺牲氧化,形成第一氧化层;
去除所述第一氧化层,以平整所述外延层的表面;
在平整后的外延层的表面形成一层钝化层;
对所述衬底层的第一表面进行减薄,以使所述衬底层达到预设厚度。
在一个实施例中,通过以下步骤构造所述钝化层:
在平整后的外延层的表面进行干氧氧化,以生长一层第二氧化层;
在干氧氧化后的第二氧化层的表面进行湿氧热氧化,以生长一层第三氧化层。
在一个实施例中,所述沟槽的底部与所述衬底层的第二表面的距离大于110微米。
在一个实施例中,采用电感耦合等离体刻蚀法对所述衬底层的第一表面进行刻蚀,使得所述衬底层的第一表面形成多个沟槽。
与现有技术相比,上述方案中的一个或多个实施例可以具有如下优点或有益效果:
1)本发明在衬底层设置了多个沟槽,欧姆接触金属层具有碳化硅衬底层无法比拟的导电能力,沟槽内的欧姆接触金属层将提供更优的电流路径,因而碳化硅衬底层电阻的有效厚度仅为沟槽底部到衬底层上表面的厚度,显著地降低了整个衬底层的电阻,从而使得碳化硅二极管导通电阻降低,电流密度上升。
2)本发明无需对衬底层进行减薄,可以避免衬底层减薄带来的晶圆裂解的风险。
3)在本发明中,衬底层仍维持一个较高的厚度,从而使得后续工艺与衬底较厚的晶圆加工工艺兼容。
4)由于衬底层掺杂浓度非常高,根据分压原理,施加的电压绝大部分降落在漂移区耗尽层上,因而衬底层上电压很小,无高电场出现,碳化硅二极管耐压能力保持不变。
本发明的其它特征和优点将在随后的说明书中阐述,并且部分地从说明书中变得显而易见,或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。
附图说明
附图用来提供对本发明的进一步理解,并且构成说明书的一部分,与本发明的实施例共同用于解释本发明,并不构成对本发明的限制。在附图中:
图1示出了现有的碳化硅肖特基二极管的结构图;
图2示出了的现有的衬底减薄后的碳化硅肖特基二极管的结构图;
图3示出了本发明第一实施例的具有沟槽电极结构的碳化硅二极管的结构图;
图4示出了本发明第二实施例的具有沟槽电极结构的碳化硅二极管的制造方法的流程图;
图5示出了本发明第三实施例的具有沟槽电极结构的碳化硅二极管的制造方法的流程图。
具体实施方式
以下将结合附图及实施例来详细说明本发明的实施方式,借此对本发明如何应用技术手段来解决技术问题,并达成技术效果的实现过程能充分理解并据以实施。需要说明的是,只要不构成冲突,本发明中的各个实施例以及各实施例中的各个特征可以相互结合,所形成的技术方案均在本发明的保护范围之内。
第一实施例
图3为本发明第一实施例的具有沟槽电极结构的碳化硅二极管的结构图。如图3所示,可以包括:欧姆接触金属层301、衬底层302、外延层303、钝化层304和肖特基接触金属层305。
衬底层302的第一表面(也即衬底层302的下表面)设置有多个沟槽10,沟槽10的底部与衬底层302的第二表面的距离大于预设距离。第二表面与第一表面相对设置。衬底层302可以为高掺杂的N型碳化硅衬底片,掺杂浓度为1×1018cm-3~1×1020cm-3。
为了简化沟槽的制作工艺,每个沟槽10的形状相同,且每个沟槽10的两个侧壁对称。优选地,沟槽10的第一侧壁与水平方向的夹角θ1为100度至120度,沟槽10的第二侧壁与水平方向的夹角θ2为100度至120度,使得沟槽10的侧壁附着性好,避免了沟槽10侧壁附着的金属存在掉落的风险。
在本实施例中,无需对衬底302进行减薄,或者仅减薄一小部分,减薄难度很小。优选地,衬底层302的厚度大于衬底层302减薄到自然裂解时的厚度,避免了衬底减薄带来的晶圆裂解的风险。具体地,衬底层302的厚度大于180微米,沟槽10的底部与衬底层302的第二表面的距离大于110微米。
欧姆接触金属层301设置于每个沟槽10的侧壁和底部以及衬底层302的第一表面未设置沟槽10的部分上。每个沟槽10的侧壁和底部以及衬底层302的第一表面是无间隔连在一起的。欧姆接触金属层301与每个沟槽10的侧壁和底部以及衬底层302的第一表面未设置沟槽10的部分之间形成欧姆接触,也即形成沟槽结构的电极。
外延层303设置于衬底层302的第二表面(也即衬底层302的上表面)上,厚度可以为6~100μm。
钝化层304设置于外延层303上表面的非有源区,可以由厚度为1~2μm或100~300nm的二氧化硅和氮化硅构成。
外延层303上的有源区设置有肖特基接触金属层305。
本发明实施例在衬底层302设置了多个沟槽10,每个沟槽10的侧壁和底部以及衬底层302的第一表面未设置沟槽10的部分形成了欧姆接触金属层301。一方面,由于衬底层302掺杂浓度非常高,根据分压原理,施加的电压绝大部分降落在漂移区耗尽层上,所以衬底层302上的电压很小,无高电场出现,器件耐压能力保持不变。另一方面,欧姆接触金属层301具有碳化硅衬底层无法比拟的导电能力,沟槽10内的欧姆接触金属层301将提供更优的电流路径,因而碳化硅衬底层电阻的有效厚度仅为沟槽10底部到衬底层302上表面的厚度,显著地降低了整个衬底层的电阻,从而使得碳化硅二极管导通电阻降低,电流密度上升。
因此,本发明实施例提供的具有沟槽电极结构的碳化硅二极管的耐压能力保持不变,同时显著地降低了整个衬底层的电阻,从而导通电阻降低、电流密度上升。
进一步地,本发明实施例无需对衬底进行减薄,可以避免衬底减薄带来的晶圆裂解的风险。并且晶圆仍维持一个较高的厚度,从而使得后续工艺与衬底较厚的晶圆加工工艺兼容。
第二实施例
图4为本发明第二实施例的具有沟槽电极结构的碳化硅二极管的制造方法的流程图。如图4所示,可以包括如下步骤S401至S406。
在步骤S401中,在衬底层的第一表面上形成掩膜层。具体地,可以在衬底层的第一表面上通过磁控溅射一层厚度为20nm/100nm的钛/镍金属层,在溅射后的钛/镍金属层表面电镀1微米~8微米的镍金属层。其中,电镀的电流可以为1.5~2.9A,电镀时间可以为1~8分钟。先溅射一层很薄的钛/镍金属层,再进行电镀,可以使电镀的镍金属层能够更好地附着在衬底层上。
在步骤S402中,对掩膜层进行光刻和刻蚀,使之具有用于刻蚀沟槽10的掩膜图案。具体地,对镍金属层进行光刻和刻蚀,形成具有用于刻蚀沟槽10的掩膜图案。
在步骤S403中,利用刻蚀后的掩膜层对衬底层的第一表面进行刻蚀,使得衬底层的第一表面形成多个沟槽10,其中沟槽10的底部与衬底层的第二表面的距离大于预设距离,第二表面与第一表面相对设置。
具体地,以刻蚀后的镍金属层作为掩膜,采用电感耦合等离体刻蚀法刻蚀衬底层,刻蚀气体为SF6/O2,气体流速分别为48sccm/12sccm,压力为5Pa,线圈功率为800~900W,极板功率为100~200瓦,刻蚀时间为2~10小时。刻蚀后的衬底层302形成多个沟槽10。为了简化沟槽10的制作工艺,每个沟槽10的形状相同,且每个沟槽10的两个侧壁对称。优选地,沟槽10的第一侧壁与水平方向的夹角θ1为60度至80度,沟槽10的第二侧壁与水平方向的夹角θ2为100度至120度,使得沟槽10的侧壁附着性好,避免了沟槽10的侧壁附着的金属存在掉落的风险。
在本实施例中,无需对衬底302进行减薄,或者仅减薄一小部分,减薄难度很小。优选地,衬底层302的厚度大于衬底层302减薄到自然裂解时的厚度,避免了衬底减薄带来的晶圆裂解的风险。具体地,衬底层302的厚度大于180微米,沟槽10的底部与衬底层302的第二表面的距离大于110微米。
在步骤S404中,去除掩膜层,以裸露出衬底层302的第一表面的未被刻蚀的部分。具体地,在浓硫酸:双氧水=5:1的溶液中腐蚀5~30分钟去除镍金属层。
在步骤S405中,在衬底层302的第一表面上沉积一层欧姆接触金属层301,以使每个沟槽10的侧壁和底部以及衬底层302的第一表面的未被刻蚀的部分上均沉积一层欧姆接触金属层材料。具体地,在衬底层302的第一表面上沉积30~100纳米的镍金属层。
在步骤S406中,进行第一次退火,以使每个沟槽10的侧壁和底部以及衬底层302的第一表面的未被刻蚀的部分与其上沉积的欧姆接触金属层301之间形成欧姆接触。具体地,在800~1000摄氏度的氮气氛围中退火2~5分钟形成欧姆接触。
本发明实施例利用刻蚀后的掩膜层对衬底层302进行刻蚀,使得衬底层302形成多个沟槽10,并且通过退火使得每个沟槽10的侧壁和底部以及衬底层302的第一表面的未被刻蚀的部分与其上沉积的欧姆接触金属层301之间形成欧姆接触,从而形成了沟槽结构的电极,显著地降低了整个衬底层的电阻,从而使得碳化硅二极管导通电阻降低,电流密度上升。
进一步地,本发明实施例无需对衬底进行减薄,可以避免衬底减薄带来的晶圆裂解的风险。而且晶圆仍维持一个较高的厚度,从而使得后续工艺与衬底较厚的晶圆加工工艺兼容。
第三实施例
图5为本发明第三实施例的具有沟槽电极结构的碳化硅二极管的制造方法的流程图。如图5所示,可以包括如下步骤S501至S511。
在步骤S501中,在衬底层的上表面形成外延层303。具体地,选取高掺杂的N型碳化硅衬底片作为初始的衬底层,其厚度为180~400微米。在初始的衬底层的上表面制备厚度为5~12微米,掺杂浓度为5×1015cm-3~1×1016cm-3的碳化硅外延层303。
在步骤S502中,在外延层303上进行牺牲氧化,形成第一氧化层。具体地,在高温氧化炉中,1000~1400摄氏度的温度下进行牺牲氧化,反应时间为10~50分钟。
在步骤S503中,去除第一氧化层,以平整外延层303的表面。具体地,在7:1的缓冲氢氟酸溶液中腐蚀30分钟去除氧化层,以平整外延层303的表面。
在步骤S504中,在平整后的外延层303的表面形成一层钝化层304。具体地,在高温氧化炉中,1000~1400摄氏度温度下干氧氧化20~100分钟,以在平整后的外延层303的表面生长一层10~100纳米的氧化层。在高温氧化炉中,1000~1400摄氏度的温度下进行湿氧热氧化,以在干氧氧化后的氧化层的表面生长一层1~2微米的氧化层。先进行干氧氧化形成很薄的质量较为精细的氧化层,再形成质量不够精细的较厚的氧化层,作为钝化层304。
在步骤S505中,对衬底层的下表面进行减薄,以使衬底层达到预设厚度。具体地,对衬底层减薄较小的厚度,减薄难度很低(衬底层减薄至110微米的难度很高)。
在步骤S506中,在衬底层的第一表面上形成掩膜层。具体地,可以在衬底层的第一表面上通过磁控溅射一层厚度为20纳米/100纳米的钛/镍金属层,在溅射后的钛/镍金属层表面电镀1~8微米的镍金属层。其中,电镀的电流可以为1.5~2.9A,电镀时间可以为1~8分钟。先溅射一层很薄的钛/镍金属层,再进行电镀,可以使电镀的镍金属层能够更好地附着在衬底层上。
在步骤S507中,对掩膜层进行光刻和刻蚀,使之具有用于刻蚀沟槽10的掩膜图案。具体地,对镍金属层进行光刻和刻蚀,形成具有用于刻蚀沟槽10的掩膜图案。
在步骤S508中,利用刻蚀后的掩膜层对衬底层的第一表面进行刻蚀,使得衬底层的第一表面形成多个沟槽10,其中沟槽10的底部与衬底层的第二表面的距离大于预设距离,第二表面与第一表面相对设置。
具体地,以刻蚀后的镍金属层作为掩膜,采用电感耦合等离体刻蚀法刻蚀衬底层,刻蚀气体为SF6/O2,气体流速分别为48sccm/12sccm,压力为5Pa,线圈功率为800~900瓦,极板功率为100~200瓦,刻蚀时间为2~10小时。刻蚀后的衬底层形成多个沟槽10。为了简化沟槽的制作工艺,每个沟槽10的形状相同,且每个沟槽10的两个侧壁对称。优选地,沟槽10的第一侧壁与水平方向的夹角θ1为60度至80度,沟槽10的第二侧壁与水平方向的夹角θ2为100度至120度,使得沟槽10的侧壁附着性好,避免了沟槽10的侧壁附着的金属存在掉落的风险。
在本实施例中,无需对衬底302进行减薄,或者仅减薄一小部分,减薄难度很小。优选地,衬底层302的厚度大于衬底层302减薄到自然裂解时的厚度,避免了衬底减薄带来的晶圆裂解的风险。具体地,衬底层302的厚度大于180微米,沟槽10的底部与衬底层302的第二表面的距离大于110微米。
在步骤S509中,去除掩膜层,以裸露出衬底层302的第一表面的未被刻蚀的部分。具体地,在浓硫酸:双氧水=5:1的溶液中腐蚀5~30分钟去除镍金属层。
在步骤S510中,在衬底层302的第一表面上沉积一层欧姆接触金属层301,以使每个沟槽10的侧壁和底部以及衬底层302的第一表面的未被刻蚀的部分上均沉积一层欧姆接触金属材料。具体地,在衬底层302的第一表面上沉积30~100纳米的镍金属层。
在步骤S511中,进行第一次退火,以使每个沟槽10的侧壁和底部以及衬底层302的第一表面的未被刻蚀的部分与其上沉积的欧姆接触金属层301之间形成欧姆接触。具体地,在800~1000摄氏度的氮气氛围中退火2~5分钟形成欧姆接触。
在步骤S512中,对钝化层304进行光刻和刻蚀,以裸露出有源区。具体地,对钝化层304进行光刻,然后在7:1的缓冲氢氟酸溶液中刻蚀氧化层1~10分钟,打开肖特基接触的窗口。
在步骤S513中,在有源区溅射一层肖特基接触金属层305。具体地,在有源区溅射100~200纳米的金属钛,然后进行光刻和刻蚀形成图案化的肖特基接触金属层305。
在步骤S514中,进行第二次退火,以在外延层303和肖特基接触金属层305之间形成肖特基接触。具体地,在温度为400~600摄氏度下进行肖特基接触退火,退火时间为1~5分钟。
在步骤S515中,在肖特基接触金属层305上溅射一层第一加厚金属层。具体地,溅射1~5微米的金属铝,完成金属加厚。
在步骤S516中,在欧姆接触金属层301上溅射一层第二加厚金属层。具体地,在欧姆接触金属层301溅射1~5微米的金属铝,完成金属加厚。
综上所述,本发明实施例在完成外延层303和钝化层304的制作工艺后再对衬底层302进行部分减薄和制作沟槽电极,可以使得外延层303和钝化层304能够在衬底较厚的晶圆上进行工艺加工,不影响外延层303和钝化层304的形成。
虽然本发明所公开的实施方式如上,但所述的内容只是为了便于理解本发明而采用的实施方式,并非用以限定本发明。任何本发明所属技术领域内的技术人员,在不脱离本发明所公开的精神和范围的前提下,可以在实施的形式上及细节上作任何的修改与变化,但本发明的保护范围,仍须以所附的权利要求书所界定的范围为准。
Claims (10)
1.一种具有沟槽电极结构的碳化硅二极管,其特征在于,包括:
衬底层,其第一表面设置有多个沟槽,所述沟槽的底部与所述衬底层的第二表面的距离大于预设距离,所述第二表面与所述第一表面相对设置;
欧姆接触金属层,其设置于每个所述沟槽的侧壁和底部以及所述衬底层的第一表面未设置沟槽的部分上,并与每个所述沟槽的侧壁和底部以及所述衬底层的第一表面未设置沟槽的部分之间形成欧姆接触。
2.根据权利要求1所述的二极管,其特征在于:
所述沟槽的第一侧壁与水平方向的夹角为100度至120度,所述沟槽的第二侧壁与水平方向的夹角为100度至120度。
3.根据权利要求1所述的二极管,其特征在于:
所述衬底层的厚度大于所述衬底层减薄到自然裂解时的厚度。
4.根据权利要求3所述的二极管,其特征在于:
所述衬底层的厚度大于180微米,所述沟槽的底部与所述衬底层的第二表面的距离大于110微米。
5.一种具有沟槽电极结构的碳化硅二极管的制造方法,其特征在于,包括以下步骤:
在衬底层的第一表面上形成掩膜层;
对所述掩膜层进行光刻和刻蚀,使之具有用于刻蚀沟槽的掩膜图案;
利用刻蚀后的掩膜层对所述衬底层的第一表面进行刻蚀,使得所述衬底层的第一表面形成多个沟槽,其中所述沟槽的底部与所述衬底层的第二表面的距离大于预设距离,所述第二表面与所述第一表面相对设置;
去除所述掩膜层,以裸露出所述衬底层的第一表面的未被刻蚀的部分;
在所述衬底层的第一表面上沉积欧姆接触金属层,以使每个所述沟槽的侧壁和底部以及所述衬底层的第一表面的未被刻蚀的部分上均沉积有一层欧姆接触金属材料;
进行第一次退火,以使每个所述沟槽的侧壁和底部以及所述衬底层的第一表面的未被刻蚀的部分与其上沉积的欧姆接触金属层之间形成欧姆接触。
6.根据权利要求5所述的制造方法,其特征在于,通过以下步骤构造所述掩膜层:
在衬底层的第一表面上溅射一层第一金属层;
在溅射后的第一金属层表面电镀第二金属层。
7.根据权利要求5所述的制造方法,其特征在于,所述在衬底层的第一表面上形成掩膜层之前,还包括以下步骤:
在所述衬底层的第二表面形成外延层;
在所述外延层上进行牺牲氧化,形成第一氧化层;
去除所述第一氧化层,以平整所述外延层的表面;
在平整后的外延层的表面形成一层钝化层;
对所述衬底层的第一表面进行减薄,以使所述衬底层达到预设厚度。
8.根据权利要求7所述的制造方法,其特征在于,通过以下步骤构造所述钝化层:
在平整后的外延层的表面进行干氧氧化,以生长一层第二氧化层;
在干氧氧化后的第二氧化层的表面进行湿氧热氧化,以生长一层第三氧化层。
9.根据权利要求5至8中任一项所述的制造方法,其特征在于:
所述沟槽的底部与所述衬底层的第二表面的距离大于110微米。
10.根据权利要求5至8中任一项所述的制造方法,其特征在于:
采用电感耦合等离体刻蚀法对所述衬底层的第一表面进行刻蚀,使得所述衬底层的第一表面形成多个沟槽。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711267995.8A CN109873026A (zh) | 2017-12-05 | 2017-12-05 | 一种具有沟槽电极结构的碳化硅二极管及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711267995.8A CN109873026A (zh) | 2017-12-05 | 2017-12-05 | 一种具有沟槽电极结构的碳化硅二极管及其制造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109873026A true CN109873026A (zh) | 2019-06-11 |
Family
ID=66916540
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711267995.8A Pending CN109873026A (zh) | 2017-12-05 | 2017-12-05 | 一种具有沟槽电极结构的碳化硅二极管及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109873026A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023173335A1 (zh) * | 2022-03-16 | 2023-09-21 | 华为技术有限公司 | 碳化硅功率器件及其制备方法、功率转换模块 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040825A (ja) * | 1998-06-30 | 2000-02-08 | Harris Corp | 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法 |
JP2013201413A (ja) * | 2012-02-21 | 2013-10-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
JP5608358B2 (ja) * | 2009-11-24 | 2014-10-15 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
CN106960871A (zh) * | 2017-03-16 | 2017-07-18 | 浙江大学 | 一种带沟槽阵列和空腔的碳化硅衬底结构 |
-
2017
- 2017-12-05 CN CN201711267995.8A patent/CN109873026A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000040825A (ja) * | 1998-06-30 | 2000-02-08 | Harris Corp | 減少した有効基板固有抵抗を有する半導体デバイス及びその製造方法 |
JP5608358B2 (ja) * | 2009-11-24 | 2014-10-15 | 株式会社豊田中央研究所 | 半導体装置とその製造方法 |
JP2013201413A (ja) * | 2012-02-21 | 2013-10-03 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
CN106960871A (zh) * | 2017-03-16 | 2017-07-18 | 浙江大学 | 一种带沟槽阵列和空腔的碳化硅衬底结构 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023173335A1 (zh) * | 2022-03-16 | 2023-09-21 | 华为技术有限公司 | 碳化硅功率器件及其制备方法、功率转换模块 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103400865B (zh) | 基于极化掺杂的GaN肖特基二极管 | |
US10892333B2 (en) | Method of making a gallium nitride device | |
JP4935741B2 (ja) | 炭化珪素半導体装置の製造方法 | |
KR20120022932A (ko) | 탄화규소 기판의 제조 방법, 탄화규소 기판 및 반도체 장치 | |
JP2009088223A (ja) | 炭化珪素半導体基板およびそれを用いた炭化珪素半導体装置 | |
CN110085518A (zh) | 一种选择性电化学方法剥离的可转移GaN薄膜及其器件的制备方法 | |
US20130119406A1 (en) | Silicon carbide substrate, semiconductor device, and methods for manufacturing them | |
CN110447091A (zh) | 半导体装置的制造方法及半导体装置 | |
CN106981423B (zh) | 基于Si衬底外延SiC基GaN HEMT的工艺方法 | |
CN104810282B (zh) | 一种采用n型碳化硅衬底制作n沟道igbt器件的方法 | |
CN110518074B (zh) | 阴阳极交替的大电流GaN肖特基二极管及其制作方法 | |
CN108666359A (zh) | 一种利用新型势垒层提高GaN增强型沟道迁移率的器件结构及实现方法 | |
JPWO2016075787A1 (ja) | 半導体装置の製造方法及びガラス被膜形成装置 | |
WO2019119959A1 (zh) | SiC肖特基二极管的制备方法及其结构 | |
CN115312389A (zh) | 制备具有垂直结构的半导体器件的方法以及半导体器件 | |
CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
CN104681646B (zh) | 碳化硅嵌入式电极平面型光导开关及其制作方法 | |
TW201104860A (en) | Semiconductor device | |
JP5870672B2 (ja) | 半導体装置 | |
CN109873026A (zh) | 一种具有沟槽电极结构的碳化硅二极管及其制造方法 | |
CN106449773A (zh) | GaN基肖特基二极管结构及其制作方法 | |
WO2015050615A2 (en) | Enhanced gate dielectric for a field effect device with a trenched gate | |
CN203351609U (zh) | 基于极化掺杂的GaN肖特基二极管 | |
CN103928346B (zh) | 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法 | |
JP6796311B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20200924 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
TA01 | Transfer of patent application right | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190611 |
|
RJ01 | Rejection of invention patent application after publication |