WO2023173335A1 - 碳化硅功率器件及其制备方法、功率转换模块 - Google Patents

碳化硅功率器件及其制备方法、功率转换模块 Download PDF

Info

Publication number
WO2023173335A1
WO2023173335A1 PCT/CN2022/081253 CN2022081253W WO2023173335A1 WO 2023173335 A1 WO2023173335 A1 WO 2023173335A1 CN 2022081253 W CN2022081253 W CN 2022081253W WO 2023173335 A1 WO2023173335 A1 WO 2023173335A1
Authority
WO
WIPO (PCT)
Prior art keywords
silicon carbide
epitaxial layer
carbide substrate
contact
power device
Prior art date
Application number
PCT/CN2022/081253
Other languages
English (en)
French (fr)
Inventor
汤岑
胡彬
Original Assignee
华为技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 华为技术有限公司 filed Critical 华为技术有限公司
Priority to PCT/CN2022/081253 priority Critical patent/WO2023173335A1/zh
Publication of WO2023173335A1 publication Critical patent/WO2023173335A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供了一种碳化硅功率器件及其制备方法、功率转换模块。该碳化硅功率器件包括碳化硅衬底、外延层以及欧姆合金；外延层设置于碳化硅衬底的上表面；碳化硅衬底通过下表面形成有多个接触孔，接触孔贯穿碳化硅衬底以露出外延层；欧姆合金设置于接触孔的表面，且欧姆合金接触所述外延层。欧姆合金可以通过直接接触外延层减小电子移动路径，相当于可以降低衬底电阻，有利于电流导通。同时也有利于提高器件散热能力。

Description

碳化硅功率器件及其制备方法、功率转换模块 技术领域
本申请涉及半导体技术领域，尤其涉及到一种碳化硅功率器件及其制备方法、功率转换模块。
背景技术
目前，第三代半导体材料的发展越来越受到重视，并在智能电网、电动汽车、轨道交通、新能源并网、开关电源、工业电机以及家用电器等领域得到广泛应用，展现出了良好的发展前景。
碳化硅(silicon carbide，SiC)是第三代半导体材料代表之一，是碳元素和硅元素形成的化合物。与传统半导体材料硅相比，它具有高临界击穿电场、高热导率、高电子迁移率、高抗辐照、高化学稳定性等明显的优势，是制造高压、高温、抗辐照功率半导体器件的优良半导体材料，也是目前综合性能最好、商品化程度最高、技术最成熟的第三代半导体材料。
对于碳化硅功率器件，特别是面向650V～1200V的低压功率器件，如何通过结构和工艺优化实现更高的性能，是业界一直以来致力于推进持续优化的重点方向。
发明内容
本申请提供了一种碳化硅功率器件及其制备方法、功率转换模块，可以降低器件的性能。
第一方面，本申请提供了一种碳化硅功率器件，该碳化硅功率器件可以应用到电动汽车充电系统的功率转换模块中。该碳化硅功率器件包括碳化硅衬底、外延层以及欧姆合金。依照器件的堆叠方向，碳化硅衬底具有上表面和下表面，外延层设置于碳化硅衬底的上表面，欧姆合金则设置于碳化硅衬底的下表面。外延层上可以形成用于设置功能器件的功能区域。其中，碳化硅衬底通过下表面形成有多个接触孔，该接触孔贯穿碳化硅衬底至外延层，使得外延层可以在接触孔形成的孔内露出。欧姆合金设置于接触孔的表面，且欧姆合金能够接触外延层。欧姆合金可以作为碳化硅功率器件的底部电极，可以通过直接接触外延层减少电子移动路径，相当于可以去除衬底电阻，有利于电流导通。因此，该碳化硅功率器件具有较高的通流能力和较低的导通电阻。此外，接触孔的存在，增大了碳化硅衬底下表面面积，有利于提高器件的散热能力。
其中，沿外延层指向碳化硅衬底的方向，接触孔的径向尺寸逐渐增大。具体地，将接触孔靠近外延层的一端设定为第一端，将接触孔远离外延层的一端设定为第二端。该第二端在外延层上的投影可以覆盖第一端在外延层上的投影，且第二端在外延层上的投影面积大于第一端在外延层上的投影面积。这样的结构设置有利于接触孔的形成。可能地，接触孔在外延层上的投影为圆形、矩形或多边形，当然，接触孔在外延层上的投影还可能有其他的形状。其中，多个接触孔可以阵列设置。
可能地，可以在接触孔内设置填充材料，填充材料具体可以为导电材料或导热材料。导电材料可以增强电流导通效果，导热材料则可以方便器件的高热区散热。
在一种可能实现的方式中，碳化硅功率器件可以为金属氧化物半导体场效应晶体管。 此时，在外延层上还设有源电极和栅电极，外延层具有与源电极对应的第一阱区和源极接触区，位于碳化硅衬底的下表面的欧姆合金可以充当漏电极。在外延层上还设置有可以覆盖源电极的第一介质层。为了提高器件性能，还可以在源极接触区外侧设置辅助接触区。可能地，在外延层上还设置有与两个源电极连接的第一附加金属层，第一附加金属层的厚度大于源电极的厚度，能够承载更大的电流，以满足器件的大功率需求。
在另一种可能实现的方式中，碳化硅功率器件可以为肖特基二极管。此时，在外延层上设置有阳极，在外延层上设置有第二阱区，欧姆合金充当阴极。可能地，在外延层上还设置有与阳极连接的第二附加金属层，第二附加金属层的厚度大于阳极的厚度，能够承载更大的电流，以满足器件的功率需求。在外延层上还可以设置于阳极同层的第二介质层。
第二方面，本申请提供一种碳化硅功率器件，该碳化硅功率器件与第一方面提高的碳化硅功率器件结构类似，区别在于，碳化硅衬底通过下表面形成的多个接触孔为盲孔，即欧姆合金与外延层之间存在一定厚度的碳化硅衬底。由于接触孔的存在，外延层与欧姆合金之间电子的移动路径得到缩短，相当于可以降低衬底电阻，有利于电流导通。
具体地，可以在位于接触孔周侧的碳化硅衬底内注入离子以形成离子注入层，降低碳化硅衬底的电阻，有利于外延层与欧姆合金之间的电流导通。
在一种可能实现的方式中，碳化硅功率器件可以为金属氧化物半导体场效应晶体管。此时，在外延层上还设有源电极和栅电极，外延层具有与源电极对应的第一阱区和源极接触区，欧姆合金充当漏电极。在外延层上还设置有可以覆盖源电极的第一介质层。为了提高器件性能，还可以在源极接触区外侧设置辅助接触区。可能地，在外延层上还设置有与两个源电极连接的第一附加金属层，第一附加金属层的厚度大于源电极的厚度，能够承载更大的电流，以满足器件的功率需求。
在另一种可能实现的方式中，碳化硅功率器件可以为肖特基二极管。此时，在外延层上设置有阳极，在外延层上设置有第二阱区，欧姆合金充当阴极。可能地，在外延层上还设置有与阳极连接的第二附加金属层，第二附加金属层的厚度大于阳极的厚度，能够承载更大的电流，以满足器件的功率需求。在外延层上还可以设置于阳极同层的第二介质层。
第三方面，基于上述碳化硅功率器件，本申请还提供一种功率转换模块，该功率转换模块包括逆变模块和电流变换模块，逆变模块和电流变换模块中的开关管可以采用上述技术方案中的任意一种碳化硅功率器件。由于该碳化硅功率器件具有较小的衬底电阻，该功率转换模块具有效率高、功率高、损耗小的优势，且由于该碳化硅功率器件具有较高的散热能力，使得功率转换模块可以实现更好的散热，不需要配置较大的外部散热组件。
第四方面，本申请还提供一种碳化硅功率器件的制备方法，该制备方法可以用于制备上述碳化硅功率器件。
该制备方法具体包括：
提供一具有外延层的碳化硅衬底；
在外延层背离碳化硅衬底一侧设置功能器件；
自碳化硅衬底背离外延层的一侧刻蚀碳化硅衬底以形成多个贯穿碳化硅衬底的接触孔；
在多个接触孔的表面设置欧姆合金以形成底部电极，欧姆合金与外延层接触；
在外延层背离碳化硅衬底一侧设置顶部电极。
其中，当碳化硅功率器件为金属氧化物半导体场效应晶体管时，底部电极为漏电极， 顶部电极为源电极；当碳化硅功率器件为肖特基二极管时，底部电极为阴极，顶部电极为阳极。
当碳化硅功率器件为金属氧化物半导体场效应晶体管时，上述在外延层背离碳化硅衬底一侧设置功能器件包括：
向外延层注入掺杂型离子形成两个对称的第一阱区；
向每个第一阱区注入离子以形成源极接触区；
在两个源极接触区之间的外延层上设置栅电极。
可能地，该碳化硅功率器件还具有与源极接触区同层设置的辅助接触区，以器件中心为参考，该辅助接触区位于源极接触区外侧。上述向每个第一阱区注入离子以形成源极接触区之后、在两个源极接触区之间的外延层上设置栅电极之前，还包括：
向位于源极接触区外侧的第一阱区注入离子以形成辅助接触区。
此处，辅助接触区与第一阱区的掺杂离子类型一致，辅助接触区与源极接触区掺杂离子类型不同。辅助接触区有利于提高器件的电性能。
当碳化硅功率器件为肖特基二极管时，上述在外延层背离碳化硅衬底一侧设置功能器件包括：
向外延层注入离子形成第二阱区。
在一种可能实施的方案中，在外延层背离碳化硅衬底一侧设置顶部电极之后，还包括：
在外延层上设置覆盖顶部电极的附加金属层。
该附加金属层的可以连接顶部电极，其厚度大于顶部电极的厚度，能够承载更大的电流。
在一种可能实施的方案中，在自碳化硅衬底背离外延层的一侧刻蚀碳化硅衬底以形成多个接触孔之后、在多个接触孔的表面设置欧姆合金之前，该制备方法还包括：
在外延层远离碳化硅衬底一侧设置覆盖功能器件的介质层。在进行欧姆合金工艺时，介质层可以对功能器件起到保护作用。介质层的材质可以为二氧化硅，其厚度可以选择1μm。
基于此，在多个接触孔的表面设置欧姆合金之后、在外延层背离碳化硅衬底一侧设置顶部电极之前，该制备方法还包括：
刻蚀介质层至露出外延层；顶部电极即设置于露出的外延层上。
第五方面，本申请还提供一种碳化硅功率器件的制备方法，该制备方法可以用于制备上述碳化硅功率器件。
该制备方法具体包括：
提供一具有外延层的碳化硅衬底；
在外延层背离碳化硅衬底一侧设置功能器件；
自碳化硅衬底背离外延层的一侧刻蚀碳化硅衬底以形成多个接触孔，接触孔为盲孔；
在多个接触孔的表面设置欧姆合金以形成底部电极；
在外延层背离碳化硅衬底一侧设置顶部电极。
上述在形成多个接触孔之后、在多个接触孔的表面设置欧姆合金之前，还包括：
对接触孔周侧的所述碳化硅衬底进行高温注入离子以形成离子注入层；
对离子注入层进行高温退火处理或激光退火处理。
其中，离子的注入能够在碳化硅衬底朝向接触孔的一侧形成离子注入层，可以减小外 延层与欧姆合金实现欧姆接触的电阻，有利于导电性能提高。激光退火处理可以激活掺杂的离子，也可以修复高温离子注入产生的晶格损伤。
附图说明
图1为现有技术中的一种碳化硅功率器件的剖面结构示意图；
图2为本申请实施例提供的一种碳化硅功率器件的剖面结构示意图；
图3为本申请实施例提供的一种碳化硅功率器件的局部结构放大示意图；
图4a至图4e为本申请实施例提供的一种碳化硅功率器件中接触孔的分布示意图；
图5为本申请实施例提供的一种碳化硅功率器件中接触孔的分布示意图；
图6a和图6b为本申请实施例提供的一种碳化硅功率器件中的接触孔填充有填充材料的剖面结构示意图；
图7为本申请实施例提供的一种碳化硅功率器件通过接触孔散热的结构示意图；
图8a至图8c为本申请提供的一种金属氧化物半导体场效应晶体管的剖面结构示意图；
图9a至图9c为本申请提供的一种肖特基二极管的剖面结构示意图；
图10为本申请实施例提供的另一种碳化硅功率器件的剖面结构示意图；
图11为本申请实施例提供的另一种碳化硅功率器件的局部结构放大示意图；
图12a和图12b为本申请实施例提供的另一种碳化硅功率器件中的接触孔填充有填充材料的剖面结构示意图；
图13为本申请实施例提供的另一种碳化硅功率器件通过接触孔散热的结构示意图；
图14a至图14c为本申请实施例提供的另一种金属氧化物半导体场效应晶体管的剖面结构示意图；
图15a至图15c为本申请提供的另一种肖特基二极管的剖面结构示意图；
图16为本申请实施例提供的一种碳化硅功率器件的制备方法流程示意图；
图17为本申请实施例提供的一种具有外延层的碳化硅衬底的剖面结构示意图；
图18为本申请实施例提供的在碳化硅衬底下表面形成接触孔的剖面结构示意图；
图19a和图19b为本申请实施例提供的一种碳化硅功率器件的制备方法流程示意图；
图20为本申请实施例提供的一种碳化硅功率器件的制备方法流程示意图；
图21为本申请实施例提供的一种在外延层上设置功能器件的制备方法流程示意图；
图22a至图22e为图21所示制备过程中碳化硅功率器件的剖面结构变化示意图；
图23为本申请实施例提供的一种在外延层上设置功能器件的制备方法流程示意图；
图24为本申请实施例提供的另一种在外延层上设置功能器件的制备方法流程示意图；
图25a至图25f为图24所示制备过程中碳化硅功率器件的剖面结构变化示意图；
图26为本申请实施例提供的一种碳化硅功率器件的制备方法流程示意图；
图27为本申请实施例提供的在碳化硅衬底下表面形成接触孔的剖面结构示意图；
图28为本申请实施例提供的一种碳化硅功率器件的制备方法流程示意图；
图29为本申请实施例提供的向碳化硅衬底具有离子注入层的剖面结构示意图；
图30为本申请实施例提供的一种功率转换模块的电路结构示意图；
图31为本申请实施例提供的一种功率转换模块的电路结构示意图。
具体实施方式
碳化硅在电性能、导热性能、化学性能等方面具有明显的优势，因而被广泛重视与应用。碳化硅基器件在高温下运行具有较高的稳定性，可节约系统和模块成本，简化冷却散热系统，进而有利于提高电路的集成度。并且，碳化硅功率器件的高开关频率和高转换效率可减少能量损耗，可以通过缩小产品体积降低模块的整体成本。碳化硅功率器件在峰值效率下工作时效率甚至可以达到96％以上，与硅基功率器件相比，可降低至少能耗33.6％。
对于碳化硅功率器件中，更低的通流能力和更低的导通电阻是目前的研究重点。随着碳化硅晶圆尺寸的变大，N型碳化硅晶圆的厚度越来越厚，会带来额外的衬底串联电阻。如图1所示的一种碳化硅功率器件，其具体包括碳化硅衬底1’、设置于碳化硅衬底1’上表面的器件功能结构2’以及设置于碳化硅衬底1’下表面的欧姆合金结构3’。欧姆合金结构3’通过高温欧姆合金方式形成于碳化硅衬底1’下表面。在该碳化硅功率器件中，碳化硅衬底1’的电阻为衬底串联电阻，器件功能结构2’的电阻为实际器件电阻(具体可以根据碳化硅功率器件种类包括但不限于沟道电阻、漂移区电阻以及其他结构电阻)，欧姆合金结构3’的电阻为欧姆合金电阻。这三类电阻阻值的占比关系随着器件耐压等级的差异变化。其中，碳化硅衬底1’的厚度基于碳化硅晶圆尺寸的差异从350μm(直径为4-6英寸的晶圆)到500μm(直径为8英寸的晶圆)不等。碳化硅衬底1’厚度随着碳化硅衬底1’的尺寸增大而则增大，厚度的增大带来额外的衬底串联电阻。为了减小电阻，可以采用衬底减薄的方式。但是基于高温欧姆合金方式的工艺热预算有限，无法将碳化硅衬底1’厚度无限降低以实现衬底电阻的无限降低。另外，碳化硅衬底1’下表面的欧姆合金结构3’均通过局部位置的高温瞬间合金化，以形成低功函数的氮化硅合金体系，并结合欧姆合金结构3’合金化的隧穿机制来实现低欧姆接触。在高温欧姆合金方式的实施过程中，碳元素无法与欧姆合金结构3’形成有效合金。并且，伴随着团簇和碳杂质逸出问题，在欧姆合金结构3’与碳化硅衬底1’界面、欧姆合金结构3’中以及欧姆合金结构3’表面存在大量碳残留，这些碳残留以碳包裹、碳簇和碳表层薄膜的碳杂质形式存在。这些碳杂质形态会导致碳化硅功率器件导通电流不均匀、电极与半导体材料结合力差以及金属界面电阻过大的问题。通过对既成的碳杂质进行二次去除，无法彻底规避碳杂质残留问题。并且，碳化硅衬底1’下表面存在较为严重的界面热阻问题，在无法有效降低衬底厚度的前提下，传统碳化硅器件碳化硅衬底1’下表面散热能力有限，无法通过基板散热装置将碳化硅功率器件高温区域的热量有效扩散。也就是说，现有技术中通过减薄衬底的工艺无法有效降低衬底的电阻，且衬底欧姆合金的高温合金方式会在欧姆合金与半导体界面、欧姆合金中、欧姆合金表面残留大量的碳残留，会导致器件导通电流不均匀、电极与半导体材料结合力差以及金属界面电阻过大。
为此，本申请实施例提供一种碳化硅功率器件及其制备方法、功率转换模块，可以在碳杂质共存的前提下实现更好的欧姆接触，减小器件整体的导通电阻。
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
以下实施例中所使用的术语只是为了描述特定实施例的目的，而并非旨在作为对本申请的限制。如在本申请的说明书和所附权利要求书中所使用的那样，单数表达形式“一个”、“一种”、“所述”、“上述”、“该”和“这一”旨在也包括例如“一个或多个”这种表达形式，除非其上下文中明确地有相反指示。
在本说明书中描述的参考“一个实施例”或“一些实施例”等意味着在本申请的一个 或多个实施例中包括结合该实施例描述的特定特征、结构或特点。由此，在本说明书中的不同之处出现的语句“在一个实施例中”、“在一些实施例中”、“在其他一些实施例中”、“在另外一些实施例中”等不是必然都参考相同的实施例，而是意味着“一个或多个但不是所有的实施例”，除非是以其他方式另外特别强调。术语“包括”、“包含”、“具有”及它们的变形都意味着“包括但不限于”，除非是以其他方式另外特别强调。
请参照图2所示的本申请实施例提供的一种碳化硅功率器件，该碳化硅功率器件具体包括碳化硅衬底1以及设置于碳化硅衬底1上表面的外延层2，碳化硅衬底1可以用作外延层2的承载结构。碳化硅衬底1具体可以为N型碳化硅衬底，N型离子掺杂浓度为1×10 19cm- 3。外延层2在碳化硅衬底1的上表面生长形成，具体厚度可以为5-100μm(外延层2的厚度取决于不同的电压等级，通常1200V电压等级的器件，外延层厚度约为10-12μm)。外延层2中N型离子掺杂浓度一般低于碳化硅衬底1中的N为型离子掺杂浓度，具体可以为1×10 15-1×10 17cm- 3。在外延层2背离碳化硅衬底1的一侧可以形成有碳化硅功率器件的其他结构，此处未予以示出。碳化硅衬底1通过下表面形成有多个接触孔A，多个接触孔A以阵列的方式设置。在接触孔A的表面具有欧姆合金3，该欧姆合金3可以用作碳化硅功率器件的某个电极。欧姆合金3的材质具体可以为镍、钛、银中的任意一种或至少两种的组合。
上述接触孔A可以如图2所示贯穿碳化硅衬底1，使得外延层2的下表面露出。请继续参照图3所示的接触孔A放大示意图，位于接触孔A表面的欧姆合金3可以直接接触外延层2的下表面，电子e在外延层2与欧姆合金3之间能够直接传输。相当于可以提高减小衬底电阻，使得器件的通流能力得到加强。即使欧姆合金3在高温欧姆合金时产生碳杂质残留，也可以减小器件的导通电阻。
请继续参照图2或图3，沿外延层2指向碳化硅衬底1的方向，接触孔A的径向尺寸逐渐增大。具体地，设定接触孔A朝向外延层2的一端为第一端，接触孔A位于碳化硅衬底1下表面的一端为第二端。接触孔A第一端在外延层2上的垂直投影为第一投影，接触孔A第二端在外延层2上的垂直投影设定为第一投影，第二投影覆盖第一投影，且第二投影的面积大于第一投影的面积。这样的结构设定，方便深孔刻蚀工艺实施。
如图4a至图4e所示例，多个接触孔A可以以阵列的方式设置。以矩形阵列为例，在图4a中，接触孔A在碳化硅衬底1上的投影为矩形，多个接触孔A沿第一方向依次排列。在图4b中，接触孔A在碳化硅衬底1上的投影也为矩形，多个接触孔A具有三排(沿第一方向)八列(沿第二方向)。在图4c中，接触孔A在碳化硅衬底1上的投影为六边形，多个接触孔A具有三排(沿第一方向)八列(沿第二方向)。在图4d中，接触孔A在碳化硅衬底1上的投影为圆形，多个接触孔A具有三排(沿第一方向)八列(沿第二方向)。在图4e中，接触孔A在碳化硅衬底1上的投影为椭圆形，多个接触孔A具有三排(沿第一方向)八列(沿第二方向)。当然，接触孔A在碳化硅衬底1上的投影还可以为其他形状，此处不再举例说明。
如图5所示，以接触孔A在碳化硅衬底1上的投影为椭圆形为例，多个接触孔A的可以为不规则的排布方式。应当理解，本申请对接触孔A在碳化硅衬底1上的分布并不做特殊限定，图4a至图4e以及图5所示仅为示例性说明。
在一些实施例中，如图6a所示，可以在接触孔A内设置填充材料4，该填充材料4可以通过欧姆合金3与外延层2接触。
当填充材料4为导电材料时，填充材料4可以与欧姆合金3电连接，相当于填充材料4可以进一步提高器件的电流导通能力。填充材料4可以与欧姆合金3的材质相同，提高器件的导电性。如图6a所示的，碳化硅功率器件具有高热区R。填充材料4可以为导热材料，填充材料4可以通过欧姆合金3与外延层2接触将高热区R的热量导出，方便器件实现散热。
在图6a中，填充材料4填满接触孔A，碳化硅衬底1与填充材料4之间为欧姆合金3。可能地，如图6b所示，填充材料4也可以部分填充接触孔A。
当填充材料4为导热材料，其物质形态可能有多种，例如固态的铝合金或液态的导热硅油。当填充材料4为液态，如图7所示，可以将液态的填充材料4驱动，使得液态的填充材料4在各个接触孔A之间如图7所示箭头方向流动迁移，从而带动高热区Q的热量。
基于图2所示的碳化硅功率器件结构，在一些实施例中，该碳化硅功率器件具体可以为金属氧化物半导体场效应晶体管，该金属氧化物半导体场效应晶体管可以承载1200V的电压。如图8a所示，该金属氧化物半导体场效应晶体管包括碳化硅衬底1、位于碳化硅衬底1上表面的外延层2以及位于碳化硅衬底1下表面的欧姆合金3。在外延层2上形成有两个第一阱区51，每个第一阱区51对应设置有源极接触区52，每个源极接触区52设置有源电极53。在两个源极接触区52之间设置有栅极氧化层54，栅极氧化层54上设置有栅电极55，栅电极55的材质为多晶硅，厚度选择为500nm。外延层2上还设置有能够覆盖栅电极55的第一介质层，第一介质层的厚度为1μm，材质为二氧化硅。在该金属氧化物半导体场效应晶体管中，欧姆合金3充当漏电极。当碳化硅衬底1为N型掺杂时，外延层2也为N型掺杂。其中，碳化硅衬底1为重掺杂，外延层2为轻掺杂，即外延层2中N型离子掺杂浓度一般低于碳化硅衬底1中的N型离子掺杂浓度。第一阱区51为P型轻掺杂，可以将两个第一阱区51看做P阱，且两个P阱对称。源极接触区52可以为N型掺杂。如图8b所示，源极接触区52可以包括N型掺杂的第一接触区和P型掺杂的第二接触区。其中，以栅电极55设置于金属氧化物半导体场效应晶体管中心为参考，第二接触区位于第一接触区的外侧。此处，第二接触区的离子掺杂浓度高于P阱中P型离子的掺杂浓度。如图8c所示，在外延层2背离碳化硅衬底1的一侧还设置有第一附加金属层57，该第一附加金属层57连接源电极53。第一附加金属层57具有较大的厚度，能够承受更高的电流，满足器件的功率要求。其中，第一附加金属层57与源电极53的材质可以选择相同。
基于图2所示的碳化硅功率器件结构，在一些实施例中，该器件具体可以为肖特基二极管。该肖特基二极管可以特指结势垒肖特基二极管，可以承载1200V的电压。如图9a所示，该肖特基二极管包括碳化硅衬底1、位于碳化硅衬底1上表面的外延层2以及位于碳化硅衬底1下表面的欧姆合金3。在外延层2上形成第二阱区61，并在外延层2上设置金属层以形成阳极62。在该肖特基二极管中，欧姆合金3充当阴极。阳极62与外延层2之间形成肖特基接触。金属层与当碳化硅衬底1为N型离子掺杂，外延层2也为N型离子掺杂。其中，碳化硅衬底1为重掺杂，外延层2为轻掺杂，即外延层2中N型离子掺杂浓度一般低于碳化硅衬底1中的N型离子掺杂浓度。对应地，第二阱区61为P型掺杂，第二阱区61可以与外延层2之间形成PN结。如图9b所示，外延层2上可以设置第二介质层63，阳极62与第二介质层63同层设置。第二介质层63具体包括第一子介质层631和第二子介质层632，第一子介质层631为外延层2表面，第二子介质层632位于第一子介质层631远离外延层2的一侧。第一子介质层631材质可以为二氧化碳，第二子介质层632 的材质可以为氮化硅。阳极62上还可以设置第二附加金属层64。如图9c所示，第二附加金属层64与阳极62连接。第二附加金属层64具有较大的厚度，能够承受更高的电流，满足器件的功率要求。其中，第二附加金属层64与阳极62的材质可以选择相同。
如图10所示例的另一种碳化硅功率器件，该碳化硅功率器件与图2中所示的碳化硅功率器件结构类似，区别点在于，在该碳化硅功率器件中，接触孔A并未贯穿碳化硅衬底1，接触孔A相当于盲孔。即在刻蚀碳化硅衬底1时，不将碳化硅衬底1贯穿，保留一定厚度的碳化硅衬底1。欧姆合金3具体设置于接触孔A内，在这种结构中，欧姆结构与外延层2之间存在一定厚度(具体为1-3μm)的碳化硅衬底1，外延层2与欧姆合金3之间电子传输的路径被缩短，有利于减小电阻。为了降低电阻，在接触孔A周侧的碳化硅衬底1形成有离子注入层11，该离子注入层11能够提高外延层2与欧姆合金3之间的电子流通效果。
请继续参照图11所示的接触孔A放大示意图，离子注入层11位于碳化硅衬底1朝向接触孔A的一侧，有利于电子在外延层2与欧姆合金3之间传输。相当于可以提高减小衬底电阻，使得器件的通流能力得到加强。即使欧姆合金3在高温欧姆合金时产生碳杂质残留，也可以减小器件的导通电阻。
在图10所示的碳化硅功率器件中，接触孔A的形状以及排布方式可以参照图4a至图4e以及图5所示，此处不再示例。
当然，如图12a所示，该碳化硅功率器件的接触孔A中也可以填充导电材料或导热材料，导电材料与欧姆合金3电连接，相当于填充材料4可以进一步提高器件的电流导通能力。填充材料4可以与欧姆合金3的材质相同，提高器件的导电性。当碳化硅功率器件具有高热区R，填充材料4可以为导热材料，填充材料4可以通过欧姆合金3与外延层2接触将高热区R的热量导出，方便器件实现散热。
其中，图12a中填充材料4填满接触孔A，图12b中填充材料4未填满接触孔A。当填充材料4为液态的导热材料，如图13所示，可以将液态的填充材料4驱动，使得液态的填充材料4在各个接触孔A之间如图13所示箭头方向流动迁移，从而带动高热区R的热量。
基于图10所示的碳化硅功率器件结构，在一些实施例中，该碳化硅功率器件具体可以为金属氧化物半导体场效应晶体管，该金属氧化物半导体场效应晶体管可以承载1200V的电压。如图14a所示，该金属氧化物半导体场效应晶体管包括碳化硅衬底1、位于碳化硅衬底1上表面的外延层2以及位于碳化硅衬底1下表面的欧姆合金3。在外延层2上形成有两个第一阱区51，每个第一阱区51对应设置有源极接触区52，每个源极接触区52设置有源电极53。在两个源极接触区52之间设置有栅极氧化层54，栅极氧化层54上设置有栅电极55，栅电极55的材质为多晶硅，厚度选择为500nm。外延层2上还设置有能够覆盖栅电极55的第一介质层，第一介质层的厚度为1μm，材质为二氧化硅。在该金属氧化物半导体场效应晶体管中，欧姆合金3充当漏电极。当碳化硅衬底1为N型掺杂时，外延层2也为N型掺杂。其中，碳化硅衬底1为重掺杂，外延层2为轻掺杂，即外延层2中N型离子掺杂浓度一般低于碳化硅衬底1中的N型离子掺杂浓度。第一阱区51为N型轻掺杂，可以将两个第一阱区51看做P阱，且两个P阱对称。源极接触区52可以为N型掺杂。如图14b所示，源极接触区52可以包括N型掺杂的第一接触区和P型掺杂的第二接触区。其中，以栅电极55设置于金属氧化物半导体场效应晶体管中心为参考，第二接 触区位于第一接触区的外侧。此处，第二接触区的离子掺杂浓度高于P阱中P型离子的掺杂浓度。如图14c所示，在外延层2背离碳化硅衬底1的一侧还设置有第一附加金属层57，该第一附加金属层57连接源电极53。第一附加金属层57具有较大的厚度，能够承受更高的电流，满足器件的功率要求。其中，第一附加金属层57与源电极53的材质可以选择相同。
基于图10所示的碳化硅功率器件结构，在一些实施例中，该器件具体可以为肖特基二极管。该肖特基二极管可以特指结势垒肖特基二极管，可以承载1200V的电压。如图15a所示，该肖特基二极管包括碳化硅衬底1、位于碳化硅衬底1上表面的外延层2以及位于碳化硅衬底1下表面的欧姆合金3。在外延层2上形成第二阱区61，并在外延层2上设置金属层以形成阳极62。在该肖特基二极管中，欧姆合金3充当阴极。阳极62与外延层2之间形成肖特基接触。金属层与当碳化硅衬底1为N型离子掺杂，外延层2也为N型离子掺杂。其中，碳化硅衬底1为重掺杂，外延层2为轻掺杂，即外延层2中N型离子掺杂浓度一般低于碳化硅衬底1中的N型离子掺杂浓度。对应地，第二阱区61为P型掺杂，第二阱区61可以与外延层2之间形成PN结。如图15b所示，外延层2上可以设置第二介质层63，阳极62与第二介质层63同层设置。第二介质层63具体包括第一子介质层631和第二子介质层632，第一子介质层631为外延层2表面，第二子介质层632位于第一子介质层631远离外延层2的一侧。第一子介质层631材质可以为二氧化碳，第二子介质层632的材质可以为氮化硅。且阳极62上还可以设置第二附加金属层64。如图15c所示，第二附加金属层64与阳极62连接。第二附加金属层64具有较大的厚度，能够承受更高的电流，满足器件的功率要求。其中，第二附加金属层64与阳极62的材质可以选择相同。
应当理解，本申请实施例所提供的碳化硅功率器件还可以为其他类型的功率器件，例如激光器中的功率器件、大功率的射频功率器件等等，此处不再进行举例说明。
以图2所示例的碳化硅器件为例，多个接触孔A贯穿碳化硅衬底1使得外延层2与欧姆合金3。本申请实施例还提供一种碳化硅功率器件的制备方法，如图16所示，该制备方法包括：
步骤S1：提供一具有外延层2的碳化硅衬底1。
具有外延层2的碳化硅衬底1的结构可以参照图17所示。其中，碳化硅衬底1的厚度选择350μm。碳化硅衬底1可以选用N型碳化硅衬底1，其电阻率可以为0.012-0.028Ω·cm，N型碳化硅衬底1的离子掺杂浓度为1×10 19cm -3。外延层2在碳化硅衬底1的上表面生长形成，具体厚度可以为5-100μm，或者10-12μm。外延层2中N型离子掺杂浓度一般低于碳化硅衬底1中的N为型离子掺杂浓度，具体可以为1×10 15-1×10 16cm- 3。
步骤S2：在外延层背离碳化硅衬底一侧设置功能器件。
对于不同的功率器件类型，设置在外延层2上的功能器件不同，具体将在后文中进行示例性说明。
步骤S3：自碳化硅衬底1背离外延层2的一侧刻蚀碳化硅衬底1以形成多个贯穿所述碳化硅衬底1的接触孔A。
多个接触孔A贯穿碳化硅衬底1使得外延层2能够露出。自碳化硅衬底1背离外延层2的一侧刻蚀碳化硅衬底1后得到的结构可以参照图18所示，外延层2部分露出。具体地，按照设计要求，可以在碳化硅衬底1背离外延层2的一侧设计多个接触孔A的分布方式。然后采用干法蚀刻工艺进行深槽刻蚀，刻蚀后的深槽即接触孔A。当多个接触孔A周期性 分布时，该步骤S3可以采用周期性刻蚀的方式形成。
步骤S4：在接触孔A的表面设置欧姆合金3以形成底部电极，欧姆合金3与外延层2接触。
欧姆合金3通过欧姆合金工艺设置到接触孔A的表面，使得欧姆合金3可以与外延层2接触，得到图2所示的结构。由于欧姆合金3与外延层2接触，外延层2与欧姆合金3之间电子流通更为方便。此处，欧姆合金3相当于碳化硅功率器件的底部电极。
步骤S5：在外延层2背离碳化硅衬底1一侧设置顶部电极。
对于不同种类的碳化硅功率器件，顶部电极与底部电极的叫法不同。当碳化硅功率器件为金属氧化物半导体场效应晶体管，欧姆合金3作为底部电极充当漏电极，顶部电极充当源电极。当碳化硅功率器件为肖特基二极管，欧姆合金3作为底部电极充当阴极，顶部电极充当阳极。
应当理解，步骤S4中，欧姆合金3会通过欧姆合金工艺制备，制备过程中的高温可能会对顶部电极产生影响，因此，顶部电极的制备放在欧姆合金3制备之后。在实施步骤S4之前，为了保护外延层2上的功能器件，可以在外延层2背离碳化硅衬底1的一侧设置介质层，能够在步骤S4实施时对功能器件起到保护作用。介质层的材质可以为二氧化硅，其厚度可以选择1μm。
因此，如图19a所示，本申请实施例所提供的碳化硅功率器件的制备方法在步骤S3之后、步骤S4之前，还可以包括：
步骤S3’：在外延层2远离碳化硅衬底1一侧设置覆盖功能器件的介质层。
在实施步骤S5之前，可以通过掩膜版光刻等方式刻蚀掉需要设置顶部电极位置的介质层露出外延层2，然后设置顶部电极。因此，如图19b所示，本申请实施例所提供的碳化硅功率器件的制备方法在步骤S4之后、步骤S5之前，还可以包括：
步骤S4’：刻蚀介质层至露出外延层2，顶部电极即设置于露出的外延层2上。
以欧姆合金3材质为钛金属为例，欧姆合金3可以通过溅射钛的方式设置到接触孔A内，后进行低温退火(温度约为700℃)，从而得到平坦化的欧姆合金3，缓解高温合金工艺引起的金属粘连现象，防止出现局部应力不均衡和界面粘附不牢靠带来的可靠性问题。应当理解，可以在接触孔A内设置填充材料4。选择导热材料(例如金刚石、铜或者银)作为填充材料4，可以增加器件的导热能力。当然，还可以选择导电材料(例如与欧姆合金3同材质的材料)作为填充材料4，填充材料4可以与欧姆合金3一起发挥导电性能，可以达到更好的器件导通效果。
在一些实施例中，如图20所示，在步骤S5之后，该制备方法还可以包括：
步骤S6：在外延层2背离碳化硅衬底1一侧设置附加金属层，附加金属层覆盖顶部电极。结合图8c和图14c所示的金属氧化物半导体场效应晶体管，该附加金属层即第一附加金属层57。结合图9c和图15c所示的肖特基二极管，该附加金属层即第二附加金属层64。
附加金属层覆盖顶部电极，且附加金属层厚度大于顶部电极的厚度，能够承载更大的电流。其中，附加金属层的材质可以与顶部电极的材质相同。
对于不同的功率器件类型，设置在外延层2上的功能器件不同。以接触孔A为图2所示的结构为例，对不同类型的功率器件的制备过程做以示例性介绍。
基于图8a或图14a所示的金属氧化物半导体场效应晶体管，如图21所示，上述步骤S2具体可以包括：
步骤S211：向外延层2注入离子形成两个对称的第一阱区51。
如图22a所示，以N型掺杂的碳化硅衬底1和外延层2为例，此处向外延层2注入P型离子，最终在外延层2内形成两个对称的P型掺杂的第一阱区51，该第一阱区51为P阱。
步骤S212：向每个第一阱区51注入离子以形成源极接触区52。
如图22b所述，源极接触区52位于第一阱区51范围内。该源极接触区52可以为N型掺杂。
步骤S213：在两个源极接触区52之间的外延层2上设置栅电极55。
如图22c所示，具体先在两个源极接触区52之间的外延层2上设置栅极氧化层54，栅极氧化层54的厚度可以为50nm。如图22d所示，将栅电极55设置在栅极氧化层54之上，栅电极55为多晶硅材质，厚度为500nm。栅电极55相当于位于金属氧化物半导体场效应晶体管的中心位置。
基于图22d所示的结构，在实施步骤S4之前，需要在外延层2背离碳化硅衬底1的一侧设置介质层。如图22e所示，该介质层为第一介质层56。第一介质层56可以覆盖上述栅电极55。在实施步骤S5设置顶部电极(即源电极53)时，若第一介质层56有遮挡，可以刻蚀部分第一介质层56露出外延层2，将源电极53设置在源极接触区52上。结合图8a所示，两个源电极53位置对称，栅电极55位于两个源电极53之间。
可能地，该碳化硅功率器件还具有与源极接触区52同层设置的辅助接触区58，以器件中心为参考，该辅助接触区58位于源极接触区52外侧。辅助接触区58为P型离子重掺杂(P型离子浓度为1×10 19cm -3)，且辅助接触区58的离子掺杂浓度大于第一阱区51的离子掺杂浓度。基于这种结构，在步骤S212之后、步骤S213之前，如图23所示，该制备方法还包括：
S212’：向源极接触区52外侧的第一阱区51注入离子以形成辅助接触区58。
参照图8b所示，源极接触区52为N型离子重掺杂(N型离子浓度为1×10 19cm -3)，辅助接触区58为P+型离子掺杂。以金属氧化物半导体场效应晶体管的中心为参考，辅助接触区58位于源极接触区52外侧。辅助接触区58有利于提高器件的电性能。
基于图9a或15a所示的金属氧化物半导体场效应晶体管，如图24所示，上述步骤S2具体可以包括：
步骤S221：向外延层2注入离子形成第二阱区61。
如图25a所示，向外延层2注入P型离子得到P型掺杂的第二阱区61，该第二阱区61可以与外延层2之间形成PN结。在该步骤中，如图25b所示，可以采用掩膜版8，在掩膜版8的开窗区域B进行P型离子注入，进而得到图25c所示的结构。
基于图25c所示的结构，在实施步骤S4之前，需要在外延层2背离碳化硅衬底1的一侧设置介质层。如图25d所示，该介质层为第二介质层63。第二介质层63能够覆盖上述第二阱区61。第二介质层63具体包括第一子介质层631和第二子介质层632，第一子介质层631位于外延层2表面，第二子介质层632位于第一子介质层631远离外延层2的一侧。第一子介质层631材质可以为二氧化硅，第二子介质层632的材质可以为氮化硅。在实施步骤S5设置顶部电极(即阳极62)时，若第二介质层63有遮挡，如图25e所示，可以在第二介质层63上刻蚀形成需要设置阳极62的开口C，该开口D露出外延层2，在露出的外延层2上设置阳极62得到图25f所示的结构。
以图10所示例的碳化硅器件为例，多个接触孔A为盲孔。接触孔A与外延层2之间存在一定厚度(具体为1-3μm)的碳化硅衬底1，接触孔A未贯穿碳化硅衬底1。本申请实施例还提供一种碳化硅功率器件的制备方法，如图26所示，该制备方法包括：
步骤S10：提供一具有外延层2的碳化硅衬底1。
步骤S20：在外延层背离碳化硅衬底一侧设置功能器件。
步骤S30：自碳化硅衬底1背离外延层2的一侧刻蚀碳化硅衬底1以形成多个接触孔A。
步骤S40：在接触孔A的表面设置欧姆合金3以形成底部电极；
步骤S50：在外延层2背离碳化硅衬底1一侧设置顶部电极。
上述制备方法中，步骤S10、步骤S20、步骤S50与图16所示的制备方法相同，相关参数以及具体工艺可以参照前述实施例，此处不再赘述。
在实施步骤S30时，需要控制工艺参数，以使接触孔A不会贯穿碳化硅衬底1，得到图27所示的结构。
在图27所示的接触孔A的基础上，形成多个接触孔A之后、在多个接触孔A的表面设置欧姆合金3之前，如图28所示，该制备方法还可以包括：
步骤S30’：对接触孔A周侧的碳化硅衬底1进行高温注入离子以形成离子注入层11。
具体离子注入过程中，将带角度的离子注入到图27所示的碳化硅衬底1底部表面，得到如图29所示的结构。离子具体可以为氮离子或磷离子，离子的注入能够在碳化硅衬底1朝向接触孔A的一侧形成离子注入区11。该离子注入区外延层2与欧姆合金3之间的电子移动，减小外延层2与欧姆合金3实现欧姆接触的电阻，进而有利于器件导电性能提高。
步骤S40’：对离子注入层11进行高温退火处理激光退火处理。
在步骤S40’中，离子注入将对靠近碳化硅衬底1下表面的硅晶体结构造成破坏。高温退火处理或者激光退火工艺可以将晶格的损伤修复，还能激活注入的离子，满足碳化硅功率器件的电性能的要求。
在图29所示的接触孔A表面设置欧姆合金3后即可得到图10所示的结构。
应当理解，图26所示的碳化硅功率器件的制备方法制备的碳化硅功率器件可以参照图14a至14c以及图15a至图15c。
当然，基于图26所示的制备方法，也可以在步骤S30和步骤S40之间，增加在外延层2远离碳化硅衬底1一侧设置覆盖功能器件的介质层的步骤。介质层可以保护外延层2上的功能器件。该步骤可以参考上述实施例中的步骤S3’，此处不再赘述。
进一步地，在步骤S40和步骤S50之间，增加刻蚀介质层至露出外延层2的步骤。顶部电极即设置于露出的外延层2上。该步骤可以参考上述实施例中的步骤S4’，此处不再赘述。
可能地，在步骤S50之后，也可以增加在外延层2背离碳化硅衬底1一侧设置附加金属层的步骤。附加金属层覆盖顶部电极，且附加金属层厚度大于顶部电极的厚度，能够承载更大的电流。该步骤可以参考上述实施例中的步骤S6，此处不再赘述。
本申请实施例所提供碳化硅功率器件可以应用到电动汽车充电系统装置、牵引逆变器、电动汽车动力转换模块、光伏逆变器等功率转换模块中。由于该碳化硅功率器件具有较小的衬底电阻，该功率转换模块具有效率高、功率高、损耗小的优势。此外，由于该碳化硅 功率器件具有较高的散热能力，使得功率转换模块可以实现更好的散热，且可以采用灵活的散热方式(金属散热或液体散热)，不需要配置较大的外部散热组件。
以碳化硅功率器件应用到电动汽车充电系统装置为例，电动汽车的充电时长在电动汽车的性能评价中占据重要位置。不论是直接连接到交流电源100充电的车载充电方式，还是直流电运行的快速充电系统，都需要用到功率转换模块。示例性地，图30示出了一种连接于电源100与电动汽车电池200之间的功率转换模块，该功率转换模块具体包括第一逆变模块310和第一直流-直流变换模块320。第一逆变模块310用于将电源100的交流电转换为母线直流电，第一直流-直流变换模块320则用于将母线直流电转换为高压直流电后，为电动汽车电池200充电。
第一逆变模块310包括三个分别与三相电流连接的第一桥臂、第二桥臂以及第三桥臂，第一桥臂上设置有第一开关管Q1和第二开关管Q2，第一相电与第一开关管Q1、第二开关管Q2之间第一桥臂中点连接，且该连接线上设置有第一电感L1。第二桥臂上设置有第三开关管Q3和第四开关管Q4，第二相电与第三开关管Q3、第四开关管Q4之间的第二桥臂中点连接，且该连接线上设置有第二电感L2。第三桥臂上设置有第五开关管Q5和第六开关管Q6，第二相电与第五开关管Q5、第六开关管Q6之间第三桥臂中点连接，且该连接线上设置有第三电感L3。逆变模块310还包括两个串联的母线电容(第一电容C1和第二电容C2)。
第一直流-直流变换模块320包括初级电路和次级电路，初级电路和次级电路通过变压器T连接。次级电路包括第四桥臂、第五桥臂、第三电容C3以及第四电感L4。第四桥臂上设置有第七开关管Q7和第八开关管Q8，第五桥臂上设置有第九开关管Q9和第十开关管Q10。第四电感L4与第七开关管Q7和第八开关管Q8之间的第四桥臂中点连接，第三电容C3与第九开关管Q9和第十开关管Q10之间的第五桥臂中点连接。第四电感L4和第三电容C3分别连接变压器T的两端。初级电路包括第六桥臂、第七桥臂、第四电容C4以及第五电感L5。第六桥臂上设置有第十一开关管Q11和第十二开关管Q12，第七桥臂上设置有第十三开关管Q13和第十四开关管Q14。第五电感L5与第十一开关管Q11和第十二开关管Q12之间的第六桥臂中点连接，第四电容C4与第十三开关管Q13和第十四开关管Q14之间的第七桥臂中点连接。第五电感L5和第四电容C4分别连接变压器T的两端。电动汽车电池200并联有第七电容C7。
上述功率转换模块中所有的开关管可以为上述实施例中提供的碳化硅功率器件，由于该碳化硅功率器件具有较小的衬底电阻，在电动汽车的电动汽车电池200宽电压范围(200-800V)内，可以减少至多40％的功率损耗，将功率密度提高50％；进而可以将有源组件的数量减少至原本数量的一半，有利于降低总体成本。
以碳化硅功率器件应用到电动汽车动力转换模块为例，电动汽车的动力转换关系到电动汽车的行驶与续航里程。示例性地，图31示出了一种连接于电动汽车电池200与电动机400之间的功率转换模块，该功率转换模块具体包括第二直流-直流变换模块510和第二逆变模块520。第二直流-直流变换模块510用于将电动汽车电池200的固定的直流电压转换为可变的直流电压，第二逆变模块520则用于将可变直流电压逆变成三相交流电提供给电动机400运转。第二直流-直流变换模块510包括第八电容C8、第九电容C9、第六电感L6以及第八桥臂。第八电容C8并联于电动汽车电池200的两端。第八桥臂上设置有第十五开关管Q15和第十六开关管Q16。第六电感L6第一端连接电动汽车电池200的正极， 另一端连接第十五开关管Q15和第十六开关管Q16之间的中点。第九电容C9并联于第八桥臂的两端。
第二逆变模块520包括第九桥臂、第十桥臂以及第十一桥臂。第九桥臂上设置有第十七开关管Q17和第十八开关管Q18，第十桥臂上设置有第十九开关管Q19和第二十开关管Q20，第十一桥臂上设置有第二十一开关管Q21和第二十二开关管Q22，第十七开关管Q17和第十八开关管Q18之间的第九桥臂中点、第十九开关管Q19和第二十开关管Q20之间的第十桥臂中点、第二十一开关管Q21和第二十二开关管Q22之间的第十一桥臂中点分别连接电动机400的三个输入端，以驱动电动机400旋转。
上述功率转换模块中所有的开关管也可以为上述实施例中提供的碳化硅功率器件，由于该碳化硅功率器件具有较小的衬底电阻，可以降低电动汽车电池200的功率转换损耗，提高功率密度，使得电动汽车在行驶相同里程数时所需电量减小，进而可以节省电池成本。
以上，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。

Claims (21)

  1. 一种碳化硅功率器件，其特征在于，包括：碳化硅衬底、外延层以及欧姆合金；
    所述外延层设置于所述碳化硅衬底的上表面；
    所述碳化硅衬底通过下表面形成有多个接触孔，所述接触孔贯穿所述碳化硅衬底；
    所述欧姆合金设置于所述接触孔的表面，且所述欧姆合金接触所述外延层。
  2. 如权利要求1所述的碳化硅功率器件，其特征在于，所述接触孔内还设置有填充材料。
  3. 如权利要求2所述的碳化硅功率器件，其特征在于，所述填充材料为导热材料或导电材料。
  4. 如权利要求1-3中任一项所述的碳化硅功率器件，其特征在于，沿所述外延层指向所述碳化硅衬底的方向，所述接触孔的径向尺寸逐渐增大。
  5. 如权利要求1-4中任一项所述的碳化硅功率器件，其特征在于，所述接触孔在所述外延层上的投影为圆形、矩形或多边形。
  6. 如权利要求1-5中任一项所述的碳化硅功率器件，其特征在于，多个所述接触孔阵列设置。
  7. 如权利要求1-6中任一项所述的碳化硅功率器件，其特征在于，还包括设置于所述外延层上的源电极和栅电极，所述外延层具有与所述源电极对应的第一阱区和源极接触区。
  8. 如权利要求7所述的碳化硅功率器件，其特征在于，还包括辅助接触区，所述辅助接触区位于所述源极接触区外侧。
  9. 如权利要求1-6中任一项所述的碳化硅功率器件，其特征在于，还包括设置于所述外延层上阳极，所述外延层具有第二阱区。
  10. 一种碳化硅功率器件，其特征在于，包括：碳化硅衬底、外延层以及欧姆合金；
    所述外延层设置于所述碳化硅衬底的上表面；
    所述碳化硅衬底通过下表面具有多个接触孔，所述接触孔为盲孔；
    所述欧姆合金设置于接触孔的表面。
  11. 如权利要求10所述的碳化硅功率器件，其特征在于，位于所述接触孔周侧的所述碳化硅衬底具有离子注入层。
  12. 一种功率转换模块，其特征在于，包括逆变模块和直流-直流变换模块；
    所述逆变模块中的开关管和所述直流-直流变换模块中的开关管均为如权利要求1-11中的任一种碳化硅功率器件。
  13. 一种碳化硅功率器件的制备方法，其特征在于，包括：
    提供一具有外延层的碳化硅衬底；
    在所述外延层背离所述碳化硅衬底一侧设置功能器件；
    自所述碳化硅衬底背离所述外延层的一侧刻蚀所述碳化硅衬底以形成多个贯穿所述碳化硅衬底的接触孔；
    在所述多个接触孔的表面设置欧姆合金形成底部电极，所述欧姆合金与所述外延层接触；
    在所述外延层背离所述碳化硅衬底一侧设置顶部电极。
  14. 如权利要求13所述的制备方法，其特征在于，所述在所述外延层背离所述碳化硅衬底一侧设置功能器件，包括：
    向所述外延层注入掺杂型离子形成两个对称的第一阱区；
    向每个所述第一阱区注入离子以形成源极接触区；
    在两个所述源极接触区之间的所述外延层上设置栅电极。
  15. 如权利要求14所述的制备方法，其特征在于，还包括位于所述源极接触区外侧的辅助接触区；所述向每个第一阱区注入离子以形成源极接触区之后、所述在两个源极接触区之间的外延层上设置栅电极之前，还包括：
    向位于所述接触区外侧的所述第一阱区注入离子以形成辅助接触区。
  16. 如权利要求13所述的制备方法，其特征在于，所述在所述外延层背离所述碳化硅衬底一侧设置功能器件，包括：
    向所述外延层注入离子形成第二阱区。
  17. 如权利要求13-16中任一项所述的制备方法，其特征在于，在所述外延层背离所述碳化硅衬底一侧设置顶部电极之后，还包括：
    在所述外延层背离所述碳化硅衬底一侧设置附加金属层，所述附加金属层覆盖所述顶部电极。
  18. 如权利要求13-16中任一项所述的制备方法，其特征在于，在所述自所述碳化硅衬底背离所述外延层的一侧刻蚀所述碳化硅衬底以形成多个接触孔之后、在所述多个接触孔的表面设置欧姆合金之前，所述制备方法还包括：
    在外延层远离碳化硅衬底一侧设置覆盖功能器件的介质层。
  19. 如权利要求18所述的制备方法，其特征在于，在所述外延层背离所述碳化硅衬底一侧设置顶部电极之后，所述制备方法还包括：
    刻蚀介质层至露出外延层。
  20. 一种碳化硅功率器件的制备方法，其特征在于，包括：
    提供一具有外延层的碳化硅衬底；
    在所述外延层背离所述碳化硅衬底一侧设置功能器件；
    自所述碳化硅衬底背离所述外延层的一侧刻蚀所述碳化硅衬底以形成多个接触孔；所述接触孔为盲孔；
    在所述多个接触孔的表面设置欧姆合金；
    在所述外延层背离所述碳化硅衬底一侧设置顶部电极。
  21. 如权利要求20所述的制备方法，其特征在于，在形成多个接触孔之后、在所述多个接触孔的表面设置欧姆合金之前，还包括：
    对所述接触孔周侧的所述碳化硅衬底进行高温注入离子以形成离子注入层；
    对所述离子注入层进行高温退火处理或激光退火处理。
PCT/CN2022/081253 2022-03-16 2022-03-16 碳化硅功率器件及其制备方法、功率转换模块 WO2023173335A1 (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/081253 WO2023173335A1 (zh) 2022-03-16 2022-03-16 碳化硅功率器件及其制备方法、功率转换模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2022/081253 WO2023173335A1 (zh) 2022-03-16 2022-03-16 碳化硅功率器件及其制备方法、功率转换模块

Publications (1)

Publication Number Publication Date
WO2023173335A1 true WO2023173335A1 (zh) 2023-09-21

Family

ID=88022078

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2022/081253 WO2023173335A1 (zh) 2022-03-16 2022-03-16 碳化硅功率器件及其制备方法、功率转换模块

Country Status (1)

Country Link
WO (1) WO2023173335A1 (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086816A (ja) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd ＳｉＣ基板、ＳｉＣ半導体素子及びその製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
JP2013201413A (ja) * 2012-02-21 2013-10-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US20150076520A1 (en) * 2012-03-30 2015-03-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor element and fabrication method thereof
CN106960871A (zh) * 2017-03-16 2017-07-18 浙江大学 一种带沟槽阵列和空腔的碳化硅衬底结构
CN109873026A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种具有沟槽电极结构的碳化硅二极管及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086816A (ja) * 2001-09-07 2003-03-20 Matsushita Electric Ind Co Ltd ＳｉＣ基板、ＳｉＣ半導体素子及びその製造方法
JP2006156658A (ja) * 2004-11-29 2006-06-15 Toshiba Corp 半導体装置
JP2013201413A (ja) * 2012-02-21 2013-10-03 Rohm Co Ltd 半導体装置および半導体装置の製造方法
US20150076520A1 (en) * 2012-03-30 2015-03-19 Fuji Electric Co., Ltd. Silicon carbide semiconductor element and fabrication method thereof
CN106960871A (zh) * 2017-03-16 2017-07-18 浙江大学 一种带沟槽阵列和空腔的碳化硅衬底结构
CN109873026A (zh) * 2017-12-05 2019-06-11 株洲中车时代电气股份有限公司 一种具有沟槽电极结构的碳化硅二极管及其制造方法

Similar Documents

Publication Publication Date Title
US11158511B2 (en) Semiconductor device and power converter including a copper film with a small grain size stress relaxtion layer
CN108962977B (zh) 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法
JPWO2018155566A1 (ja) 炭化珪素半導体装置および電力変換装置
US11842895B2 (en) Semiconductor device and power conversion device
JP2022121395A (ja) 半導体デバイス、並びに関連するモジュール、回路、及び製造方法
US11973132B2 (en) Semiconductor device comprising insulated gate bipolar transistor (IGBT), diode, and well region
CN117497601B (zh) 平面型碳化硅晶体管的结构、制造方法及电子设备
CN112599588B (zh) SiC半导体器件及其制备方法
CN213459736U (zh) 一种SiC IGBT器件
JP7258239B2 (ja) 炭化珪素半導体装置、および、電力変換装置
WO2023185712A1 (zh) 半导体器件及相关电路、芯片、电子设备、制备方法
JP2020013836A (ja) 半導体装置および半導体回路装置
WO2023173335A1 (zh) 碳化硅功率器件及其制备方法、功率转换模块
CN114937689A (zh) 一种平面型SiC IGBT及其制作方法
CN209981224U (zh) 一种具有l型掩蔽层结构的碳化硅mosfet器件
WO2021044624A1 (ja) 炭化珪素半導体装置および電力変換装置
JP2022136627A (ja) 半導体装置および半導体装置の製造方法
JP7334678B2 (ja) 半導体装置
JP7262672B2 (ja) 半導体装置および電力変換装置
CN115810656B (zh) 碳化硅mosfet器件及其制备方法、芯片
JP7332812B2 (ja) 炭化珪素半導体装置および電力変換装置
CN113725295B (zh) 一种逆导型mos栅控晶闸管及其制造方法
JP7171527B2 (ja) 半導体装置および電力変換装置
JP6941144B2 (ja) 車両用整流装置、整流器、発電装置及びパワートレイン
WO2024060811A1 (zh) 一种功率mosfet及其制备方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22931372

Country of ref document: EP

Kind code of ref document: A1