JP7258239B2 - 炭化珪素半導体装置、および、電力変換装置 - Google Patents

炭化珪素半導体装置、および、電力変換装置 Download PDF

Info

Publication number
JP7258239B2
JP7258239B2 JP2022527442A JP2022527442A JP7258239B2 JP 7258239 B2 JP7258239 B2 JP 7258239B2 JP 2022527442 A JP2022527442 A JP 2022527442A JP 2022527442 A JP2022527442 A JP 2022527442A JP 7258239 B2 JP7258239 B2 JP 7258239B2
Authority
JP
Japan
Prior art keywords
region
silicon carbide
carbide semiconductor
semiconductor device
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022527442A
Other languages
English (en)
Other versions
JPWO2021240782A1 (ja
Inventor
貴規 田中
雄一 永久
直之 川畑
啓之 網城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021240782A1 publication Critical patent/JPWO2021240782A1/ja
Application granted granted Critical
Publication of JP7258239B2 publication Critical patent/JP7258239B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Description

本願明細書に開示される技術は、炭化珪素半導体装置、および、電力変換装置に関するものである。
炭化珪素（ＳｉＣ）などのワイドギャップ半導体材料は、シリコン（Ｓｉ）材料と比較して絶縁破壊耐量が高いので、基板の材料としてワイドギャップ半導体材料を用いることによって、シリコン材料を用いる場合よりも基板の不純物濃度を高めて、基板の抵抗を低減することが可能である。このような基板の低抵抗化によって、パワー素子のスイッチング動作における損失を低減することができる。また、ワイドギャップ半導体材料は、シリコン材料と比較して、熱伝導度が高く機械的強度にも優れているので、小型で低損失、かつ、高効率であるパワーデバイスを実現可能な材料として期待されている。
炭化珪素を用いた金属－酸化膜－半導体電界効果トランジスタ（ｍｅｔａｌ－ｏｘｉｄｅ－ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ－ｅｆｆｅｃｔ ｔｒａｎｓｉｓｔｏｒ、すなわち、ＭＯＳＦＥＴ）（以下「ＳｉＣ－ＭＯＳＦＥＴ」という場合がある）は、ソース－ドレイン間に、ボディダイオードと呼ばれる寄生ダイオードを有しており、そこに順方向電流が流れると、素子の抵抗値が変動することが知られている（たとえば、非特許文献１参照）。
これは、ボディダイオードを通して注入された少数キャリアが、多数キャリアと再結合する際の再結合エネルギーによって、炭化珪素基板に存在する基底面転位などを起点として、面欠陥である積層欠陥が拡張するためである。
また、たとえば非特許文献２には、炭化珪素のＰＮダイオードにおいて、炭化珪素基板上にバッファ層を形成し、バッファ層で正孔と電子との再都合を促進させ、炭化珪素基板に存在する基底面転位を起点とする積層欠陥の拡張を防ぐ方法が記載されている。
ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ，ＶＯＬ．２８，ＮＯ．７，"Ａ Ｎｅｗ Ｄｅｇｒａｄａｔｉｏｎ Ｍｅｃｈａｎｉｓｍ ｉｎ Ｈｉｇｈ‐Ｖｏｌｔａｇｅ ＳｉＣ Ｐｏｗｅｒ ＭＯＳＦＥＴｓ"，ＪＵＬＹ ２００７ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ ＰｈｙＳｉＣｓ， "Ｓｈｏｒｔ ｍｉｎｏｒｉｔｙ ｃａｒｒｉｅｒ ｌｉｆｅｔｉｍｅｓ ｉｎ ｈｉｇｈｌｙ ｎｉｔｒｏｇｅｎ－ｄｏｐｅｄ ４Ｈ－ＳｉＣ ｅｐｉｌａｙｅｒｓ ｆｏｒ ｓｕｐｐｒｅｓｓｉｏｎ ｏｆ ｔｈｅ ｓｔａｃｋｉｎｇ ｆａｕｌｔ ｆｏｒｍａｔｉｏｎ ｉｎ ＰｉＮ ｄｉｏｄｅｓ"，Ｖｏｌ．１２０，ｐｐ．１１５１０１，２０１６
しかしながら、非特許文献２に示されるようなバッファ層を導入する構造では、大電流が生じる部分があれば、それに伴いバッファ層を大幅に厚くする必要がある。そのため、生産性の観点で不利となる。また、非特許文献２では、電界効果トランジスタのボディダイオードに大電流が生じる場合については、開示がなされていない。
本願明細書に開示される技術は、以上に記載されたような問題を鑑みてなされたものであり、電界効果トランジスタのボディダイオードに大電流が生じた場合において、素子特性の変動を抑制するための技術である。
本願明細書に開示される技術の第１の態様は、炭化珪素半導体装置に関連し、第１の導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の上面に形成される第１の導電型の半導体層と、前記炭化珪素半導体基板の下面に形成される裏面電極とを備え、前記半導体層の表層および上面に電界効果トランジスタが形成される領域を活性領域とし、平面視において前記活性領域を囲む領域を終端領域とし、前記炭化珪素半導体基板と前記裏面電極との間の電気的な抵抗率が第１の値である領域を第１の抵抗領域とし、前記炭化珪素半導体基板と前記裏面電極との間の電気的な抵抗率が前記第１の値よりも大きい第２の値である領域を第２の抵抗領域とし、前記第２の抵抗領域は、前記活性領域と前記終端領域との間の境界である領域境界を平面視において跨ぐ領域である。
本願明細書に開示される技術の第２の態様は、炭化珪素半導体装置に関連し、炭化珪素半導体基板と、前記炭化珪素半導体基板の上面に形成される半導体層と、前記炭化珪素半導体基板の下面の一部に形成される裏面電極とを備え、前記半導体層の表層および上面に電界効果トランジスタが形成される領域を活性領域とし、平面視において前記活性領域を囲む領域を終端領域とし、平面視において前記裏面電極が形成される領域を第１の領域とし、平面視において前記裏面電極が形成されない領域を第２の領域とし、前記第２の領域は、前記活性領域と前記終端領域との間の境界である領域境界を平面視において跨ぐ領域である。
本願明細書に開示される技術の第３の態様は、電力変換装置に関連し、上記の炭化珪素半導体装置を有し、かつ、入力される電力を変換して出力する変換回路と、前記炭化珪素半導体装置を駆動するための駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路とを備える。
本願明細書に開示される技術の第１の態様は、第１の導電型の炭化珪素半導体基板と、前記炭化珪素半導体基板の上面に形成される第１の導電型の半導体層と、前記炭化珪素半導体基板の下面に形成される裏面電極とを備え、前記半導体層の表層および上面に電界効果トランジスタが形成される領域を活性領域とし、平面視において前記活性領域を囲む領域を終端領域とし、前記炭化珪素半導体基板と前記裏面電極との間の電気的な抵抗率が第１の値である領域を第１の抵抗領域とし、前記炭化珪素半導体基板と前記裏面電極との間の電気的な抵抗率が前記第１の値よりも大きい第２の値である領域を第２の抵抗領域とし、前記第２の抵抗領域は、前記活性領域と前記終端領域との間の境界である領域境界を平面視において跨ぐ領域である。このような構成によれば、活性領域と終端領域との境界の近傍において局所的に大電流が生じることを抑制することができるため、素子特性の変動を抑制することができる。
本願明細書に開示される技術の第２の態様は、炭化珪素半導体基板と、前記炭化珪素半導体基板の上面に形成される半導体層と、前記炭化珪素半導体基板の下面の一部に形成される裏面電極とを備え、前記半導体層の表層および上面に電界効果トランジスタが形成される領域を活性領域とし、平面視において前記活性領域を囲む領域を終端領域とし、平面視において前記裏面電極が形成される領域を第１の領域とし、平面視において前記裏面電極が形成されない領域を第２の領域とし、前記第２の領域は、前記活性領域と前記終端領域との間の境界である領域境界を平面視において跨ぐ領域である。このような構成によれば、活性領域と終端領域との境界の近傍において局所的に大電流が生じることを抑制することができるため、素子特性の変動を抑制することができる。
本願明細書に開示される技術の第３の態様は、電力変換装置に関連し、上記の炭化珪素半導体装置を有し、かつ、入力される電力を変換して出力する変換回路と、前記炭化珪素半導体装置を駆動するための駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路とを備える。このような構成によれば、電力変換装置に備えられる炭化珪素半導体装置が活性領域と終端領域との境界の近傍において局所的に大電流が生じることを抑制することができるため、素子特性の変動を抑制することができる。
また、本願明細書に開示される技術に関連する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。
実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの構成の例を概略的に示す平面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の例を概略的に示す断面図である。 実施の形態に関する、オーミックコンタクト領域が形成される領域の例を示す平面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの構成の変形例を概略的に示す平面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの構成の変形例を概略的に示す平面図である。 図４に例が示されたゲート配線用のパッドであるゲート配線電極が設けられる場合の、オーミックコンタクト領域が形成される領域の例を示す平面図である。 図５に例が示されたゲート配線用のパッドであるゲート配線電極が設けられる場合の、オーミックコンタクト領域が形成される領域の例を示す平面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の変形例を概略的に示す断面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の例を概略的に示す断面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の変形例を概略的に示す断面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の例を概略的に示す断面図である。 実施の形態に関する、ＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の変形例を概略的に示す断面図である。 実施の形態の電力変換装置を含む電力変換システムの構成の例を概念的に示す図である。 発明者らが知っているＳｉＣ－ＭＯＳＦＥＴの構成の例を概略的に示す断面図である。
以下、添付される図面を参照しながら実施の形態について説明する。以下の実施の形態では、技術の説明のために詳細な特徴なども示されるが、それらは例示であり、実施の形態が実施可能となるためにそれらすべてが必ずしも必須の特徴ではない。
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化が図面においてなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、断面図ではない平面図などの図面においても、実施の形態の内容を理解することを容易にするために、ハッチングが付される場合がある。
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。
また、以下に記載される説明において、ある構成要素を「備える」、「含む」または「有する」などと記載される場合、特に断らない限りは、他の構成要素の存在を除外する排他的な表現ではない。
また、以下に記載される説明において、「第１の」または「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。
また、以下に記載される説明において、等しい状態であることを示す表現、たとえば、「同一」、「等しい」、「均一」または「均質」などは、特に断らない限りは、厳密に等しい状態であることを示す場合、および、公差または同程度の機能が得られる範囲において差が生じている場合を含むものとする。
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置または方向を意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の位置または方向とは関係しないものである。
また、以下に記載される説明において、「…の上面」または「…の下面」などと記載される場合、対象となる構成要素の上面自体または下面自体に加えて、対象となる構成要素の上面または下面に他の構成要素が形成された状態も含むものとする。すなわち、たとえば、「甲の上面に設けられる乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。また、同様に、たとえば、「甲を覆う乙」と記載される場合、甲と乙との間に別の構成要素「丙」が介在することを妨げるものではない。
＜第１の実施の形態＞
以下、本実施の形態に関する炭化珪素半導体装置について説明する。
以下においては、半導体装置の「活性領域」とは、半導体装置がオン状態のときに主電流が流れる領域であり、半導体装置の「終端領域」とは、活性領域の周囲の領域であるものと定義される。また、半導体装置の「外側」とは、半導体装置の中央部から外周部に向かう方向を意味し、半導体装置の「内側」とは、「外側」とは反対の方向を意味する。また、不純物の導電型について、「第１の導電型」をｎ型、「第２の導電型」をｐ型と仮定して説明するが、それとは逆に「第１の導電型」をｐ型、「第２の導電型」をｎ型としてもよい。
ここで、「ＭＯＳ」という用語は、古くは金属／酸化物／半導体の積層構造に対して用いられていた用語であった。
しかしながら、特にＭＯＳ構造を有する電界効果トランジスタ（以下、単に「ＭＯＳトランジスタ」と記載する場合がある）においては、近年の集積化および製造プロセスの改善等の観点からゲート絶縁膜およびゲート電極の材料の改善がなされている。
たとえば、ＭＯＳトランジスタにおいては、主としてソースおよびドレインを自己整合的に形成する観点から、ゲート電極の材料として金属の代わりに多結晶シリコンが採用されてきている。
また、電気的特性を改善する観点から、ゲート絶縁膜の材料として高誘電率の材料が採用されるが、当該材料は必ずしも酸化物には限定されない。
したがって「ＭＯＳ」という用語は必ずしも金属／酸化物／半導体の積層構造のみに限定されて用いられる用語ではなく、本明細書でもそのような限定を前提としない。
すなわち、技術常識に鑑みて、ここでは「ＭＯＳ」とはその語源に起因した略語としてのみならず、広く導電体／絶縁体／半導体の積層構造をも含む意義を有するものとする。
また、以下の説明においては、「ＡとＢとが電気的に接続される」という表現は、構成Ａと構成Ｂとの間で双方向に電流が流れ得ることを意味するものとする。
＜炭化珪素半導体装置の構成について＞
本実施の形態に関する半導体装置は、炭化珪素（ＳｉＣ）からなる基板を基材とする炭化珪素半導体装置としてのＳｉＣ－ＭＯＳＦＥＴである。図１は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴの構成の例を概略的に示す平面図である。
図１に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴは、平面視によれば、炭化珪素エピタキシャル基板３０の上面に形成され、かつ、その中央部に外部の制御回路（ここでは、図示せず）からゲート電圧が印加されるパッドであるゲート配線電極２と、パッドであるソース電極３とを備えている。
なお、図１に例が示される炭化珪素エピタキシャル基板３０の平面視における端部には、表面保護膜４が設けられている。図１においては、表面保護膜４の内側の端部の位置、すなわち、表面保護膜４の輪郭線が破線で示されている。
図２は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴ１００の周辺部の構成の例を概略的に示す断面図である。図２は、図１におけるａ－ａ’断面に対応している。
図２に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ１００は、炭化珪素エピタキシャル基板３０を用いて構成される。炭化珪素エピタキシャル基板３０は、炭化珪素単結晶基板３１と、炭化珪素単結晶基板３１の上面に形成されるエピタキシャル成長層３４とを備える。
炭化珪素単結晶基板３１は、ｎ型（第１の導電型）の炭化珪素からなる半導体基板である。また、エピタキシャル成長層３４は、炭化珪素単結晶基板３１の上面にエピタキシャル成長によって形成された炭化珪素からなる半導体層である。本実施の形態では、４Ｈのポリタイプを有する炭化珪素エピタキシャル基板３０が用いられる。エピタキシャル成長層３４は、３２と、バッファ層３２の上面に形成され、かつ、バッファ層３２に比べて不純物濃度が低いドリフト層３３とを備える。
バッファ層３２は、炭化珪素単結晶基板３１の厚み方向における第１の方向側の表面（すなわち、上面）に形成される。バッファ層３２は、デバイス上面側から注入された正孔を再結合させ、炭化珪素単結晶基板３１に到達する正孔密度を減少させる。また、バッファ層３２は、炭化珪素単結晶基板３１に存在する基底面転位を刃状転位へと変換する機能を有していてもよい。また、バッファ層３２は、複数層が重なって形成されていてもよい。バッファ層３２の不純物濃度が高いほど、ボディダイオードの通電電流が増大した場合の積層欠陥の拡張を抑制する能力が高くなる。そのため、バッファ層３２の不純物濃度および厚さは、半導体素子のボディダイオードに通電する電流の電流密度に応じて設定される。たとえば、バッファ層３２の不純物濃度は、１×１０１８ｃｍ－３以上、かつ、２×１０１９ｃｍ－３以下である。
ドリフト層３３は、バッファ層３２の厚み方向における第１の方向側の表面（すなわち、上面）に形成される。ドリフト層３３の不純物濃度は、炭化珪素単結晶基板３１の不純物濃度、および、バッファ層３２の不純物濃度よりも低い。ドリフト層３３の不純物濃度および厚さは、半導体素子の耐圧に応じて決定される。たとえば、ドリフト層３３の不純物濃度は、１×１０１４ｃｍ－３以上、かつ、１×１０１７ｃｍ－３以下である。また、たとえば、ドリフト層３３の厚さは、５μｍ以上、かつ、数百μｍ以下である。また、図２に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ１００においては、電界効果トランジスタなどの素子構造が形成される活性領域５と、活性領域５を囲む終端領域６とが割り当てられる。
活性領域５におけるエピタキシャル成長層３４の上面側の表層、すなわち、ドリフト層３３の上面側の表層には、ｐ型（第２の導電型）のウェル領域であるｐウェル領域１０が選択的に形成されている。また、ｐウェル領域１０の表層には、ｎ型（第１の導電型）のソース領域１１と、ｐウェル領域１０よりも不純物濃度が高いｐ型のコンタクト領域１２とが、それぞれ選択的に形成されている。なお、平面視において、ｐ型のコンタクト領域１２はｐウェル領域１０に囲まれて形成される。
活性領域５における炭化珪素エピタキシャル基板３０の上面には、ｎ型のソース領域１１とドリフト層３３とに挟まれる部分のｐウェル領域１０を覆うように、ゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３の上面には、ゲート電極１４が形成されている。
ゲート絶縁膜１３およびゲート電極１４で覆われたｐウェル領域１０の表層部分、すなわち、ｐウェル領域１０のｎ型のソース領域１１とドリフト層３３とに挟まれる部分は、ＳｉＣ－ＭＯＳＦＥＴ１００がオン状態とした場合に反転チャネルが形成されるチャネル領域である。
活性領域５において、ゲート電極１４は、層間絶縁膜１５で覆われる。また、層間絶縁膜１５の上面には、ソース電極３が形成されている。したがって、ゲート絶縁膜１３とゲート電極１４との間は、層間絶縁膜１５によって電気的に絶縁されている。
ソース電極３は、層間絶縁膜１５に形成されたコンタクトホールを介して、ｎ型のソース領域１１およびｐ型のコンタクト領域１２に接続されている。ソース電極３とｐ型のコンタクト領域１２とは、オーミックコンタクトを形成している。
終端領域６は、平面視において活性領域５を取り囲む。終端領域６におけるエピタキシャル成長層３４の上面側の表層、すなわち、ドリフト層３３の表層には、活性領域５を取り囲むように、ｐ型の終端ウェル領域１６が選択的に形成されている。
ｐ型の終端ウェル領域１６の表層には、ｐ型の終端ウェル領域１６の不純物濃度に比べて高い不純物濃度を有するｐ型の高濃度終端ウェル領域１７が形成されている。また、ｐ型の終端ウェル領域１６の外周部には、ＳｉＣ－ＭＯＳＦＥＴ１００の耐圧を保持するためのｐ型の延長終端ウェル領域１８が形成されている。
ｐ型の延長終端ウェル領域１８は、第２の導電型のｊｕｎｃｔｉｏｎ ｔｅｒｍｉｎａｔｉｏｎ ｅｘｔｅｎｓｉｏｎ（ＪＴＥ）領域である。ｐ型の延長終端ウェル領域１８の構造としては、たとえば、ＳｉＣ－ＭＯＳＦＥＴ１００の外周に沿ってリング状に形成されるフィールドリミッティングリング（ｆｉｅｌｄ ｌｉｍｉｔｉｎｇ ｒｉｎｇ、すなわち、ＦＬＲ）構造であってもよい。ＳｉＣ－ＭＯＳＦＥＴ１００の平面視において、ｐ型の延長終端ウェル領域１８の最も内側に形成されている部分は、ｐ型の終端ウェル領域１６および高濃度終端ウェル領域１７のうちの少なくとも一方の最外周部分に接続されている。
図２に例が示されるように、ゲート絶縁膜１３の一部、ゲート電極１４の一部、層間絶縁膜１５の一部およびソース電極３の一部は、活性領域５と終端領域６との間の境界を跨いで、活性領域５から終端領域６にまで延在している。
終端領域６に引き出されたソース電極３は、層間絶縁膜１５に形成されたコンタクトホールを通して、ｐ型の終端ウェル領域１６内に形成された高濃度終端ウェル領域１７とオーミックコンタクトを形成するように接続されている。また、終端領域６に引き出されたゲート電極１４は、ゲート絶縁膜１３を介してｐ型の終端ウェル領域１６およびｐ型の高濃度終端ウェル領域１７のうちの一方またはその両方に接続されている。
さらに、終端領域６における炭化珪素エピタキシャル基板３０の上面には、フィールド絶縁膜１９、ゲート配線電極２および表面保護膜４が設けられている。
フィールド絶縁膜１９は、ｐ型の終端ウェル領域１６の一部とｐ型の延長終端ウェル領域１８の全体とを覆い、ｐ型の終端ウェル領域１６の外周端を超えて、ｐ型の終端ウェル領域１６の外側にまで延在している。また、フィールド絶縁膜１９は、活性領域５には設けられていない。言い換えれば、フィールド絶縁膜１９は、活性領域５を含む開口を有している。
ゲート配線電極２は、終端領域６に引き出されたゲート電極１４を覆う層間絶縁膜１５の上面に形成され、層間絶縁膜１５に形成されたコンタクトホールを通して、ゲート電極１４と接続されている。
表面保護膜４は、ソース電極３の活性領域５における終端領域６側の位置、ソース電極３の終端領域６における位置、ゲート配線電極２、および、フィールド絶縁膜１９を覆って形成される。また、表面保護膜４は、終端領域６における炭化珪素エピタキシャル基板３０の一部を覆っている。
ここで、本実施の形態における活性領域５と終端領域６との間の境界Ａの位置は、ｐ型の終端ウェル領域１６の最も内側の端部、および、ｐ型の高濃度終端ウェル領域１７の最も内側の端部のうちの、活性領域５の中央部に近い方（より内側に位置する方）に対応する位置である。
一方で、炭化珪素単結晶基板３１の下面（裏面）には、裏面電極２０が設けられている。裏面電極２０は、裏面電極層２０ａと裏面電極層２０ｂとオーミックコンタクト領域２１とを備える。炭化珪素単結晶基板３１の下面には、部分的に裏面電極層２０ａが形成される。炭化珪素単結晶基板３１の下面のうち、裏面電極層２０ａが形成されない部分には、オーミックコンタクト領域２１が形成される。さらに、裏面電極層２０ａの下面およびオーミックコンタクト領域２１の下面に渡って、裏面電極層２０ｂが形成される。
図２に例が示されるように、オーミックコンタクト領域２１は、炭化珪素単結晶基板３１の下面と、裏面電極層２０ｂの上面とに挟まれて形成されている。オーミックコンタクト領域２１は、本実施の形態では、裏面電極層２０ａに用いられる金属のシリサイド領域である。
オーミックコンタクト領域２１を形成することによって、オーミックコンタクト領域２１が形成されている領域では裏面電極２０と炭化珪素単結晶基板３１とがオーミックコンタクトされることとなり、両者間を低抵抗で電流が流れる。
逆に、オーミックコンタクト領域２１が形成されていない領域（すなわち、裏面電極層２０ａが形成されている領域）では、裏面電極２０と炭化珪素単結晶基板３１との間のコンタクト抵抗が高いため電気的な抵抗率が高くなる。そのため、両者間で電流が流れにくくなる。
そのため、本実施の形態においては、平面視においてオーミックコンタクト領域２１が形成されている領域を、炭化珪素単結晶基板３１と裏面電極２０との間の電気的な抵抗率（コンタクト抵抗率）が低い値である低抵抗領域７とし、平面視においてオーミックコンタクト領域２１が形成されていない領域を、炭化珪素単結晶基板３１と裏面電極２０との間の電気的な抵抗率（コンタクト抵抗率）が高い値である高抵抗領域８とする。
ＳｉＣ－ＭＯＳＦＥＴ１００に電流が通電される場合、裏面電極２０において、低抵抗領域７と高抵抗領域８とで電流密度が異なる。具体的には、高抵抗領域８では殆ど電流が流れず、高い電流密度の電流が低抵抗領域７で流れることとなる。
本実施の形態では、高抵抗領域８が、活性領域５と終端領域６との間の境界Ａを跨ぐように、活性領域５と終端領域６とに渡って設けられている。
上記の構成について説明するため、まず、発明者らが知っている炭化珪素半導体装置の構成の例を示す。図１４は、発明者らが知っているＳｉＣ－ＭＯＳＦＥＴ４００の構成の例を概略的に示す断面図である。
図１４に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ４００は、炭化珪素エピタキシャル基板３０を用いて構成される。炭化珪素エピタキシャル基板３０は、炭化珪素単結晶基板３１と、エピタキシャル成長層３４とを備える。エピタキシャル成長層３４は、バッファ層３２と、ドリフト層３３とを備える。また、図１４に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ４００においては、素子構造が形成される活性領域５と、活性領域５を囲む終端領域６とが割り当てられる。
活性領域５におけるエピタキシャル成長層３４の上面側の表層には、ｐウェル領域１０が選択的に形成されている。また、ｐウェル領域１０の表層には、ｎ型のソース領域１１と、ｐ型のコンタクト領域１２とが、それぞれ選択的に形成されている。
活性領域５における炭化珪素エピタキシャル基板３０の上面には、ゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３の上面には、ゲート電極１４が形成されている。
活性領域５において、ゲート電極１４は、層間絶縁膜１５で覆われる。また、層間絶縁膜１５の上面には、ソース電極３が形成されている。
終端領域６におけるエピタキシャル成長層３４の上面側の表層には、活性領域５を取り囲むように、ｐ型の終端ウェル領域１６が選択的に形成されている。ｐ型の終端ウェル領域１６の表層には、ｐ型の高濃度終端ウェル領域１７が形成されている。また、ｐ型の終端ウェル領域１６の外周部には、ｐ型の延長終端ウェル領域１８が形成されている。
さらに、終端領域６における炭化珪素エピタキシャル基板３０の上面には、フィールド絶縁膜１９、ゲート配線電極２および表面保護膜４が設けられている。
ここで、図１４における活性領域５と終端領域６との間の境界Ａの位置は、ｐ型の終端ウェル領域１６の最も内側の端部、および、ｐ型の高濃度終端ウェル領域１７の最も内側の端部のうちの、活性領域５の中央部に近い方（より内側に位置する方）に対応する位置である。
一方で、炭化珪素エピタキシャル基板３０の下面（裏面）には、オーミックコンタクト領域２２１が形成される。さらに、オーミックコンタクト領域２２１の下面には、裏面電極層２２０が形成される。
図１４に示されるような構造のＳｉＣ－ＭＯＳＦＥＴ４００のボディダイオードに通電する場合、活性領域５の中心部に大電流を印加すると、終端領域６と活性領域５との間の境界Ａの近傍におけるエピタキシャル成長層３４において、ホール電流密度が高まる領域があることが発明者らの調査によって分かった。具体的には、活性領域５の中心部に比べてホール電流密度が２倍以上となる領域がある。
さらに当該現象は、活性領域５の中心部に印加される電流の電流密度が大きくなるほど顕著になり、活性領域５の中心部に比べて相対的に大きな電流が、終端領域６と活性領域５との間の境界Ａの近傍に集中することが分かった。これによって、終端領域６と活性領域５との間の境界Ａの近傍の領域で積層欠陥が優先的に発生し、素子特性の変動（いわゆる素子劣化）を引き起こすことが初めて明らかになった。
たとえば、活性領域５の中心部で５００Ａ／ｃｍ２の電流をボディダイオードに流す場合、活性領域５と終端領域６との間の境界Ａの近傍のエピタキシャル成長層３４では、１０００Ａ／ｃｍ２以上のホール電流が流れることになる。
エピタキシャル成長層３４の近傍において、平面視で一部でも大電流が流れる場合には、その最大電流に適するバッファ層３２の設計が必要である。そのため、平均で５００Ａ／ｃｍ２の電流がボディダイオードに流される場合でも、デバイス特性の劣化を抑制するためには、１０００Ａ／ｃｍ２に適するバッファ層３２を導入する必要が生じてしまう。
通常、ボディダイオードに流れる電流の電流密度の増加に伴い、特性劣化を防ぐために必要なバッファ層３２も厚くする必要がある。これは、生産性の観点からは望ましくない。
発明者らは、上記の電流集中の原因を特定するため、電流シミュレーションを用いて解析し評価した。その結果、ソース電極３および裏面電極層２２０の幾何学的な関係性によって、終端領域６からの活性領域５の端部に電流が回り込むことが、上記の電流集中の原因の１つであることを見出した。
ＳｉＣ－ＭＯＳＦＥＴ４００においては、境界Ａの近傍の終端領域６において、裏面電極層２２０とソース電極３とは、ｐ型の終端ウェル領域１６およびｐ型の高濃度終端ウェル領域１７を通して接続されている。このような構造は、ＳｉＣ－ＭＯＳＦＥＴ４００の破壊耐量の向上のために設けられており、当該領域での単位面積当たりのコンタクト抵抗率が活性領域５の単位面積当たりのコンタクト抵抗率よりも低くなるように設計される。
そのため、活性領域５を経由する経路の電気的な抵抗率が、ｐ型の終端ウェル領域１６およびｐ型の高濃度終端ウェル領域１７を経由する経路の電気的な抵抗率よりも高くなり、電流が活性領域５に対向する裏面電極層２２０からも終端領域６に流れ込む現象が引き起こされる。
これによって、活性領域５と終端領域６との間の境界Ａの近傍で、局所的に大きな電流が流れてしまう。また、これがさらなる電流集中の要因となっていることも発明者らは見出した。
このような現象を抑制するためには、終端領域６でのコンタクト抵抗率を高くすればよいが、そうすると、破壊耐量が低下してしまう。破壊耐量の向上と、電流集中の抑制とを両立させて素子特性の劣化を抑制することが必要である。
破壊耐量を向上させるための終端構造は、たとえば、特開平９－３６３８８号公報などにおけるＰＮダイオードには形成されておらず、さらに、活性領域においてはドリフト層の表層全域にはｐ型の不純物層が形成されている。そのため、活性領域に比べて、終端領域での単位面積あたりの抵抗率が低くなることはない。すなわち、特開平９－３６３８８号公報などにおけるＰＮダイオードでは、終端領域でのコンタクト抵抗率の低下に起因する電流集中は起こり得ない。
上記から、本実施の形態における終端領域６の構造はＭＯＳＦＥＴ特有の構造であり、また、本実施の形態に示されるような終端領域６の構造によって引き起こされるボディダイオード通電時の電流集中も、ＭＯＳＦＥＴ特有の課題であることが分かる。
ＳｉＣ－ＭＯＳＦＥＴの破壊耐量を低下させずに、ボディダイオード通電時に活性領域と終端領域との間の境界の近傍で生じる電流集中を回避することが、素子劣化が抑制された、信頼性の高いＳｉＣ－ＭＯＳＦＥＴを、効率的に製造するために重要である。
本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴ１００は、上記のとおり、高抵抗領域８が、活性領域５と終端領域６との間の境界Ａを跨ぐように、活性領域５と終端領域６とに渡って設けられている。このような構成によって、終端領域６からの活性領域５の端部に電流が回り込むことを抑制し、終端領域６と活性領域５との間の境界Ａの近傍におけるホール電流密度の集中を抑制することができる。
これによって、バッファ層３２を厚くせずに効果的に終端領域６と活性領域５との間の境界Ａの近傍における積層欠陥の拡張を抑制することができる。すなわち、生産性を損ねずに、信頼性の高いＳｉＣ－ＭＯＳＦＥＴを製造することができる。
オーミックコンタクト領域２１と裏面電極層２０ａとの境界に対応する高抵抗領域８の内側の境界Ｂｉ（高抵抗領域８の活性領域５における境界）と、境界Ａとの平面視における距離Ｄｉは、炭化珪素エピタキシャル基板３０の厚さに応じて設定される。たとえば、炭化珪素エピタキシャル基板３０の厚さ（すなわち、炭化珪素単結晶基板３１とエピタキシャル成長層３４との合計厚さ）がＴ［μｍ］である場合、距離Ｄｉは、Ｔ×１．０［μｍ］以上、かつ、Ｔ×１０．０［μｍ］以下と設定される。
距離ＤｉがＴ×１．０［μｍ］以下では、本実施の形態における効果を十分に得ることができないためである。また、距離ＤｉがＴ×１０．０［μｍ］以上では、低抵抗領域７の面積がＳｉＣ－ＭＯＳＦＥＴ１００の素子面積に対し小さくなりすぎてしまう。そのため、通電時の電気抵抗が高くなってしまう。たとえば、炭化珪素エピタキシャル基板３０の厚さが１００μｍである場合は、距離Ｄｉは、１００μｍ以上、かつ、１０００μｍ以下に設定される。
一方で、高抵抗領域８の外側の境界Ｂｏ（高抵抗領域８の終端領域６における境界）と、境界Ａとの平面視における距離Ｄｏもまた、炭化珪素エピタキシャル基板３０の厚さに応じて設定される。炭化珪素エピタキシャル基板３０の厚さをＴ［μｍ］とする場合、距離Ｄｏは、Ｔ×１．０［μｍ］以上に設定される。
距離ＤｏがＴ×１．０［μｍ］以下では、本実施の形態における効果を十分に得ることができないためである。距離ＤｏはＴ×１．０［μｍ］以上であればよく、ＳｉＣ－ＭＯＳＦＥＴ１００の最外周付近まで境界Ｂｏが存在しなくてもよい。言い換えると、活性領域５と終端領域６との間の境界Ａの外側はすべて高抵抗領域８であってもよい。
オーミックコンタクト領域、すなわち、シリサイドを形成することによって、炭化珪素単結晶基板３１と裏面電極２０との間の密着性が向上する場合がある。その場合は、図２に例が示されるように、終端領域６の外周端に低抵抗領域７を形成することによって、素子の端部から裏面電極２０が剥離してしまうことを抑制することができる。
逆に、オーミックコンタクト領域、すなわち、シリサイドを形成することによって、炭化珪素単結晶基板３１と裏面電極２０との間の密着性が低下する場合がある。その場合は、終端領域６の外周端に低抵抗領域７を形成しない（すなわち、終端領域６の全域に渡って高抵抗領域８が形成される）ことによって、素子の端部から、裏面電極２０が剥離してしまうことを抑制することができる。
なお、距離Ｄｉおよび距離Ｄｏの下限値がＴ×１．０であるのは、電流の回り込みが概ね４５°の角度で生じるためである。
本実施の形態に関する構造によって、活性領域５と終端領域６との間の境界Ａの近傍で引き起こされる電流密度の増加が抑制され、活性領域５内で均一に電流を流すことができる。これによって、バッファ層３２が厚くなることによって生産性が悪化してしまうことを抑制しつつ、素子劣化が抑制された信頼性の高いＳｉＣ－ＭＯＳＦＥＴ１００を製造することができる。
＜炭化珪素半導体装置の製造方法について＞
次に、図１から図３を参照しつつ、本実施の形態に関する炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ１００の製造方法を説明する。
まず、比較的高濃度（ｎ＋）のｎ型不純物を含む低抵抗の炭化珪素単結晶基板３１を準備する。本実施の形態では、炭化珪素単結晶基板３１は４Ｈのポリタイプを有し、２°以上、かつ、８以下のオフ角を有するＳｉＣ基板であるものとする。
次に、炭化珪素単結晶基板３１の上面に化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ、すなわち、ＣＶＤ）によって、ｎ型の不純物濃度が、たとえば１×１０１８ｃｍ－３以上、かつ、２×１０１９ｃｍ－３以下であるバッファ層３２をエピタキシャル成長させる。バッファ層３２の厚さは、たとえば、０．５μｍ以上、かつ、１０μｍ以下である。
次に、ｎ型の不純物濃度が、たとえば１×１０１４ｃｍ－３以上、かつ１×１０１７ｃｍ－３以下であるドリフト層３３を、バッファ層３２の上面にエピタキシャル成長させる。ドリフト層３３の厚さは、たとえば５μｍ以上、かつ、数百μｍ以下である。これらによって、炭化珪素エピタキシャル基板３０が得られる。
次に、レジストマスクを形成するフォトリソグラフィー工程と、当該レジストマスクを注入マスクとして用いるイオン注入工程とを繰り返すことによって、ドリフト層３３の表層に不純物領域を形成する。具体的には、ドリフト層３３の表層に、ｐ型の終端ウェル領域１６、ｐウェル領域１０、ｐ型のコンタクト領域１２およびｎ型のソース領域１１を形成する。
上記のイオン注入工程において、ｎ型の不純物としてはＮ（窒素）などが用いられ、ｐ型の不純物としてはＡｌまたはＢなどが用いられる。
また、上記のイオン注入工程において、ｐウェル領域１０と、ｐ型の終端ウェル領域１６とは、同一のイオン注入工程で一括して形成されてもよい。また、ｐ型のコンタクト領域１２と、ｐ型の高濃度終端ウェル領域１７とは、同一のイオン注入工程で一括して形成されてもよい。
ｐウェル領域１０の不純物濃度、および、ｐ型の終端ウェル領域１６の不純物濃度は、たとえば１．０×１０１８／ｃｍ３以上、かつ、１．０×１０２０／ｃｍ３以下である。また、ｎ型のソース領域１１の不純物濃度は、ｐウェル領域１０の不純物濃度よりも高い範囲であり、たとえば１．０×１０１９／ｃｍ３以上、かつ、１．０×１０２１／ｃｍ３以下である。また、ｐ型のコンタクト領域１２のドーズ量および延長終端ウェル領域１８のドーズ量は、０．５×１０１３／ｃｍ２以上、かつ、５×１０１３／ｃｍ２以下であることが好ましく、たとえば、１．０×１０１３／ｃｍ２である。
イオン注入の際の注入エネルギーは、不純物がＡｌである場合には、たとえば、１００ｋｅＶ以上、かつ、７００ｋｅＶ以下とする。この場合、ドーズ量［ｃｍ－２］から換算されるｐ型の延長終端ウェル領域１８の不純物濃度は、１×１０１７／ｃｍ３以上、かつ、１×１０１９／ｃｍ３以下となる。また、不純物がＮである場合には、イオン注入の際の注入エネルギーは、たとえば、２０ｋｅＶ以上、かつ、３００ｋｅＶ以下とする。
その後、熱処理装置を用い、１５００℃以上のアニールが行われる。これによって、イオン注入で添加された不純物が活性化される。
次に、たとえば、ＣＶＤ法によって、炭化珪素エピタキシャル基板３０の上面に厚さがたとえば０．５μｍ以上、かつ、２μｍ以下であるＳｉＯ２膜を形成する。そして、フォトリソグラフィー工程とエッチング工程とで当該ＳｉＯ２膜をパターニングすることによって、フィールド絶縁膜１９を形成する。
この際、フィールド絶縁膜１９は、ｐ型の終端ウェル領域１６の一部およびｐ型の高濃度終端ウェル領域１７の一部を覆い、ｐ型の終端ウェル領域１６の端部を超えてｐ型の終端ウェル領域１６の外周側にまで延びてパターニングされる。
続いて、フィールド絶縁膜１９に覆われていないドリフト層３３の上面を熱酸化することによって、ゲート絶縁膜１３としてのＳｉＯ２膜を形成する。そして、ゲート絶縁膜１３の上面に、導電性を有する多結晶珪素膜を減圧ＣＶＤ法によって形成し、フォトリソグラフィー工程とエッチング工程とで当該多結晶珪素膜をパターニングすることによって、ゲート電極１４を形成する。この際、ゲート電極１４は、フィールド絶縁膜１９の上面に乗り上げるように形成されてもよい。
その後、ＣＶＤ法によって層間絶縁膜１５としてのＳｉＯ２膜をゲート電極１４を覆うように形成する。そして、フォトリソグラフィー工程とエッチング工程とによって、ゲート絶縁膜１３および層間絶縁膜１５を貫通し、かつ、ｐ型のコンタクト領域１２、ｎ型のソース領域１１およびｐ型の高濃度終端ウェル領域１７のそれぞれに達するコンタクトホールを形成する。この工程では、終端領域６において、層間絶縁膜１５を貫通してゲート電極１４に達するコンタクトホールが形成され、また、フィールド絶縁膜１９の上面における層間絶縁膜１５およびドリフト層３３の端縁部における層間絶縁膜１５がそれぞれ除去される。
次に、スパッタ法または蒸着法などによって、炭化珪素エピタキシャル基板３０の上面にソース電極３またはゲート配線電極２となる材料の層を形成する。これらの表面電極（ソース電極３およびゲート配線電極２）となる材料としては、たとえば、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのいずれか１つまたは複数を含む金属、または、Ａｌ－ＳｉのようなＡｌ合金などを用いることができる。なお、炭化珪素エピタキシャル基板３０において、表面電極と接触する部分には、あらかじめ熱処理によってシリサイド膜が形成されてもよい。
次に、フォトリソグラフィー工程とエッチング工程とで、表面電極をパターニングすることによって、表面電極をソース電極３とゲート配線電極２とに分離する。この際、表面電極は、ｐ型の終端ウェル領域１６の外周端の位置を基準にして、平面視の終端領域６のコーナー部における表面電極の外周端が、平面視の終端領域６の直線部における表面電極の外周端よりも内側に位置するように（表面電極のコーナー部における外周端が、直線部における外周端よりも外側に位置しないように）パターニングされる。
次に、表面電極の外周端と終端領域６における炭化珪素エピタキシャル基板３０の上面の少なくとも一部とを覆うように、表面保護膜４を形成する。表面保護膜４は、たとえば、感光性ポリイミドの塗布および露光によって、所望の形状に加工される。
次に、スパッタ法または蒸着法などによって、炭化珪素エピタキシャル基板３０の下面に裏面電極層２０ａの材料の層を形成する。裏面電極層２０ａの材料としては、たとえば、Ｔｉ、Ｎｉ、Ａｌ、ＣｕおよびＡｕのうちのいずれか１つまたは複数を含む金属などが用いられる。
なお、裏面電極層２０ａを形成する前に、ＳｉＣ－ＭＯＳＦＥＴ１００の動作時の電気的な抵抗率を下げるために、炭化珪素エピタキシャル基板３０を薄板化してもよい。薄板化は、炭化珪素単結晶基板３１の下面を研削、研磨またはその両方の手法を用いて、炭化珪素エピタキシャル基板３０が所望の厚さになるまで除去することによって実現される。薄板化後の炭化珪素エピタキシャル基板３０の厚さは、たとえば、１００μｍ程度であり、５０μｍ以上、かつ、２００μｍ以下とすることができる。
次に、裏面電極層２０ａと炭化珪素単結晶基板３１とを反応させてシリサイド層を形成する。シリサイド層を形成することで、裏面電極層２０ａと炭化珪素単結晶基板３１がオーミックコンタクトする。すなわち、シリサイド層を形成する領域が図２におけるオーミックコンタクト領域２１となる。
以下に、オーミックコンタクト領域２１、すなわち、シリサイド層の形成方法を説明する。
シリサイド層の形成は、裏面電極層２０ａの下面からレーザー光を照射することによって行う。なお、レーザー光の照射中に、窒素などの不活性ガスをレーザー光の照射面に吹き付けながらアニール処理してもよい。
そして、集光されたレーザービームの照射位置を少しずつずらしながら照射を繰り返し、オーミックコンタクト領域２１を形成していく。レーザービームの照射範囲を調整して、シリサイド層を設ける部分と設けない部分とを適切に制御することで、本実施の形態に例が示されるように、裏面電極層２０ａの一部を用いてオーミックコンタクト領域２１を形成する。
図３は、本実施の形態に関するオーミックコンタクト領域２１が形成される領域の例を示す平面図である。オーミックコンタクト領域２１が形成される領域は、斜線で示される領域であり、当該領域は低抵抗領域７が形成される領域と同一である。一方で、斜線が付されていない領域は、オーミックコンタクト領域２１が形成されていない領域であり、高抵抗領域８に対応する。また、活性領域５と終端領域６との間の境界Ａは点線として示されている。図３において、境界Ａを表す点線の内側の領域が活性領域５であり、境界Ａを表す点線の外側の領域が終端領域６である。
図２によると、オーミックコンタクト領域２１が形成されていない高抵抗領域８は、活性領域５と終端領域６との境界Ａをまたぐ範囲で形成される。図３では、終端領域６の外周端、すなわち、素子の端部においてもオーミックコンタクト領域２１が形成されているが、上記のように、この部分におけるオーミックコンタクト領域２１は必ずしも必要ではなく、終端領域６全体においてオーミックコンタクト領域２１が形成されない（すなわち、終端領域６全体が高抵抗領域８である）場合であってもよい。
レーザーアニールによってオーミックコンタクト領域２１を形成した後、表面酸化膜を除去し、さらに、裏面電極層２０ｂを形成する。このようにして、図２に例が示される炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ１００を製造することができる。
なお、裏面電極層２０ｂを形成する前に、エッチングなどによって、シリサイド化されていない裏面電極層２０ａを除去してもよい。その場合、高抵抗領域８においては、炭化珪素単結晶基板３１と裏面電極層２０ｂとが直接接続される。
低抵抗領域７では、オーミックコンタクト領域２１を形成するために、レーザーアニールによってシリサイドが形成される。レーザーアニールによってシリサイド化された領域は、表面凹凸または表面荒れが大きくなる傾向がある。そのため、裏面電極２０の表面凹凸としても、高抵抗領域８での表面粗さに比べて、低抵抗領域７での表面粗さが大きくなっている。
＜変形例１＞
図２においてはプレーナ型のトランジスタの例が示されたが、実施の形態に関する炭化珪素半導体装置であるトランジスタは、トレンチ型であってもよい。
また、図１に例が示されたＳｉＣ－ＭＯＳＦＥＴ１００は、パッドであるゲート配線電極２が平面視で上方中央部に設けられているが、パッドであるゲート配線電極２の位置および形状は、任意に変更されてもよい。たとえば、図４に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ１１０のコーナー部にパッドであるゲート配線電極２Ａが設けられていてもよいし、図５に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ１２０の中央部を横断するようにパッドであるゲート配線電極２Ｂが設けられてもよい。なお、図４および図５は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴの構成の変形例を概略的に示す平面図である。
図６は、図４に例が示されたゲート配線用のパッドであるゲート配線電極２Ａが設けられる場合の、オーミックコンタクト領域２１Ａが形成される領域の例を示す平面図である。オーミックコンタクト領域２１Ａが形成される領域は、斜線で示される領域であり、当該領域は低抵抗領域７が形成される領域と同一である。一方で、斜線が付されていない領域は、オーミックコンタクト領域２１Ａが形成されていない領域であり、高抵抗領域８に対応する。また、活性領域５と終端領域６との間の境界Ａは点線として示されている。図６において、境界Ａを表す点線の内側の領域が活性領域５であり、境界Ａを表す点線の外側の領域が終端領域６である。
図７は、図５に例が示されたゲート配線用のパッドであるゲート配線電極２Ｂが設けられる場合の、オーミックコンタクト領域２１Ｂが形成される領域の例を示す平面図である。オーミックコンタクト領域２１Ｂが形成される領域は、斜線で示される領域であり、当該領域は低抵抗領域７が形成される領域と同一である。一方で、斜線が付されていない領域は、オーミックコンタクト領域２１Ｂが形成されていない領域であり、高抵抗領域８に対応する。また、活性領域５と終端領域６との間の境界Ａは点線として示されている。図７において、境界Ａを表す点線の内側の領域が活性領域５であり、境界Ａを表す点線の外側の領域が終端領域６である。
なお、図６および図７では、終端領域６の外周端、すなわち、素子の端部においてもオーミックコンタクト領域２１Ａまたはオーミックコンタクト領域２１Ｂが形成されているが、上記のように、この部分におけるオーミックコンタクト領域２１Ａまたはオーミックコンタクト領域２１Ｂは必ずしも必要ではなく、終端領域６全体においてオーミックコンタクト領域２１Ａまたはオーミックコンタクト領域２１Ｂが形成されない（すなわち、終端領域６全体が高抵抗領域８である）場合であってもよい。
これらの構造によって、図３に例が示された構造と比べて、オーミックコンタクト領域を形成する領域の形状が単純化されるため、信頼性の高い素子の製造が容易となる。
＜変形例２＞
図１から図７に示された例では、低抵抗領域７の全域にオーミックコンタクト領域が設けられていた。一方で、高抵抗領域８における炭化珪素単結晶基板３１から裏面電極２０にかけての平均電気抵抗率が、低抵抗領域７における平均電気抵抗率よりも高いことが重要であるから、必ずしも低抵抗領域７の全域にオーミックコンタクト領域が形成される必要はない。
図８は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の変形例を概略的に示す断面図である。図８に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ１０１は、炭化珪素エピタキシャル基板３０を用いて構成される。炭化珪素エピタキシャル基板３０は、炭化珪素単結晶基板３１と、炭化珪素単結晶基板３１の上面に形成されるエピタキシャル成長層３４とを備える。
活性領域５におけるドリフト層３３の上面側の表層には、ｐウェル領域１０が選択的に形成されている。また、ｐウェル領域１０の表層には、ｎ型のソース領域１１と、ｐウェル領域１０よりも不純物濃度が高いｐ型のコンタクト領域１２とが、それぞれ選択的に形成されている。
活性領域５における炭化珪素エピタキシャル基板３０の上面には、ｎ型のソース領域１１とドリフト層３３とに挟まれる部分のｐウェル領域１０を覆うように、ゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３の上面には、ゲート電極１４が形成されている。
活性領域５において、ゲート電極１４は、層間絶縁膜１５で覆われる。また、層間絶縁膜１５の上面には、ソース電極３が形成されている。
終端領域６は、平面視において活性領域５を取り囲む。終端領域６におけるエピタキシャル成長層３４の上面側の表層、すなわち、ドリフト層３３の表層には、活性領域５を取り囲むように、ｐ型の終端ウェル領域１６が選択的に形成されている。
ｐ型の終端ウェル領域１６の表層には、ｐ型の終端ウェル領域１６の不純物濃度に比べて高い不純物濃度を有するｐ型の高濃度終端ウェル領域１７が形成されている。また、ｐ型の終端ウェル領域１６の外周部には、炭化珪素半導体装置の耐圧を保持するためのｐ型の延長終端ウェル領域１８が形成されている。
さらに、終端領域６における炭化珪素エピタキシャル基板３０の上面には、フィールド絶縁膜１９、ゲート配線電極２および表面保護膜４が設けられている。
一方で、炭化珪素エピタキシャル基板３０の下面には、裏面電極５２０が設けられている。裏面電極５２０は、裏面電極層２０ａと裏面電極層２０ｂとオーミックコンタクト領域２１Ｃと、非オーミックコンタクト領域２２とを備える。炭化珪素単結晶基板３１の下面には、部分的に裏面電極層２０ａが形成される。炭化珪素単結晶基板３１の下面のうち、裏面電極層２０ａが形成されない部分には、オーミックコンタクト領域２１Ｃおよび非オーミックコンタクト領域２２が形成される。さらに、裏面電極層２０ａの下面、オーミックコンタクト領域２１Ｃの下面および非オーミックコンタクト領域２２の下面に渡って、裏面電極層２０ｂが形成される。
図８に例が示された構造では、低抵抗領域７にオーミックコンタクト領域２１Ｃと非オーミックコンタクト領域２２とが設けられている。このような構造によれば、レーザーアニールの処理時間を短くすることができるため、生産性の向上などの効果が得られる。
また、低抵抗領域７と高抵抗領域８との間の境界で炭化珪素単結晶基板３１から裏面電極５２０（または裏面電極２０）にかけての電気的抵抗率を連続的に変化させてもよい。この場合は、レーザーの照射間隔を連続的に変化させることで、単位面積当たりの抵抗率を変化させることができる。これによって、エピタキシャル成長層３４での電流密度の均一性をより精密に制御することができる。
以上のように、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴによれば、電界効果トランジスタのボディダイオードに大電流密度の順方向電流が流れる場合でも、バッファ層３２の厚さを大幅に厚くせずに、素子特性の変動を抑制することができる。
＜第２の実施の形態＞
本実施の形態に関する炭化珪素半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜炭化珪素半導体装置の構成について＞
第１の実施の形態では、オーミックコンタクト領域の形成の有無によって電気的な抵抗率を変化させ、低抵抗領域７と高抵抗領域８とが作り分けられた。これに対し、炭化珪素単結晶基板３１の下面における不純物濃度を変化させて電気的な抵抗率を変化させることで、低抵抗領域７と高抵抗領域８とを作り分けることもできる。
図９は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴ２００の周辺部の構成の例を概略的に示す断面図である。図９は、図１におけるａ－ａ’断面に対応している。なお、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴ２００の平面図は、第１の実施の形態における図１と同様であるため、詳細な説明は省略する。
図９に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ２００は、炭化珪素エピタキシャル基板３０を用いて構成される。炭化珪素エピタキシャル基板３０は、炭化珪素単結晶基板３１と、炭化珪素単結晶基板３１の上面に形成されるエピタキシャル成長層３４とを備える。
活性領域５におけるドリフト層３３の上面側の表層には、ｐウェル領域１０が選択的に形成されている。また、ｐウェル領域１０の表層には、ｎ型のソース領域１１と、ｐウェル領域１０よりも不純物濃度が高いｐ型のコンタクト領域１２とが、それぞれ選択的に形成されている。
活性領域５における炭化珪素エピタキシャル基板３０の上面には、ｎ型のソース領域１１とドリフト層３３とに挟まれる部分のｐウェル領域１０を覆うように、ゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３の上面には、ゲート電極１４が形成されている。
活性領域５において、ゲート電極１４は、層間絶縁膜１５で覆われる。また、層間絶縁膜１５の上面には、ソース電極３が形成されている。
終端領域６は、平面視において活性領域５を取り囲む。終端領域６におけるエピタキシャル成長層３４の上面側の表層、すなわち、ドリフト層３３の表層には、活性領域５を取り囲むように、ｐ型の終端ウェル領域１６が選択的に形成されている。
ｐ型の終端ウェル領域１６の表層には、ｐ型の終端ウェル領域１６の不純物濃度に比べて高い不純物濃度を有するｐ型の高濃度終端ウェル領域１７が形成されている。また、ｐ型の終端ウェル領域１６の外周部には、炭化珪素半導体装置の耐圧を保持するためのｐ型の延長終端ウェル領域１８が形成されている。
さらに、終端領域６における炭化珪素エピタキシャル基板３０の上面には、フィールド絶縁膜１９、ゲート配線電極２および表面保護膜４が設けられている。
一方で、炭化珪素エピタキシャル基板３０の下面側の表層には、イオン注入領域４０が部分的に形成されている。また、炭化珪素エピタキシャル基板３０の下面には、裏面電極３２０が設けられている。裏面電極３２０は、炭化珪素単結晶基板３１の下面に全面的に形成される、シリサイド領域であるオーミックコンタクト領域２１と、オーミックコンタクト領域２１の下面に全面的に形成される裏面電極層２０ｂとを備える。
イオン注入領域４０が設けられた領域は、炭化珪素単結晶基板３１から裏面電極３２０にかけての電気的抵抗率が増加する。そのため、当該領域は、高抵抗領域８として機能する。これによって、イオン注入領域４０が設けられていない領域は、相対的に抵抗率が低い低抵抗領域７となり、イオン注入領域４０が設けられた高抵抗領域８との間で電流密度に差が生じる。
すなわち、本実施の形態では、炭化珪素単結晶基板３１の下面側の表層において、高抵抗領域８として機能するイオン注入領域４０が、境界Ａを跨ぐように、活性領域５と終端領域６とに渡って設けられている。イオン注入領域４０が形成される範囲は、たとえば、図２における高抵抗領域８の範囲と同一である。なお、イオン注入領域４０の不純物濃度は、活性領域５の平面視で中心近傍における不純物濃度とは異なる。
＜炭化珪素半導体装置の製造方法について＞
次に、図９を参照しつつ、本実施の形態に関する炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ２００の製造方法を説明する。
まず、第１の実施の形態における場合と同様に、炭化珪素エピタキシャル基板３０の上面における表面保護膜４までの各種構成を形成する。
次に、炭化珪素エピタキシャル基板３０の下面側の構造の製造について説明する。なお、炭化珪素エピタキシャル基板３０の下面側の構造の製造は、炭化珪素エピタキシャル基板３０を所望の厚さに薄板化した後に行ってもよい。また、炭化珪素エピタキシャル基板３０の下面側の構造の製造タイミングは、製造プロセスにおいて、適宜選択することができる。すなわち、炭化珪素エピタキシャル基板３０の上面側の構造の製造が完了した後でもよいし、炭化珪素エピタキシャル基板３０の上面側の構造の製造途中に行うこともできる。
炭化珪素エピタキシャル基板３０の下面側の構造の製造においては、炭化珪素単結晶基板３１の下面にレジストマスクを形成するフォトリソグラフィー工程と、そのレジストマスクを注入マスクとしてイオン注入を行うイオン注入工程とによって、炭化珪素単結晶基板３１の下面側の表層にイオン注入領域４０を部分的に形成する。この際、イオン注入に用いられる元素は特に限定されないが、たとえば、アルミニウム（Ａｌ）、ボロン（Ｂ）、ガリウム（Ｇａ）またはインジウム（Ｉｎ）などのｐ型の不純物である。また、イオン注入の注入エネルギーは、不純物がＡｌである場合は、たとえば、数百ｋｅＶであり、ドーズ量［ｃｍ－２］から換算される不純物濃度の最大値は、たとえば、１×１０１８／ｃｍ３以上である。
その後、熱処理装置を用いて、１５００℃以上のアニールが行われる。これによって、イオン注入によって添加された不純物が活性化される。この不純物の活性化のためのアニールは、炭化珪素エピタキシャル基板３０の上面側の構造の活性化アニールと同時に行ってもよいし、炭化珪素エピタキシャル基板３０の上面側の構造の活性化アニールとは別々に行ってもよい。
上記の活性化アニールを行うことで、イオン注入された領域のキャリア濃度が減少し、電気的抵抗率が大幅に上昇する。そのため、当該領域が高抵抗領域として機能する。
また、炭化珪素エピタキシャル基板３０の下面側の表層におけるイオン注入領域４０の活性化アニールは、必ずしも必要な処理ではない。そのため、省略されてもよい。また、不純物として窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）またはアンチモン（Ｓｂ）などのｎ型の不純物を用いる場合は、逆に活性化アニールはしてはいけない。
活性化アニールが不要な理由としては、高密度なイオン注入によって、単結晶内には注入欠陥が多量に形成され、それを抵抗成分とする高抵抗領域８として機能するためである。これはｐ型の不純物およびｎ型の不純物のどちらを注入する場合であっても同様である。
また、ｎ型の不純物をイオン注入する場合に、活性化アニールをしてはいけない理由は、ｎ型の不純物に対して活性化アニールをすると、注入欠陥が回復するとともに、キャリア濃度が増加し、抵抗値が下がるためである。
また、不純物元素としてバナジウム（Ｖ）またはチタン（Ｔｉ）などの深い準位を形成する元素を用いてもよい。これらの不純物元素を用いることで、これらの元素が導入された領域の電気的抵抗率が増大し、高抵抗領域８を形成することができる。
次に、スパッタ法または蒸着法などによって、炭化珪素エピタキシャル基板３０の下面に裏面電極層２０ａの材料の層を形成する。裏面電極層２０ａの材料としては、たとえば、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのいずれか１つまたは複数を含む金属などが用いられる。
次に、裏面電極層２０ａと炭化珪素単結晶基板３１とを反応させてシリサイド層を形成する。当該シリサイド層を形成することで、裏面電極層２０ａと炭化珪素単結晶基板３１とがオーミックコンタクトするオーミックコンタクト領域２１が形成される。
シリサイドの形成方法は、第１の実施の形態で説明されたレーザーアニールによる熱処理であってもよいし、熱処理装置を用いる熱アニール処理であってもよい。レーザーアニールについては、第１の実施の形態で詳細が述べられているので、ここでは説明を省略する。熱アニールは、たとえばＮｉであれば、１０００℃の熱処理を行う。
その後、表面酸化膜を除去して、裏面電極層２０ｂを形成する。このようにして、図９に例が示される炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ２００を製造することができる。
このようにして製造されたＳｉＣ－ＭＯＳＦＥＴ２００は、活性領域５と終端領域６との間の境界Ａの近傍で引き起こされる電流密度の増加が抑制され、活性領域５内で均一に電流を流すことができる。これによって、バッファ層３２の厚さを厚くする必要がないため生産性の悪化を抑制することができる。また、信頼性の高い炭化珪素半導体装置を製造することができる。
なお、図９では、終端領域６の外周端、すなわち、素子の端部において低抵抗領域７が形成されているが、この部分における低抵抗領域７は必ずしも必要ではなく、終端領域６全体において低抵抗領域７が形成されない（すなわち、終端領域６全体が高抵抗領域８である）場合であってもよい。
＜変形例１＞
図９に示されたイオン注入領域４０の不純物濃度は一定である必要はなく、連続的または段階的に変化するものであってもよい。図１０は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の変形例を概略的に示す断面図である。
図１０に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ２０１は、炭化珪素エピタキシャル基板３０を用いて構成される。炭化珪素エピタキシャル基板３０は、炭化珪素単結晶基板３１と、炭化珪素単結晶基板３１の上面に形成されるエピタキシャル成長層３４とを備える。
活性領域５におけるドリフト層３３の上面側の表層には、ｐウェル領域１０が選択的に形成されている。また、ｐウェル領域１０の表層には、ｎ型のソース領域１１と、ｐウェル領域１０よりも不純物濃度が高いｐ型のコンタクト領域１２とが、それぞれ選択的に形成されている。
活性領域５における炭化珪素エピタキシャル基板３０の上面には、ｎ型のソース領域１１とドリフト層３３とに挟まれる部分のｐウェル領域１０を覆うように、ゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３の上面には、ゲート電極１４が形成されている。
活性領域５において、ゲート電極１４は、層間絶縁膜１５で覆われる。また、層間絶縁膜１５の上面には、ソース電極３が形成されている。
終端領域６は、平面視において活性領域５を取り囲む。終端領域６におけるエピタキシャル成長層３４の上面側の表層、すなわち、ドリフト層３３の表層には、活性領域５を取り囲むように、ｐ型の終端ウェル領域１６が選択的に形成されている。
ｐ型の終端ウェル領域１６の表層には、ｐ型の終端ウェル領域１６の不純物濃度に比べて高い不純物濃度を有するｐ型の高濃度終端ウェル領域１７が形成されている。また、ｐ型の終端ウェル領域１６の外周部には、炭化珪素半導体装置の耐圧を保持するためのｐ型の延長終端ウェル領域１８が形成されている。
さらに、終端領域６における炭化珪素エピタキシャル基板３０の上面には、フィールド絶縁膜１９、ゲート配線電極２および表面保護膜４が設けられている。
一方で、炭化珪素エピタキシャル基板３０の下面側の表層には、イオン注入領域３４０が部分的に形成されている。また、炭化珪素エピタキシャル基板３０の下面には、裏面電極３２０が設けられている。裏面電極３２０は、炭化珪素単結晶基板３１の下面に全面的に形成される、シリサイド領域であるオーミックコンタクト領域２１と、オーミックコンタクト領域２１の下面に全面的に形成される裏面電極層２０ｂとを備える。
イオン注入領域３４０が設けられた領域は、炭化珪素単結晶基板３１から裏面電極３２０にかけての電気的抵抗率が増加する。そのため、当該領域は、高抵抗領域８として機能する。これによって、イオン注入領域４０が設けられていない領域は、相対的に抵抗率が低い低抵抗領域７となり、イオン注入領域４０が設けられた高抵抗領域８との間で電流密度に差が生じる。
イオン注入領域３４０は、それぞれ不純物濃度が異なる、イオン注入層４０ａと、イオン注入層４０ｂと、イオン注入層４０ｃと、イオン注入層４０ｄとを備える。図１０においては、活性領域５に近い側から順に、イオン注入層４０ａ、イオン注入層４０ｂ、イオン注入層４０ｃ、イオン注入層４０ｄが設けられる。
イオン注入層４０ａ、イオン注入層４０ｂ、イオン注入層４０ｃおよびイオン注入層４０ｄは、活性領域５に近い側から不純物濃度を連続的に変化させるものであってもよいし、活性領域５に近い側から不純物濃度を段階的に変化させるものであってもよい。また、境界Ａの近傍で不純物濃度が最も高く、境界Ａから離れるにしたがって不純物濃度が低くなる態様であってもよい。また、低抵抗領域７と高抵抗領域８との間の境界Ｂｉまたは境界Ｂｏで、電気的抵抗率が連続的に変化するように、不純物濃度が制御されていてもよい。
なお、図１０の例では、イオン注入領域３４０は４つのイオン注入層から構成されているが、イオン注入領域３４０を構成するイオン注入層の数は４つに限られるものではなく、２つ以上であればよい。
図１０に例が示された構成によれば、より精密にエピタキシャル成長層３４内の電流密度を制御することができる。
なお、図９および図１０に例が示された構造においては、オーミックコンタクト領域２１が炭化珪素単結晶基板３１の下面に全面的に形成されているが、オーミックコンタクト領域２１が形成される範囲は、炭化珪素単結晶基板３１の下面の一部であってもよい。
＜第３の実施の形態＞
本実施の形態に関する炭化珪素半導体装置について説明する。なお、以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜炭化珪素半導体装置の構成について＞
第１の実施の形態および第２の実施の形態では、オーミックコンタクト領域の有無、および、イオン注入領域の有無によって低抵抗領域７と高抵抗領域８とが作り分けられた。これに対し、裏面電極の有無によって低抵抗領域７と高抵抗領域８とを作り分けることもできる。
図１１は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴ３００の周辺部の構成の例を概略的に示す断面図である。図１１は、図１におけるａ－ａ’断面に対応している。なお、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴ３００の平面図は、第１の実施の形態における図１と同様であるため、詳細な説明は省略する。
図１１に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ３００は、炭化珪素エピタキシャル基板３０を用いて構成される。炭化珪素エピタキシャル基板３０は、炭化珪素単結晶基板３１と、炭化珪素単結晶基板３１の上面に形成されるエピタキシャル成長層３４とを備える。
活性領域５におけるドリフト層３３の上面側の表層には、ｐウェル領域１０が選択的に形成されている。また、ｐウェル領域１０の表層には、ｎ型のソース領域１１と、ｐウェル領域１０よりも不純物濃度が高いｐ型のコンタクト領域１２とが、それぞれ選択的に形成されている。
活性領域５における炭化珪素エピタキシャル基板３０の上面には、ｎ型のソース領域１１とドリフト層３３とに挟まれる部分のｐウェル領域１０を覆うように、ゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３の上面には、ゲート電極１４が形成されている。
活性領域５において、ゲート電極１４は、層間絶縁膜１５で覆われる。また、層間絶縁膜１５の上面には、ソース電極３が形成されている。
終端領域６は、平面視において活性領域５を取り囲む。終端領域６におけるエピタキシャル成長層３４の上面側の表層、すなわち、ドリフト層３３の表層には、活性領域５を取り囲むように、ｐ型の終端ウェル領域１６が選択的に形成されている。
ｐ型の終端ウェル領域１６の表層には、ｐ型の終端ウェル領域１６の不純物濃度に比べて高い不純物濃度を有するｐ型の高濃度終端ウェル領域１７が形成されている。また、ｐ型の終端ウェル領域１６の外周部には、炭化珪素半導体装置の耐圧を保持するためのｐ型の延長終端ウェル領域１８が形成されている。
さらに、終端領域６における炭化珪素エピタキシャル基板３０の上面には、フィールド絶縁膜１９、ゲート配線電極２および表面保護膜４が設けられている。
一方で、炭化珪素エピタキシャル基板３０の下面には、裏面電極６２０が部分的に形成されている。裏面電極６２０は、オーミックコンタクト領域２１と、裏面電極層４２０とを備える。裏面電極層２０ａのシリサイド領域であるオーミックコンタクト領域２１は、炭化珪素エピタキシャル基板３０の下面に部分的に形成されている。また、オーミックコンタクト領域２１の下面には、裏面電極層４２０が設けられている。
本実施の形態においては、図１１に例が示されるように、炭化珪素エピタキシャル基板３０の下面には、裏面電極６２０であるオーミックコンタクト領域２１および裏面電極層４２０が双方形成されている領域と、オーミックコンタクト領域２１および裏面電極層４２０がともに形成されていない領域とがある。
この場合、オーミックコンタクト領域２１および裏面電極層４２０がともに形成されていない領域は高抵抗領域８として機能する。これによって、オーミックコンタクト領域２１および裏面電極層４２０が双方形成されている低抵抗領域７と、オーミックコンタクト領域２１および裏面電極層４２０がともに形成されていない高抵抗領域８とで、炭化珪素単結晶基板３１から裏面電極にかけて電気的抵抗率の差が生じる。具体的には、高抵抗領域８では電流が流れにくくなるため、高抵抗領域８における電流密度が低減される。
すなわち、本実施の形態に示された構造では、高抵抗領域８が、活性領域５と終端領域６との間の境界Ａを跨ぐように、活性領域５と終端領域６とに渡って設けられている。なお、高抵抗領域８となる範囲は、たとえば、図２における高抵抗領域８の範囲と同一である。
上記のように、オーミックコンタクト領域２１および裏面電極層４２０がともに形成されていない領域を高抵抗領域８として機能させることによって、高抵抗領域８における電流経路を完全に遮断することができる。よって、高抵抗領域８における電流密度を低減する効果がより顕著となる。
なお、図１１に示される構造においても、終端領域６の外周端に低抵抗領域７が形成されなくてもよい（すなわち、終端領域６の全域に渡って高抵抗領域８が形成されてもよい）。
＜炭化珪素半導体装置の製造方法について＞
次に、図１１を参照しつつ、本実施の形態に関する炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ３００の製造方法を説明する。
まず、第１の実施の形態における場合と同様に、炭化珪素エピタキシャル基板３０の上面における表面保護膜４までの各種構成を形成する。
次に、炭化珪素エピタキシャル基板３０の下面側の構造の製造について説明する。なお、炭化珪素エピタキシャル基板３０の下面側の構造の製造は、炭化珪素エピタキシャル基板３０を所望の厚さに薄板化した後に行ってもよい。また、炭化珪素エピタキシャル基板３０の下面側の構造の製造タイミングは、製造プロセスにおいて、適宜選択することができる。すなわち、炭化珪素エピタキシャル基板３０の上面側の構造の製造が完了した後でもよいし、炭化珪素エピタキシャル基板３０の上面側の構造の製造途中に行うこともできる。
炭化珪素エピタキシャル基板３０の下面側の構造の製造においては、まず、スパッタ法または蒸着法などによって、炭化珪素エピタキシャル基板３０の下面に裏面電極層２０ａの材料の層を形成する。裏面電極層２０ａの材料としては、たとえば、Ｔｉ、Ｎｉ、Ａｌ、Ｃｕ、Ａｕのいずれか１つまたは複数を含む金属などが用いられる。
次に、裏面電極層２０ａと炭化珪素単結晶基板３１とを反応させてシリサイド層を形成する。当該シリサイド層を形成することで、裏面電極層２０ａと炭化珪素単結晶基板３１とがオーミックコンタクトするオーミックコンタクト領域２１が形成される。
シリサイドの形成方法は、第１の実施の形態で説明されたレーザーアニールによる熱処理であってもよいし、熱処理装置を用いる熱アニール処理であってもよい。レーザーアニールについては、第１の実施の形態で詳細が述べられているので、ここでは説明を省略する。熱アニールは、たとえばＮｉであれば、１０００℃の熱処理を行う。
その後、表面酸化膜を除去して、裏面電極層４２０を形成する。そして、炭化珪素単結晶基板３１の下面にフォトリソグラフィー工程などによってマスクを形成し、さらに、当該マスクを用いて選択的に裏面電極層４２０およびオーミックコンタクト領域２１をエッチングする。そうすることによって、図１１に例が示される炭化珪素半導体装置であるＳｉＣ－ＭＯＳＦＥＴ３００を製造することができる。
なお、本実施の形態では、裏面電極層４２０およびオーミックコンタクト領域２１の有無によって低抵抗領域７と高抵抗領域８とが作り分けられたが、異なる種類の金属を用いる電極層を低抵抗領域７と高抵抗領域８とのそれぞれに形成することによって、低抵抗領域７と高抵抗領域８とが作り分けられてもよい。
図１２は、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴの周辺部の構成の変形例を概略的に示す断面図である。図１２に例が示されるように、ＳｉＣ－ＭＯＳＦＥＴ３０１は、炭化珪素エピタキシャル基板３０を用いて構成される。炭化珪素エピタキシャル基板３０は、炭化珪素単結晶基板３１と、炭化珪素単結晶基板３１の上面に形成されるエピタキシャル成長層３４とを備える。
活性領域５におけるドリフト層３３の上面側の表層には、ｐウェル領域１０が選択的に形成されている。また、ｐウェル領域１０の表層には、ｎ型のソース領域１１と、ｐウェル領域１０よりも不純物濃度が高いｐ型のコンタクト領域１２とが、それぞれ選択的に形成されている。
活性領域５における炭化珪素エピタキシャル基板３０の上面には、ｎ型のソース領域１１とドリフト層３３とに挟まれる部分のｐウェル領域１０を覆うように、ゲート絶縁膜１３が形成されている。また、ゲート絶縁膜１３の上面には、ゲート電極１４が形成されている。
活性領域５において、ゲート電極１４は、層間絶縁膜１５で覆われる。また、層間絶縁膜１５の上面には、ソース電極３が形成されている。
終端領域６は、平面視において活性領域５を取り囲む。終端領域６におけるエピタキシャル成長層３４の上面側の表層、すなわち、ドリフト層３３の表層には、活性領域５を取り囲むように、ｐ型の終端ウェル領域１６が選択的に形成されている。
ｐ型の終端ウェル領域１６の表層には、ｐ型の終端ウェル領域１６の不純物濃度に比べて高い不純物濃度を有するｐ型の高濃度終端ウェル領域１７が形成されている。また、ｐ型の終端ウェル領域１６の外周部には、炭化珪素半導体装置の耐圧を保持するためのｐ型の延長終端ウェル領域１８が形成されている。
さらに、終端領域６における炭化珪素エピタキシャル基板３０の上面には、フィールド絶縁膜１９、ゲート配線電極２および表面保護膜４が設けられている。
一方で、炭化珪素エピタキシャル基板３０の下面には、裏面電極７２０が設けられている。裏面電極７２０は、金属層である裏面電極層７２１と、裏面電極層７２１とは異なる種類の金属を含む金属層である裏面電極層７２２とを備える。炭化珪素単結晶基板３１の下面には、部分的に裏面電極層７２１が形成される。炭化珪素単結晶基板３１の下面のうち、裏面電極層７２１が形成されない部分には、裏面電極層７２２が形成される。
図１２に例が示された構造では、低抵抗領域７には裏面電極層７２１が設けられている。一方で、高抵抗領域８には、裏面電極層７２１よりも炭化珪素単結晶基板３１とのコンタクト抵抗率が高くなる裏面電極層７２２が設けられている。
以上のように、本実施の形態に関するＳｉＣ－ＭＯＳＦＥＴによれば、電界効果トランジスタのボディダイオードに大電流密度の順方向電流が流れる場合でも、バッファ層３２の厚さを大幅に厚くせずに、素子特性の変動を抑制することができる。
＜第４の実施の形態＞
本実施の形態に関する電力変換装置、および、電力変換装置の製造方法について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
＜電力変換装置の構成について＞
本実施の形態は、以上に記載された実施の形態に関する炭化珪素半導体装置を電力変換装置に適用するものである。適用する電力変換装置は特定の用途のものに限定されるものではないが、以下では、三相のインバータに適用する場合について説明する。
図１３は、本実施の形態の電力変換装置を含む電力変換システムの構成の例を概念的に示す図である。
図１３に例が示されるように、電力変換システムは、電源２１００と、電力変換装置２２００と、負荷２３００とを備える。電源２１００は、直流電源であり、かつ、電力変換装置２２００に直流電力を供給する。電源２１００は種々のもので構成することが可能であり、たとえば、直流系統、太陽電池または蓄電池などで構成することができる。また、電源２１００は、交流系統に接続された整流回路またはＡＣ－ＤＣコンバータなどで構成することができる。また、電源２１００を、直流系統から出力される直流電力を所定の電力に変換するＤＣ－ＤＣコンバータによって構成することもできる。
電力変換装置２２００は、電源２１００と負荷２３００との間に接続される三相のインバータである。電力変換装置２２００は、電源２１００から供給された直流電力を交流電力に変換し、さらに、負荷２３００に当該交流電力を供給する。
また、電力変換装置２２００は、図１３に例が示されるように、直流電力を交流電力に変換して出力する変換回路２２０１と、変換回路２２０１のそれぞれのスイッチング素子を駆動するための駆動信号を出力する駆動回路２２０２と、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力する制御回路２２０３とを備える。
負荷２３００は、電力変換装置２２００から供給された交流電力によって駆動される三相の電動機である。なお、負荷２３００は特定の用途に限られるものではなく、各種電気機器に搭載される電動機であり、たとえば、ハイブリッド自動車、電気自動車、鉄道車両、エレベーター、または、空調機器向けの電動機として用いられるものである。
以下、電力変換装置２２００の詳細を説明する。変換回路２２０１は、スイッチング素子と還流ダイオードとを備える（ここでは、図示せず）。そして、スイッチング素子がスイッチング動作をすることによって、電源２１００から供給される直流電力を交流電力に変換し、さらに、負荷２３００に供給する。
変換回路２２０１の具体的な回路構成は種々のものがあるが、本実施の形態に関する変換回路２２０１は、２レベルの三相フルブリッジ回路であり、かつ、６つのスイッチング素子とそれぞれのスイッチング素子に逆並列に接続される６つの還流ダイオードとを備えるものである。
変換回路２２０１におけるそれぞれのスイッチング素子とそれぞれの還流ダイオードの少なくとも一方には、以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置を適用する。６つのスイッチング素子は２つのスイッチング素子ごとに直列接続されて上下アームを構成し、それぞれの上下アームは、フルブリッジ回路の各相（すなわち、Ｕ相、Ｖ相およびＷ相）を構成する。そして、それぞれの上下アームの出力端子（すなわち、変換回路２２０１の３つの出力端子）は、負荷２３００に接続される。
駆動回路２２０２は、変換回路２２０１のスイッチング素子を駆動するための駆動信号を生成し、さらに、変換回路２２０１のスイッチング素子の制御電極に当該駆動信号を供給する。具体的には、後述する制御回路２２０３から出力される制御信号に基づいて、スイッチング素子をオン状態にする駆動信号とスイッチング素子をオフ状態にする駆動信号とをそれぞれのスイッチング素子の制御電極に出力する。
スイッチング素子をオン状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以上の電圧信号（すなわち、オン信号）であり、スイッチング素子をオフ状態に維持する場合、駆動信号はスイッチング素子の閾値電圧以下の電圧信号（すなわち、オフ信号）となる。
制御回路２２０３は、負荷２３００に所望の電力が供給されるよう変換回路２２０１のスイッチング素子を制御する。具体的には、負荷２３００に供給すべき電力に基づいて変換回路２２０１のそれぞれのスイッチング素子がオン状態となるべき時間（すなわち、オン時間）を算出する。たとえば、出力すべき電圧に応じてスイッチング素子のオン時間を変調するＰＷＭ制御によって、変換回路２２０１を制御することができる。
そして、制御回路２２０３は、それぞれの時点においてオン状態となるべきスイッチング素子にはオン信号が、オフ状態となるべきスイッチング素子にはオフ信号がそれぞれ出力されるように、駆動回路２２０２に制御指令（すなわち、制御信号）を出力する。駆動回路２２０２は、当該制御信号に基づいて、それぞれのスイッチング素子の制御電極にオン信号またはオフ信号を駆動信号として出力する。
本実施の形態に関する電力変換装置２２００では、変換回路２２０１のスイッチング素子として以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置を適用するため、通電サイクルを経た後のオン抵抗を安定させることができる。
なお、本実施の形態では、２レベルの三相インバータに以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置を適用する例が説明されたが、適用例はこれに限られるものではなく、種々の電力変換装置に以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置を適用することができる。
また、本実施の形態では、２レベルの電力変換装置について説明されたが、３レベルまたはマルチレベルの電力変換装置に以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置が適用されてもよい。また、単相負荷に電力を供給する場合には、単相のインバータに以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置が適用されてもよい。
また、直流負荷などに電力を供給する場合には、ＤＣ－ＤＣコンバータまたはＡＣ－ＤＣコンバータに、以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置を適用することもできる。
また、以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置が適用された電力変換装置は、上述された負荷が電動機である場合に限定されるものではなく、たとえば、放電加工機、レーザー加工機、誘導加熱調理器または非接触給電システムの電源装置として用いることもできる。また、以上に記載された実施の形態のいずれかにおける炭化珪素半導体装置が適用された電力変換装置は、太陽光発電システムまたは蓄電システムなどにおけるパワーコンディショナーとして用いることもできる。
＜電力変換装置の製造方法について＞
次に、本実施の形態に関する電力変換装置の製造方法を説明する。
まず、以上に記載された実施の形態で説明された製造方法で、炭化珪素半導体装置を製造する。そして、当該炭化珪素半導体装置を有する変換回路２２０１を電力変換装置の構成として設ける。変換回路２２０１は、入力される電力を変換して出力するための回路である。
そして、電力変換装置の構成として駆動回路２２０２を設ける。駆動回路２２０２は、炭化珪素半導体装置を駆動するための駆動信号を当該炭化珪素半導体装置に出力するための回路である。そして、電力変換装置の構成として制御回路２２０３を設ける。制御回路２２０３は、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力するための回路である。
以上に記載された実施の形態において用いられる半導体スイッチング素子は、シリコン（Ｓｉ）半導体から成るスイッチング素子に限られるものではなく、例えば、半導体スイッチング素子は、Ｓｉ半導体よりもバンドギャップが広い非Ｓｉ半導体材料から成るものであってもよい。
非Ｓｉ半導体材料であるワイドバンドギャップ半導体としては、例えば、炭化珪素、窒化ガリウム系材料またはダイヤモンドなどがある。
ワイドバンドギャップ半導体から成るスイッチング素子は、Ｓｉ半導体ではユニポーラ動作が困難な高電圧領域でも使用可能であり、スイッチング動作時に発生するスイッチング損失を大きく低減できる。そのため、電力損失の大きな低減が可能となる。
また、ワイドバンドギャップ半導体から成るスイッチング素子は、電力損失が小さく、耐熱性も高い。そのため、冷却部を備えるパワーモジュールを構成する場合、ヒートシンクの放熱フィンを小型化することが可能であるため、半導体モジュールの一層の小型化が可能となる。
また、ワイドバンドギャップ半導体から成るスイッチング素子は、高周波スイッチング動作に適している。そのため、高周波化の要求が大きいコンバータ回路に適用された場合、スイッチング周波数の高周波化によって、コンバータ回路に接続されるリアクトルまたはコンデンサなどを小型化することもできる。
よって、以上に記載された実施の形態における半導体スイッチング素子は、炭化珪素などのワイドギャップ半導体から成るスイッチング素子となる場合にも、同様な効果が得られる。
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果の例を示す。なお、以下の説明においては、以上に記載された実施の形態に例が示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例が示される他の具体的な構成と置き換えられてもよい。
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例が示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。
以上に記載された実施の形態によれば、炭化珪素半導体装置は、第１の導電型の炭化珪素半導体基板と、第１の導電型の半導体層と、裏面電極とを備える。ここで、炭化珪素半導体基板は、たとえば、炭化珪素単結晶基板３１などに対応するものである。また、半導体層は、たとえば、エピタキシャル成長層３４などに対応するものである。また、裏面電極は、たとえば、裏面電極２０、裏面電極３２０、裏面電極５２０および裏面電極７２０などのうちのいずれか１つに対応するものである（以下では便宜上、これらのうちのいずれか１つを対応させて記載する場合がある）。エピタキシャル成長層３４は、炭化珪素単結晶基板３１の上面に形成される。裏面電極２０は、炭化珪素単結晶基板３１の下面に形成される。ここで、エピタキシャル成長層３４の表層および上面に電界効果トランジスタが形成される領域を活性領域５とする。また、平面視において活性領域５を囲む領域を終端領域６とする。また、炭化珪素単結晶基板３１と裏面電極２０との間の電気的な抵抗率が第１の値である領域を第１の抵抗領域とする。ここで、第１の抵抗領域は、たとえば、低抵抗領域７などに対応するものである。また、炭化珪素単結晶基板３１と裏面電極２０との間の電気的な抵抗率が第１の値よりも大きい第２の値である領域を第２の抵抗領域とする。ここで、第２の抵抗領域は、たとえば、高抵抗領域８などに対応するものである。そして、高抵抗領域８は、活性領域５と終端領域６との間の境界である領域境界を平面視において跨ぐ領域である。ここで、領域境界は、たとえば、境界Ａに対応するものである。
このような構成によれば、高抵抗領域８が、活性領域５と終端領域６との間の境界Ａを平面視において跨ぐ範囲に設けられるため、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。よって、ＳｉＣ－ＭＯＳＦＥＴの生産性を低下させずに、ＳｉＣ－ＭＯＳＦＥＴにおける素子特性の変動を抑制することができる。
なお、上記の構成に本願明細書に例が示された他の構成を適宜追加した場合、すなわち、上記の構成としては言及されなかった本願明細書中の他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。
また、以上に記載された実施の形態によれば、炭化珪素単結晶基板３１とエピタキシャル成長層３４との合計厚さをＴとする場合、境界Ａと、高抵抗領域８の平面視で活性領域５に含まれる端部との間の平面視における距離Ｄｉが、Ｔ≦Ｄｉ≦Ｔ×１０を満たし、かつ、境界Ａと、高抵抗領域８の平面視で終端領域６に含まれる端部との間の平面視における距離Ｄｏが、Ｔ≦Ｄｏを満たす。このような構成によれば、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを効果的に抑制することができる。
また、以上に記載された実施の形態によれば、高抵抗領域８は、終端領域６の全域に渡る領域である。このような構成によれば、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。
また、以上に記載された実施の形態によれば、高抵抗領域８における炭化珪素単結晶基板３１と裏面電極２０との間のコンタクト抵抗率が、低抵抗領域７における炭化珪素単結晶基板３１と裏面電極２０との間のコンタクト抵抗率よりも大きい。このような構成によれば、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。
また、以上に記載された実施の形態によれば、高抵抗領域８では、炭化珪素単結晶基板３１と裏面電極２０（または、裏面電極５２０、裏面電極７２０）との間にオーミックコンタクトが形成されない。このような構成によれば、高抵抗領域８のコンタクト抵抗率を相対的に高めることによって、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。
また、以上に記載された実施の形態によれば、低抵抗領域７では、炭化珪素単結晶基板３１と裏面電極２０（または、裏面電極３２０、裏面電極５２０）との間に形成されるシリサイドによってオーミックコンタクトが形成される。このような構成によれば、低抵抗領域７のコンタクト抵抗率を相対的に低くすることによって、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置は、炭化珪素単結晶基板３１の下面側の表層に形成され、かつ、平面視において高抵抗領域８に重なって設けられる、第２の導電型の不純物領域を備える。ここで、不純物領域は、たとえば、イオン注入領域４０およびイオン注入領域３４０などのうちのいずれか１つに対応するものである。このような構成によれば、高抵抗領域８のコンタクト抵抗率を相対的に高めることによって、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。
また、以上に記載された実施の形態によれば、イオン注入領域３４０は、第１の不純物層と、第１の不純物層の不純物濃度とは異なる不純物濃度である第２の不純物層とを備える。ここで、第１の不純物層および第２の不純物層は、たとえば、イオン注入層４０ａ、イオン注入層４０ｂ、イオン注入層４０ｃおよびイオン注入層４０ｄなどのうちのいずれか２つに対応するものである。このような構成によれば、高抵抗領域８のコンタクト抵抗率を相対的に高めることによって、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。また、イオン注入領域３４０内の不純物層を多段階に分けることによって、精密にエピタキシャル成長層３４内の電流密度を制御することができる。
また、以上に記載された実施の形態によれば、裏面電極７２０は、低抵抗領域７に重なって設けられる第１の金属層と、高抵抗領域８に重なって設けられ、かつ、第１の金属層とは異なる種類の金属を含む第２の金属層とを備える。ここで、第１の金属層は、たとえば、裏面電極層７２１などに対応するものである。また、第２の金属層は、たとえば、裏面電極層７２２などに対応するものである。このような構成によれば、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを効果的に抑制することができる。
また、以上に記載された実施の形態によれば、低抵抗領域７から高抵抗領域８に向けて、炭化珪素単結晶基板３１と裏面電極２０との間の電気的な抵抗率が連続的に変化する。このような構成によれば、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを効果的に抑制することができる。また、エピタキシャル成長層３４での電流密度の均一性を精密に制御することができる。
また、以上に記載された実施の形態によれば、炭化珪素半導体装置は、炭化珪素単結晶基板３１と、炭化珪素単結晶基板３１の上面に形成されるエピタキシャル成長層３４と、炭化珪素単結晶基板３１の下面の一部に形成される裏面電極６２０とを備える。ここで、エピタキシャル成長層３４の表層および上面に電界効果トランジスタが形成される領域を活性領域５とする。また、平面視において活性領域５を囲む領域を終端領域６とする。また、平面視において裏面電極６２０が形成される領域を第１の領域とする。ここで、第１の領域は、たとえば、低抵抗領域７などに対応するものである。また、平面視において裏面電極が形成されない領域を第２の領域とする。ここで、第２の領域は、たとえば、高抵抗領域８などに対応するものである。そして、高抵抗領域８は、活性領域５と終端領域６との間の境界である境界Ａを平面視において跨ぐ領域である。
このような構成によれば、裏面電極６２０が形成されない高抵抗領域８が、活性領域５と終端領域６との間の境界Ａを平面視において跨ぐ範囲に設けられるため、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。よって、ＳｉＣ－ＭＯＳＦＥＴの生産性を低下させずに、ＳｉＣ－ＭＯＳＦＥＴにおける素子特性の変動を抑制することができる。
また、以上に記載された実施の形態によれば、炭化珪素単結晶基板３１とエピタキシャル成長層３４との合計厚さをＴとする場合、境界Ａと、高抵抗領域８の平面視で活性領域５に含まれる端部との間の平面視における距離Ｄｉが、Ｔ≦Ｄｉ≦Ｔ×１０を満たし、かつ、境界Ａと、高抵抗領域８の平面視で終端領域６に含まれる端部との間の平面視における距離Ｄｏが、Ｔ≦Ｄｏを満たす。このような構成によれば、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを効果的に抑制することができる。
また、以上に記載された実施の形態によれば、高抵抗領域８は、終端領域６の全域に渡る領域である。このような構成によれば、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。
また、以上に記載された実施の形態によれば、電力変換装置は、上記の炭化珪素半導体装置を有し、かつ、入力される電力を変換して出力する変換回路２２０１と、炭化珪素半導体装置を駆動するための駆動信号を炭化珪素半導体装置に出力する駆動回路２２０２と、駆動回路２２０２を制御するための制御信号を駆動回路２２０２に出力する制御回路２２０３とを備える。このような構成によれば、高抵抗領域８が、活性領域５と終端領域６との間の境界Ａを平面視において跨ぐ範囲に設けられるため、ＳｉＣ－ＭＯＳＦＥＴのボディダイオード通電時において、境界Ａの近傍において局所的に大電流が生じることを抑制することができる。よって、ＳｉＣ－ＭＯＳＦＥＴの生産性を低下させずに、ＳｉＣ－ＭＯＳＦＥＴにおける素子特性の変動を抑制することができる。
＜以上に記載された実施の形態の変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面においてひとつの例であって、限定的なものではないものとする。
したがって、例が示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態における構成要素と組み合わせる場合が含まれるものとする。
また、以上に記載された実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。
また、本願明細書における説明は、本技術に関連するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、以上に記載された実施の形態では、プレーナ型のＭＯＳＦＥＴについて説明されたが、ドリフト層の上面にトレンチが形成されたトレンチ型のＭＯＳＦＥＴに適用される場合も想定することができるものとする。トレンチ型のＭＯＳＦＥＴに適用される場合、ドリフト層の上面に溝部、すなわち、トレンチが形成され、当該溝部内にゲート電極が埋め込まれる。ゲート電極は、トレンチの底面および側面との間に、ゲート絶縁膜を介して埋め込まれる。
２，２Ａ，２Ｂ ゲート配線電極、３ ソース電極、４ 表面保護膜、５ 活性領域、６ 終端領域、７ 低抵抗領域、８ 高抵抗領域、１０ ｐウェル領域、１１ ソース領域、１２ コンタクト領域、１３ ゲート絶縁膜、１４ ゲート電極、１５ 層間絶縁膜、１６ 終端ウェル領域、１７ 高濃度終端ウェル領域、１８ 延長終端ウェル領域、１９ フィールド絶縁膜、２０，３２０，５２０，６２０，７２０ 裏面電極、２０ａ，２０ｂ，２２０，４２０，７２１，７２２ 裏面電極層、２１，２１Ａ，２１Ｂ，２１Ｃ，２２１ オーミックコンタクト領域、２２ 非オーミックコンタクト領域、３０ 炭化珪素エピタキシャル基板、３１ 炭化珪素単結晶基板、３２ バッファ層、３３ ドリフト層、３４ エピタキシャル成長層、４０，３４０ イオン注入領域、４０ａ，４０ｂ，４０ｃ，４０ｄ イオン注入層、１００，１０１，１１０，１２０，２００，２０１，３００，３０１，４００ ＳｉＣ－ＭＯＳＦＥＴ、２１００ 電源、２２００ 電力変換装置、２２０１ 変換回路、２２０２ 駆動回路、２２０３ 制御回路、２３００ 負荷。

Claims (14)

  1. 第１の導電型の炭化珪素半導体基板と、
    前記炭化珪素半導体基板の上面に形成される第１の導電型の半導体層と、
    前記炭化珪素半導体基板の下面に形成される裏面電極とを備え、
    前記半導体層の表層および上面に電界効果トランジスタが形成される領域を活性領域とし、
    平面視において前記活性領域を囲む領域を終端領域とし、
    前記炭化珪素半導体基板と前記裏面電極との間の電気的な抵抗率が第１の値である領域を第１の抵抗領域とし、
    前記炭化珪素半導体基板と前記裏面電極との間の電気的な抵抗率が前記第１の値よりも大きい第２の値である領域を第２の抵抗領域とし、
    前記第２の抵抗領域は、前記活性領域と前記終端領域との間の境界である領域境界を平面視において跨ぐ領域である、
    炭化珪素半導体装置。
  2. 請求項１に記載の炭化珪素半導体装置であり、
    前記炭化珪素半導体基板と前記半導体層との合計厚さをＴとする場合、
    前記領域境界と、前記第２の抵抗領域の平面視で前記活性領域に含まれる端部との間の平面視における距離Ｄｉが、
    Ｔ≦Ｄｉ≦Ｔ×１０を満たし、かつ、
    前記領域境界と、前記第２の抵抗領域の平面視で前記終端領域に含まれる端部との間の平面視における距離Ｄｏが、
    Ｔ≦Ｄｏを満たす、
    炭化珪素半導体装置。
  3. 請求項１または２に記載の炭化珪素半導体装置であり、
    前記第２の抵抗領域は、前記終端領域の全域に渡る領域である、
    炭化珪素半導体装置。
  4. 請求項１から３のうちのいずれか１つに記載の炭化珪素半導体装置であり、
    前記第２の抵抗領域における前記炭化珪素半導体基板と前記裏面電極との間のコンタクト抵抗率が、前記第１の抵抗領域における前記炭化珪素半導体基板と前記裏面電極との間のコンタクト抵抗率よりも大きい、
    炭化珪素半導体装置。
  5. 請求項１から４のうちのいずれか１つに記載の炭化珪素半導体装置であり、
    前記第２の抵抗領域では、前記炭化珪素半導体基板と前記裏面電極との間にオーミックコンタクトが形成されない、
    炭化珪素半導体装置。
  6. 請求項１から５のうちのいずれか１つに記載の炭化珪素半導体装置であり、
    前記第１の抵抗領域では、前記炭化珪素半導体基板と前記裏面電極との間に形成されるシリサイドによってオーミックコンタクトが形成される、
    炭化珪素半導体装置。
  7. 請求項１から６のうちのいずれか１つに記載の炭化珪素半導体装置であり、
    前記炭化珪素半導体基板の下面側の表層に形成され、かつ、平面視において前記第２の抵抗領域に重なって設けられる、第２の導電型の不純物領域をさらに備える、
    炭化珪素半導体装置。
  8. 請求項７に記載の炭化珪素半導体装置であり、
    前記不純物領域は、
    第１の不純物層と、
    前記第１の不純物層の不純物濃度とは異なる不純物濃度である第２の不純物層とを備える、
    炭化珪素半導体装置。
  9. 請求項１から８のうちのいずれか１つに記載の炭化珪素半導体装置であり、
    前記裏面電極は、
    前記第１の抵抗領域に重なって設けられる第１の金属層と、
    前記第２の抵抗領域に重なって設けられ、かつ、前記第１の金属層とは異なる種類の金属を含む第２の金属層とを備える、
    炭化珪素半導体装置。
  10. 請求項１から９のうちのいずれか１つに記載の炭化珪素半導体装置であり、
    前記第１の抵抗領域から前記第２の抵抗領域に向けて、前記炭化珪素半導体基板と前記裏面電極との間の電気的な抵抗率が連続的に変化する、
    炭化珪素半導体装置。
  11. 炭化珪素半導体基板と、
    前記炭化珪素半導体基板の上面に形成される半導体層と、
    前記炭化珪素半導体基板の下面の一部に形成される裏面電極とを備え、
    前記半導体層の表層および上面に電界効果トランジスタが形成される領域を活性領域とし、
    平面視において前記活性領域を囲む領域を終端領域とし、
    平面視において前記裏面電極が形成される領域を第１の領域とし、
    平面視において前記裏面電極が形成されない領域を第２の領域とし、
    前記第２の領域は、前記活性領域と前記終端領域との間の境界である領域境界を平面視において跨ぐ領域である、
    炭化珪素半導体装置。
  12. 請求項１１に記載の炭化珪素半導体装置であり、
    前記炭化珪素半導体基板と前記半導体層との合計厚さをＴとする場合、
    前記領域境界と、前記第２の領域の平面視で前記活性領域に含まれる端部との間の平面視における距離Ｄｉが、
    Ｔ≦Ｄｉ≦Ｔ×１０を満たし、かつ、
    前記領域境界と、前記第２の領域の平面視で前記終端領域に含まれる端部との間の平面視における距離Ｄｏが、
    Ｔ≦Ｄｏを満たす、
    炭化珪素半導体装置。
  13. 請求項１１または１２に記載の炭化珪素半導体装置であり、
    前記第２の領域は、前記終端領域の全域に渡る領域である、
    炭化珪素半導体装置。
  14. 請求項１から請求項１３のうちのいずれか１項に記載の炭化珪素半導体装置を有し、かつ、入力される電力を変換して出力する変換回路と、
    前記炭化珪素半導体装置を駆動するための駆動信号を前記炭化珪素半導体装置に出力する駆動回路と、
    前記駆動回路を制御するための制御信号を前記駆動回路に出力する制御回路とを備える、
    電力変換装置。
JP2022527442A 2020-05-29 2020-05-29 炭化珪素半導体装置、および、電力変換装置 Active JP7258239B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2020/021346 WO2021240782A1 (ja) 2020-05-29 2020-05-29 炭化珪素半導体装置、および、電力変換装置

Publications (2)

Publication Number Publication Date
JPWO2021240782A1 JPWO2021240782A1 (ja) 2021-12-02
JP7258239B2 true JP7258239B2 (ja) 2023-04-14

Family

ID=78723185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022527442A Active JP7258239B2 (ja) 2020-05-29 2020-05-29 炭化珪素半導体装置、および、電力変換装置

Country Status (5)

Country Link
US (1) US20230133459A1 (ja)
JP (1) JP7258239B2 (ja)
CN (1) CN115668510A (ja)
DE (1) DE112020007260T5 (ja)
WO (1) WO2021240782A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112736126B (zh) * 2020-12-31 2022-05-10 厦门市三安集成电路有限公司 一种SiC MOSFET结构及其制作方法
WO2023119485A1 (ja) * 2021-12-22 2023-06-29 三菱電機株式会社 炭化珪素半導体装置及び炭化珪素半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017099122A1 (ja) 2015-12-11 2017-06-15 ローム株式会社 半導体装置
WO2017169086A1 (ja) 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
WO2018034250A1 (ja) 2016-08-19 2018-02-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP2018117143A (ja) 2018-03-12 2018-07-26 株式会社日立製作所 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両
WO2018150861A1 (ja) 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0936388A (ja) 1995-07-20 1997-02-07 Mitsubishi Electric Corp 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017099122A1 (ja) 2015-12-11 2017-06-15 ローム株式会社 半導体装置
WO2017169086A1 (ja) 2016-03-30 2017-10-05 三菱電機株式会社 半導体装置およびその製造方法、電力変換装置
WO2018034250A1 (ja) 2016-08-19 2018-02-22 ローム株式会社 半導体装置および半導体装置の製造方法
WO2018150861A1 (ja) 2017-02-20 2018-08-23 日立金属株式会社 炭化ケイ素積層基板およびその製造方法
JP2018117143A (ja) 2018-03-12 2018-07-26 株式会社日立製作所 半導体装置、半導体装置の製造方法、電力変換装置、３相モータシステム、自動車、および鉄道車両

Also Published As

Publication number Publication date
US20230133459A1 (en) 2023-05-04
JPWO2021240782A1 (ja) 2021-12-02
WO2021240782A1 (ja) 2021-12-02
DE112020007260T5 (de) 2023-03-09
CN115668510A (zh) 2023-01-31

Similar Documents

Publication Publication Date Title
JP6490305B2 (ja) 半導体装置および電力変換装置
JP7041086B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7068916B2 (ja) 炭化珪素半導体装置、電力変換装置、および炭化珪素半導体装置の製造方法
JP6984021B2 (ja) ワイドバンドギャップ半導体装置、および、電力変換装置
US20200127098A1 (en) Silicon carbide semiconductor device and power conversion device
WO2019124378A1 (ja) 炭化珪素半導体装置および電力変換装置
JP7258239B2 (ja) 炭化珪素半導体装置、および、電力変換装置
CN113646895A (zh) 半导体装置以及电力变换装置
WO2019124384A1 (ja) 炭化珪素半導体装置および電力変換装置
EP3327792B1 (en) Semiconductor device and manufacturing method thereof
JP2019075411A (ja) 炭化ケイ素半導体装置、パワーモジュールおよび電力変換装置
JP6584940B2 (ja) 半導体装置の製造方法
JP7127748B2 (ja) 炭化珪素半導体装置、電力変換装置および炭化珪素半導体装置の製造方法
JP6976489B2 (ja) 炭化珪素半導体装置および電力変換装置
JP6473073B2 (ja) 半導体装置、パワーモジュール、電力変換装置、自動車および鉄道車両
JP7262672B2 (ja) 半導体装置および電力変換装置
JPWO2020188686A1 (ja) 炭化珪素半導体装置および電力変換装置
JP7459292B2 (ja) 半導体装置および電力変換装置
JP7332812B2 (ja) 炭化珪素半導体装置および電力変換装置
JP7371426B2 (ja) 半導体装置
WO2015193965A1 (ja) 半導体装置、パワーモジュール、電力変換装置、鉄道車両、および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230404

R150 Certificate of patent or registration of utility model

Ref document number: 7258239

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150