CN110447091A - 半导体装置的制造方法及半导体装置 - Google Patents

半导体装置的制造方法及半导体装置 Download PDF

Info

Publication number
CN110447091A
CN110447091A CN201780088667.3A CN201780088667A CN110447091A CN 110447091 A CN110447091 A CN 110447091A CN 201780088667 A CN201780088667 A CN 201780088667A CN 110447091 A CN110447091 A CN 110447091A
Authority
CN
China
Prior art keywords
semiconductor device
cone
substrate
metal mask
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780088667.3A
Other languages
English (en)
Other versions
CN110447091B (zh
Inventor
津波大介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Corp
Original Assignee
Mitsubishi Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Corp filed Critical Mitsubishi Corp
Publication of CN110447091A publication Critical patent/CN110447091A/zh
Application granted granted Critical
Publication of CN110447091B publication Critical patent/CN110447091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供即使基板材料为难蚀刻材料，也适于形成单段锥形槽的半导体装置的制造方法。半导体装置的制造方法具备金属掩模形成工序、干蚀刻工序、金属掩膜去除工序。金属掩模形成工序是在基板的背面形成具备开口的锥形金属掩模。所述开口使所述背面的一部分露出，且所述开口的缘部朝向所述背面具有正锥形。干蚀刻工序是通过从所述锥形金属掩模之上对所述开口的所述缘部及从所述开口露出的所述基板进行干蚀刻，从而在所述基板形成锥形槽。金属掩膜去除工序是将所述锥形金属掩模去除。

Description

半导体装置的制造方法及半导体装置
技术领域
本发明涉及半导体装置的制造方法及半导体装置。
背景技术
在下述专利文献1中记载了能够形成具有光滑且连续的锥形蚀刻轮廓的蚀刻物品的干蚀刻方法。如专利文献1的第0028段所记载的那样，将铝膜及非晶硅膜记载为蚀刻对象膜。
专利文献1：日本特开平10-214826号公报
发明内容
如专利文献1所记载的那样，针对基板形成正锥状的槽的技术是公知的。将槽越深的位置槽的宽度越小的正锥状也称为“锥形”。形成于基板的槽大致区分为通路孔、沟槽及台面。下面，为了方便，将锥形通路孔、锥形沟槽及锥形台面也统称为“锥形槽”。锥形槽与具有台阶的槽相比，具有在锥形槽的内壁面设置的膜的剥离受到抑制的优点。但是，使锥形槽形成为良好的形状的技术大部分取决于基板材料。实际上，在上述专利文献1中仅提及了铝膜及非晶硅膜。
本申请的发明人对以下情况进行了深入研究，即，针对SiC及GaN等化合物半导体及Al2O3等绝缘体也形成锥形槽。SiC及GaN等化合物半导体、及Al2O3等绝缘体是与硅等相比难以进行蚀刻的难蚀刻材料。在对难蚀刻材料进行干蚀刻加工的情况下，不能够将抗蚀层用作用于对难蚀刻材料进行干蚀刻加工的蚀刻掩模。因此，不能够使用锥形抗蚀掩模来形成锥形槽。这是因为抗蚀层的蚀刻速率通常比难蚀刻材料的蚀刻速率高。当前，存在如下问题：不存在能够针对难蚀刻材料良好地形成锥形槽的制造方法。
本发明的目的在于，提供即使基板材料为难蚀刻材料，也适于形成单段锥形槽的半导体装置的制造方法。
本发明的其它目的在于，提供以能够对在化合物基板的锥形槽设置的背面金属或膜的脱落进行抑制的方式改进后的半导体装置。
第一技术方案涉及的半导体装置的制造方法具备：
金属掩模形成工序，在基板的背面形成具备开口的锥形金属掩模，所述开口使所述背面的一部分露出，且所述开口的缘部朝向所述背面具有正锥形；
干蚀刻工序，通过从所述锥形金属掩模之上对所述开口的所述缘部及从所述开口露出的所述基板进行干蚀刻，从而在所述基板形成锥形槽；以及
金属掩模去除工序，将所述锥形金属掩模去除。
第二技术方案涉及的半导体装置具备：
化合物基板，其具有表面及背面；
半导体器件，其设置于所述表面侧；
锥形通路孔，其设置于所述背面；以及
背面金属，其以覆盖所述锥形通路孔的内壁面的方式设置于所述背面侧，
所述锥形通路孔距离所述背面越深变得越细，且从所述背面到所述表面为止不具有台阶。
第三技术方案涉及的半导体装置具备：
化合物基板，其具有第一面及与所述第一面相反侧的第二面；
锥形沟槽或锥形台面，其设置于所述化合物基板的所述第一面；以及
膜，其覆盖所述锥形沟槽的内壁面或所述锥形台面的内壁面，
所述锥形沟槽或所述锥形台面呈距离所述化合物基板的所述第一面越深的位置宽度变得越窄的锥形，
所述内壁面具有针状凸凹。
发明的效果
根据第一技术方案，由于使用了锥形金属掩模，因此不论是易蚀刻材料还是难蚀刻材料都能够在基板形成单段锥形槽。
根据第二技术方案，通过在化合物基板形成内壁面无台阶且平坦的锥形通路孔，能够对背面金属的膜脱落进行抑制。
根据第三技术方案，由于在锥形沟槽的内壁面或锥形台面的内壁面设置有针状凸凹，因此能够提高化合物基板和覆盖内壁面的膜的密合性。覆盖内壁面的膜例如为绝缘膜、保护膜、金属膜及半导体膜。
附图说明
图1是表示本发明的实施方式1涉及的半导体装置的剖视图。
图2是用于说明本发明的实施方式1涉及的半导体装置的通路孔附近的构造及散热效果的图。
图3是表示本发明的实施方式1的变形例涉及的半导体装置的图。
图4是表示本发明的实施方式1的变形例涉及的半导体装置的图。
图5是表示本发明的实施方式1的变形例涉及的半导体装置的图。
图6是表示本发明的实施方式1涉及的半导体装置的制造方法的流程图。
图7是表示本发明的实施方式1涉及的半导体装置的制造方法的图。
图8是表示本发明的实施方式1涉及的半导体装置的制造方法的图。
图9是表示本发明的实施方式1涉及的半导体装置的制造方法的图。
图10是表示本发明的实施方式1涉及的半导体装置的制造方法的图。
图11是用于说明本发明的实施方式1涉及的半导体装置的制造方法中的干蚀刻的图。
图12是表示本发明的实施方式1涉及的半导体装置的制造方法的图。
图13是表示本发明的实施方式1涉及的半导体装置的制造方法的图。
图14是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的流程图。
图15是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图16是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图17是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图18是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图19是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图20是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的流程图。
图21是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图22是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图23是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图24是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图25是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图26是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图27是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图28是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图29是表示通过本发明的实施方式1涉及的半导体装置的制造方法制造出的具有锥形沟槽的半导体装置的图。
图30是表示通过本发明的实施方式1涉及的半导体装置的制造方法制造出的具有锥形台面的半导体装置的图。
图31是表示通过本发明的实施方式1涉及的半导体装置的制造方法制造出的具有锥形台面的半导体装置的图。
图32是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的流程图。
图33是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图34是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图35是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。
图36是表示本发明的实施方式2涉及的半导体装置的制造方法的流程图。
图37是表示本发明的实施方式2涉及的半导体装置的剖视图。
图38是表示通过本发明的实施方式2涉及的半导体装置的制造方法制造出的锥形沟槽的剖视图。
图39是表示通过本发明的实施方式2涉及的半导体装置的制造方法制造出的锥形台面的剖视图。
具体实施方式
实施方式1.
[实施方式1涉及的装置]
图1是表示本发明的实施方式1涉及的半导体装置1的剖视图。
半导体装置1具备化合物基板11、半导体层12、晶体管10、锥形通路孔(TaperedVia Hole)17、背面金属16。化合物基板11具有表面11a及背面11b。在化合物基板11的表面11a侧设置有半导体层12及晶体管10。晶体管10具备源极电极13、漏极电极14、栅极电极15。在化合物基板11的背面11b侧设置有背面金属16。锥形通路孔17将化合物基板11的表面11a和背面11b贯穿。经由锥形通路孔17，源极电极13和背面金属16电连接。这里所说的“锥形”是指锥形通路孔17的从背面11b算起越深的位置锥形通路孔17的宽度越小那样的正锥状。锥形通路孔17是从化合物基板11的背面11b到表面11a为止不具有台阶的单段通路孔。背面金属16以覆盖锥形通路孔17的内壁面17a的方式设置于背面11b侧。由于锥形通路孔17的内壁面17a无台阶且是平坦的，因此能够对背面金属16的膜脱落进行抑制。
实施方式1中的化合物基板11的材料使用“难蚀刻材料”。难蚀刻材料是与Si等相比难以蚀刻的材料，难蚀刻材料的具体例为SiC、GaN及Al2O3。难蚀刻材料的其它具体例为AlGaN及氮化铝(AlN)。难蚀刻材料的另外的具体例为从由钛酸钡(BaTiO3)、钛酸铅(PbTiO3)、钛酸铋镧((Bi，La)4Ti3O12：BLT)、锆钛酸铅(Pb(Zr，Ti)O3：PZT)、锆钛酸铅镧((PbLa)(ZrTi)O3：PLZT)、钽酸铋锶(SrBi2Ta2O3：SBT)、钛酸铋(Bi4Ti3O12)和铌酸锂(LiNbO3)构成的组选出的任意一种氧化物铁电体。难蚀刻材料具有在干蚀刻中物理反应为主体这样的特征。难蚀刻材料还具有在使用了抗蚀层的通常的干蚀刻加工中蚀刻速率为0.1～1μm/min这样的特征。难蚀刻材料还具有在通过Cl类或F类气体进行了干蚀刻的情况下蚀刻速率极端低这样的特征。通常，熔点大于或等于1000℃等的高熔点材料容易成为难蚀刻材料。此外，为了方便，将与难蚀刻材料相比容易蚀刻的材料也称为“易蚀刻材料”。作为易蚀刻材料，例如存在Si。
如果考虑到高频动作时，则优选化合物基板11的厚度处于10μm～200μm的范围内。这是因为如果化合物基板11的厚度小于10μm，则具有在化合物基板11产生裂缝的风险，并且化合物基板11的绝缘性也降低。为了确保绝缘性，优选化合物基板11的电阻率大于或等于1×105[Ωcm]。但是，也可以不限于该优选的范围而规定化合物基板11的厚度，化合物基板11的厚度也可以小于10μm或超过200μm。
半导体层12的材料为GaN、AlGaN、InAlN、AlN或金刚石等。半导体层12也可以是由上述GaN等材料的任意者构成的单一半导体层。或者，也可以是层叠有由从上述GaN等材料选择出大于或等于两种的不同种类材料构成的多个半导体层。半导体层12的厚度通常小于或等于10μm，但也可以超过10μm。
源极电极13、漏极电极14、栅极电极15及背面金属16的材料可以是单一的金属元素，也可以是合金。作为单一金属元素，也可以使用从由Cu、Ti、Al、Au、Ni、Nb、Pd、Pt、Cr、W、Ta及Mo构成的组选择出的一种元素。作为合金，也可以使用AuGe、AuGa及AuSn等。另外，也可以通过进行热处理或离子注入等，使源极电极13等具有欧姆性。
图2是用于说明本发明的实施方式1涉及的半导体装置1的通路孔附近的构造及散热效果的图。锥形通路孔17具备内壁面17a及底面17b。底面17b与源极电极13的背面相同。内壁面17a由化合物基板11的壁面11c和半导体层12的壁面12a构成。
锥形通路孔17具有锥角θh。锥角θh是内壁面17a和底面17b所成的角度。优选锥角θh为92～160度。其理由如下。背面金属16具有将来自晶体管的发热散到外部的作用。如果锥角θh低于92度，则来自栅极电极15正下方的半导体层12的发热难以传导至背面金属16，因此散热效果降低。特别地，在将如SiC基板那样，与室温时相比高温时的导热率低的材料用于化合物基板11的情况下，有时高温时的热失控成为问题。另一方面，如果锥角θh超过160度，则通路孔周边的化合物基板11的强度降低，因此有时在化合物基板11产生裂缝。并且，由于通路孔周边的化合物基板11的绝缘性降低，因此容易产生背面金属与漏极电极或栅极电极之间的泄漏电流。根据这样的理由，优选锥角θh为92～160度。
优选锥形通路孔17形成于源极电极13正下方。特别地，在多指栅极的情况下，优选在与各个栅极电极15对应的源极电极13正下方形成锥形通路孔17。由此，除了能够改进高频特性之外，还能够改进晶体管的散热性。
对实施方式1涉及的装置的作用及效果进行说明。首先，对背面金属脱落抑制效果进行说明。为了比较，将锥形通路孔17和“二阶通路孔”相比较地进行说明。“二阶通路孔”是指具有台阶状槽构造的通路孔，该台阶状槽构造具有两个等级的大小(直径)。在产生了由背面金属成膜导致的内部应力、半导体装置1的高温动作时的由热膨胀率差导致的膜应力、及机械外力等的情况下，应力集中于二阶通路孔的台阶部分。向台阶部分的应力集中容易引起背面金属16的膜脱落。相对于此，由于锥形通路孔17没有台阶部分，因此能够对由应力集中引起的背面金属16的膜脱落进行抑制。接着，对散热性提高效果进行说明。如图2的箭头Vr所示，能够将栅极电极15正下方的半导体层12处的从晶体管动作时的发热位置P至背面金属16为止的散热距离设为比垂直通路孔(图2的虚线)的情况短距离D。因此，与垂直通路孔(图2的虚线)相比锥形通路孔17的散热性高。
能够对实施方式1涉及的半导体装置1实施下述各种变形。例如，化合物基板11的材料也可以是GaAs及InP等其它化合物半导体。
也可以不形成半导体层12而仅由化合物基板11形成晶体管。即，设置于化合物基板11的“表面11a侧”的晶体管10不仅包含在形成于化合物基板11的表面11a处的半导体层12之上设置的晶体管10，还包含直接设置于化合物基板11的表面11a处的晶体管。
在图2中，化合物基板11的壁面11c和半导体层12的壁面12a相对于底面17b具有相同的锥角θh。但是，化合物基板11的壁面11c和半导体层12的壁面12a也可以具有不同的锥角θh。例如，也可以是与化合物基板11的壁面11c相对于底面17b所成的角度相比，半导体层12的壁面12a相对于底面17b所成的角度小。作为具体例，也可以是化合物基板11的壁面11c相对于底面17b成大于或等于92度的角度，但半导体层12的壁面12a相对于底面17b垂直。
在图2中，化合物基板11的壁面11c和半导体层12的壁面12a无台阶地连接。但是，如果半导体层12的厚度为10μm以内，则化合物基板11的壁面11c和半导体层12的壁面12a也可以高度不同。
锥形通路孔17也可以不形成于源极电极13正下方。在化合物基板11设置替代源极电极13的通路孔用承接金属即可。由此，也可以将源极电极13和锥形通路孔17错开配置。此外，在实施方式1中对使源极电极13接地的方式的半导体装置1进行了说明。相对于此，也可以在使漏极电极14或栅极电极15接地的情况下，在漏极电极14或栅极电极15的正上方设置锥形通路孔17。
此外，半导体装置1所具有的锥形通路孔17的个数也可以为1个。也可以在半导体装置1并存锥形通路孔17和不呈锥形的垂直通路孔。
锥形通路孔17的内壁面17a在图1等所示的剖视中为直线倾斜锥形。另一方面，作为变形例，在图1等所示的剖视中，内壁面17a也可以曲线地倾斜。在内壁面17a呈曲线倾斜锥形的情况下，在图1等所示的剖视中内壁面17a可以为向外侧凸出的凸曲面，或者也可以为向内侧凹陷的凹曲面。例如，也可以是通过将内壁面17a设为在剖视中成为凸曲面的曲线倾斜锥形，从而使锥形通路孔17的入口直径以比图2所示的直线倾斜锥形大的变化率拓宽。由此，能够进一步提高散热性。
图3是表示本发明的实施方式1的变形例涉及的半导体装置1的图。也可以如图3那样在半导体装置1应用针状凸凹20及微小金属体21的末端处理。内壁面17a具有针状凸凹20。针状凸凹20的顶端由微小金属体21遮盖。背面金属16覆盖微小金属体21及针状凸凹20。微小金属体21可以为与背面金属16相同的材料，也可以为不同的材料。由于在锥形通路孔17的内壁面17a添加针状凸凹20而产生锚定效果，因此能够改进背面金属16和内壁面17a的密合性。通过与背面金属16不同的微小金属体21将针状凸凹20的顶端进行末端处理即遮盖。由此，能够进一步改进背面金属16的密合性。难蚀刻材料、高熔点材料难以在材料之间产生原子的扩散，缺乏化学反应性。因此，在将这些材料用于化合物基板11的情况下，存在产生背面金属16的膜脱落的风险。在这一点上，在图3涉及的变形例中能够改进背面金属16和内壁面17a的密合性。此外，是否通过金属原子遮盖了针状凸凹20的端部能够使用通常的元素分析方法(光电子分光法、能量分散型X射线分析、二次离子质量分析等)来确认。
图4及图5是表示本发明的实施方式1的变形例涉及的半导体装置2、3的图。在化合物基板11设置有相邻的多个锥形通路孔17。使背面11b的被多个锥形通路孔17夹着的第一区域R1比背面11b的除了第一区域R1之外的第二区域R2薄。特别地，在多指型的晶体管构造中，在被多个锥形通路孔17夹着的第一区域R1能够使化合物基板11变薄。由此，能够缩短从发热位置P至背面金属16为止的距离，因此能够提高晶体管的散热性。在化合物基板11整体的厚度薄的情况下，丧失半导体装置1的机械强度，由裂缝导致的破损等成为问题。在这一点上，在实施方式1中，在第二区域R2能够使化合物基板11的厚度足够厚，因此能够提高机械强度并且改进散热性。特别地，在将SiC基板用于化合物基板11的情况下，SiC基板的导热率在高温时降低。在这一点上，根据实施方式1，通过使栅极电极15正下方的基板厚度变薄，从而易于将热量传导至背面金属膜，因此还具有使相对于温度变化的散热性稳定化的效果。此外，化合物基板11的第一区域R1的形状也可以如图4的半导体装置2那样为在剖视中朝向背面侧变尖的凸起，也可以如图5的半导体装置3那样，为以具有朝向背面侧的平坦部分的方式在剖视中呈梯形的形状。在化合物基板11处，第一区域R1比第二区域R2薄即可。
[实施方式1涉及的制造方法]
实施方式1涉及的制造方法适于制造实施方式1涉及的半导体装置1。图6是表示本发明的实施方式1涉及的半导体装置的制造方法的流程图。图7～图13是表示本发明的实施方式1涉及的半导体装置的制造方法的图。特别地，图11是用于说明本发明的实施方式1涉及的半导体装置的制造方法中的干蚀刻的图。
在图6所示的流程图中，首先，进行表面电极形成工序(步骤S100)。如图7所示，通过有机金属气相生长法、分子束外延法等在化合物基板11之上形成半导体层12。然后，在化合物基板11的表面侧形成源极电极13、漏极电极14、栅极电极15。也可以与需要对应地，在源极电极13等之上层叠绝缘膜等保护膜、及电阻膜。
化合物基板11的材料为化合物半导体或Al2O3。化合物基板11的材料是使用了抗蚀层的干蚀刻的蚀刻速率为0.1～1μm/min的难蚀刻材料。
接着，进行金属掩模形成工序(步骤S102)。金属掩模形成工序包含图8所示的供电层形成工序(步骤S104)和图9所示的化学镀工序(步骤S106)。
如图8所示，在供电层形成工序(步骤S104)中，在化合物基板11的背面11b设置供电层18。通过使背面11b的一部分没有被供电层18覆盖，从而在锥形金属掩模19设置利用图9在后面记述的金属掩模开口19a。供电层18是使用抗蚀层通过剥离工艺或蚀刻工艺形成的。为了防止氧化，供电层18也可以使用Au、Pt、Pd等贵金属类金属。供电层18的主成分也可以与锥形金属掩模19的主成分相同，由此能够提高干蚀刻加工时的加工速率的稳定性。另外，也可以在供电层18和化合物基板11之间设置密合层。供电层18也可以是多层构造。
在化学镀工序(步骤S106)中，通过使用包含催化剂毒物的化学镀液对供电层18实施化学镀，从而形成锥形金属掩模19。如图9所示，在化合物基板11的背面11b形成具备金属掩模开口19a的锥形金属掩模19。金属掩模开口19a使背面11b的一部分露出，并且金属掩模开口19a的缘部19b朝向背面11b而具有正锥形。
催化剂毒物具有通过吸附于镀膜而对镀层生长进行抑制的功能。由于在供电层18的端部，催化剂毒物浓度变高，因此妨碍镀层生长。另一方面，由于在供电层18的中央部，催化剂毒物浓度变低，因此推进镀层生长。由此，能够形成具有锥状的端部的化学镀膜作为锥形金属掩模19。为了确保干蚀刻加工耐性，优选锥形金属掩模19的主成分为从由Cr、Cu、Ni及Al构成的组选择出的1种金属元素。锥形金属掩模19的主成分也可以是这些金属元素的合金。
优选化学镀液所包含的催化剂毒物为下述第一～第五物质的任意者。第一物质为从由铅、铋、锑、碲及铜离子构成的组选出的至少1种金属离子。第二物质为硫化物。第三物质为氮化物。第四物质为聚乙二醇。第五物质为乙炔类醇。优选地，优选第一～第五物质作为催化剂毒物以0.1～40mg/L包含于化学镀液。
锥角θh能够通过化学镀液中的催化剂毒物浓度来调整。例如，在由硫酸镍和次磷酸钠构成的通常的化学镀镍液中加入了铅的情况下，锥角θh为如下所示。在化学镀镍液中，加入了0.5mg/L的铅的情况下的锥角θh为35度，加入了1.0mg/L的铅的情况下的锥角θh为12度，加入了1.5mg/L的铅的情况下的锥角θh为6度。通过对化学镀液的构成及使用条件进行变更，也能够变更为与上述不同的锥角θh。
另外，在除了催化剂毒物之外，包含用于促进镀敷反应的反应促进剂的情况下，有时丧失锥状。在该情况下，需要对催化剂毒物和反应促进剂的浓度进行调整，以保持锥状。具体而言，优选使催化剂毒物浓度比反应促进剂浓度高。
接着，进行干蚀刻工序(步骤S108)。在干蚀刻工序中，从锥形金属掩模19之上进行干蚀刻。通过该干蚀刻，对金属掩模开口19a的缘部19b及从金属掩模开口19a露出的化合物基板11进行蚀刻。由此，如图10所示，能够在化合物基板11形成锥形通路孔17。图11所示的虚线L1～L6示意性地表示干蚀刻工序中的干蚀刻的进展。如图11中的虚线L3、L4所示，由于锥形金属掩模19的缘部19b通过干蚀刻而逐渐后退，因此随着干蚀刻的进行，金属掩模开口19a的开口直径连续地扩大。通过干蚀刻在化合物基板11以虚线L1→L2的方式挖掘出槽，并且由干蚀刻形成的槽的侧壁以虚线L5→L6的方式成为锥状。通过直至贯穿化合物基板11为止进行干蚀刻，能够在化合物基板11形成距离化合物基板11的背面11b越深则越细的单段锥形通路孔17。
在实施方式1中，通过使用包含F及Cl的蚀刻气体而进行干蚀刻，从而形成锥形通路孔17。选择“包含F及Cl的蚀刻气体”的理由如下。首先，在干蚀刻中，存在通过化学反应生成在常温以下挥发的物质，该物质脱离的反应。作为一个例子是在-50℃下挥发的AsF3等。为了实现高选择比，优选使用生成物在常温下不脱离的掩模材料。关于这一点，通常通过使用包含Cl及F的气体，能够通过锥形金属掩模19生成用于实现高选择性的非挥发性物质。锥形金属掩模19使用如下材料，即，在使用F类及Cl类气体进行干蚀刻时生成非挥发性物质，并且在高功率等离子体下也相对于化合物基板11材料具有高选择比。具体而言，优选锥形金属掩模19的材料使用Ni、Cr、Cu、Al。例如在Ni掩模的情况下，通过F类蚀刻气体而生成NiF2那样的非挥发性物质。NiF2的挥发点为1760度。F类气体能够使用SF6、CF4、NF3、PF5、BF3、CHF3等。Cl类气体能够使用Cl2、SiCl4等。
干蚀刻的主要原理有2个，这2个原理是“由离子进行的溅射”及“由蚀刻气体的化学反应进行的反应性蚀刻”。在实施方式1中，能够主要仅通过由离子实现的溅射效果进行化合物基板11的干蚀刻。因此，各向异性蚀刻变得显著，能够在化合物基板11加工出深的孔。并且，在实施方式1中，通过使用将金属掩模开口19a的缘部19b设为锥状的锥形金属掩模19，能够形成锥状的通路孔。
但是，实施方式1涉及的制造方法并不限于“包含F及Cl的蚀刻气体”，可以与需要对应地，与其它蚀刻气体混合，也可以仅使用溴类气体等其它蚀刻气体进行加工。
此外，在实施方式1中使用锥形金属掩模19，不使用抗蚀掩模。其理由如下。由于SiC等化合物材料为难蚀刻材料，因此在干蚀刻中需要天线1000W那样的由高功率等离子体进行的高输出。这里，“高功率等离子体”是指在以ICP方式为代表的蚀刻装置中施加了大于或等于天线功率1000W的情况。以往不存在能够以实用级别使用于高功率等离子体下的化合物材料的蚀刻中的抗蚀材料。在实施方式1中通过使用锥形金属掩模19，即使化合物基板11材料为难蚀刻材料也能够在化合物基板11形成单段锥形通路孔17。
接着，在金属掩膜去除工序(步骤S110)中，去除锥形金属掩模19。可以使用适于各种金属材料的酸、碱等进行湿蚀刻，也可以进行干蚀刻加工。此外，供电层18可以去除，也可以就这样残留。
接着，进行背面金属形成工序(步骤S112)。背面金属16具有将处于不同位置的源极电极间设为相同电位的作用，具有改进高频特性的效果。
根据以上说明过的制造方法，能够对具备锥形通路孔17的半导体装置1进行制造。
此外，也可以进一步进行金属填埋工序。就金属填埋工序而言，通过从背面11b侧用镀膜对锥形通路孔17内进行填埋，从而进一步改进散热性。根据锥形通路孔17，通过通常的电镀也能够容易地用金属对其内部进行填埋。另外，也可以使用通路孔填充型的镀敷液。
对实施方式1涉及的制造方法的优点进行说明。通过用作难蚀刻材料的干蚀刻加工所用的锥形金属掩模19而形成单段锥形通路孔17的技术是本申请的发明人首先想到的新的独特的技术。下面，一边参照关联技术一边对实施方式1所具有的优点进行说明。
在上述“二阶通路孔”的情况下，形成多个锥形金属掩模19，由此由重叠偏移导致的通路孔形状波动成为问题。相对于此，在实施方式1中，由于只要使用1个锥形金属掩模19即可，因此能够对通路孔形状波动进行抑制。另外，在背面金属16之上使用电镀而形成镀膜的情况下，由于电场集中，在二阶通路孔的台阶部分(凸部)成膜速率变高，但在二阶通路孔的底部成膜速率变低。其结果，有时会在二阶通路孔底部附近形成孔洞。相对于此，在实施方式1中由于是没有台阶部分的单段锥形通路孔17，因此在深度方向上通路孔开口直径连续地减少。通过这样的无台阶的连续的开口形状，即使锥形通路孔17的底面17b附近的成膜速率慢，也能够形成没有孔洞的镀膜。另外，根据实施方式1，能够使锥形通路孔17的底面17b的开口直径比锥形通路孔17的入口的开口直径小。因此，能够将构成锥形通路孔17的底面17b的源极电极13设为小面积，因此能够实现半导体装置1的芯片收缩。
通过由实施方式1涉及的金属掩模形成工序(步骤S102)形成锥形金属掩模19，从而不使用特殊的加工装置且不进行高温下的加工，也能够形成再现性良好的锥形通路孔17。如果为了说明该效果而举出关联技术作为对比例，则首先作为第一关联技术而想到使用锥形抗蚀层。但是，即便想要使用锥形抗蚀层，锥形抗蚀层的干蚀刻加工耐性低，难以用作难蚀刻材料的干蚀刻加工掩模。另外，作为第二关联技术，想到使用基于反锥形抗蚀图案进行的锥形镀敷工艺。但是，该第二关联技术由于抗蚀层侧面形状变形等理由而存在缺乏再现性这样的问题。并且，由于该第二关联技术是通过在离子溅射(各向异性蚀刻)后进一步对金属掩模进行反应性蚀刻(各向同性蚀刻)而加工为锥状的方法，因此还存在锥状的再现性低的问题。与这些关联技术相比，通过使用锥形金属掩模19，在实施方式1中制造上的实用性高。
接着，对镀敷基底进行说明。作为关联技术，存在在锥型的化学镀膜的基底形成供电层18和绝缘膜，将该绝缘膜用于镀膜的图案化的技术。在该关联技术中，在不去除绝缘膜而是在绝缘膜之上重叠了背面金属16的构造中，SiN及SiO2等绝缘膜夹于化合物基板11和背面金属16之间。这样的构造存在绝缘膜使半导体装置的散热性降低这样的缺点。在这一点上，在对实施方式1和该关联技术进行比较的情况下，它们的区别在于，在实施方式1中没有使用绝缘膜，因此能够对散热性降低进行抑制。
此外，化合物半导体中的GaAs及InP通常用于高频器件及光器件的领域。GaAs及InP的镀敷反应性高，如果在化学镀处理时表面露出，则镀层会生长。但是，通过使用镀敷反应性低的化合物基板11，在实施方式1中不使用绝缘膜也能够实现镀膜的图案化。镀敷反应性低的化合物基板材料为SiC、SiC、GaN及Al2O3等。
实施方式1涉及的供电层18具备用于供镀敷液渗入的间隙18a。如果在想要通过抗蚀图案将镀膜图案化时存在厚的抗蚀层，则向镀膜端面的催化剂毒物的供给不足，因此得不到镀膜的锥状。在实施方式1中，通过间隙18a对这样的问题进行抑制。
在供电层18为与锥形金属掩模19不同的材料的情况下，由于在干蚀刻加工推进的同时将供电层18暴露在等离子体环境下，有时会妨碍干蚀刻加工，使化合物基板11的加工速率不稳定化。因此，优选将供电层18和锥形金属掩模19的主成分设为相同的金属。
能够针对实施方式1涉及的制造方法实施下述各种变形。
化合物基板11的材料也可以是GaAs及InP等其它化合物半导体。另外，也可以向在化合物基板11之上形成的其它绝缘膜或保护膜等之上层叠锥形金属掩模19。也可以通过从这些绝缘膜等之上实施干蚀刻而形成锥形通路孔17。
也能够在内壁面17a附加针状凸凹20和微小金属体21的末端处理。这是制造图3涉及的构造的技术。步骤S108的干蚀刻工序也可以是利用微型掩模效果而在锥形通路孔17的内壁面17a形成针状凸凹20。“微型掩模效果”是如下效果，即，锥形金属掩模19的干蚀刻所产生的微小金属体21重新粘着于化合物基板11，从而该微小金属体21作为不连续地覆盖内壁面17a的微小掩模而起作用。如果更详细地说明，则如上所述，干蚀刻与“由离子进行的溅射”及“由蚀刻气体的化学反应进行的反应性蚀刻”这2种物理现象有关。离子溅射为各向异性蚀刻，与此相对，反应性蚀刻为各向同性蚀刻。通过使用难蚀刻材料，能够对反应性蚀刻进行抑制并且以离子溅射为主进行蚀刻加工。在通路孔深度方向上进行干蚀刻的过程中，锥形金属掩模19的蚀刻所生成的微小金属体21粘着于内壁面17a。微小金属体21成为微小掩模，而且，通过对反应性蚀刻进行抑制并且进行各向异性蚀刻，从而在内壁面17a形成针状凸凹20。换言之，“针状凸凹”为针状的粗糙部。
此外，与微型掩模效果相伴，针状凸凹20的顶端由微小金属体21覆盖(参照图3)。将其也称为“末端处理”。其结果，能够改进背面金属16的密合性。
对用于良好地得到微型掩模效果的优选的温度条件进行说明。为了得到良好的微型掩模效果，优选将蚀刻装置的工作台温度设为大于或等于-20℃。其理由在于如果工作台温度比-20℃低则微型掩模效果过强，存在引起由掩模重新粘着导致的通路孔开口不良的风险。另外，为了得到良好的微型掩模效果，优选将蚀刻装置的工作台温度设为小于或等于200℃。其理由在于如果超过200℃，则反应性蚀刻变强，因此难以得到微型掩模效果。如果考虑到这些，则为了得到微型掩模效果，进一步优选使蚀刻装置的工作台温度处于-20℃～200℃的范围内。另外，在干蚀刻中，由于由等离子体带来的热量输入的影响，晶片温度与工作台温度相比上升100℃左右。因此，更优选将工作台温度设为小于或等于100℃。另外，根据处理时间等工艺条件，由等离子体带来的热量输入的程度不同。根据工艺条件，工作台温度有时上升大于或等于100℃。因此，作为考虑了实用性的温度条件，更优选将工作台温度范围设为0℃～50℃。此外，为了稳定地进行干蚀刻，更优选在蚀刻装置的工作台设置冷却加热机构。此外，也可以在室温下进行干蚀刻工序。“室温”是指没有针对蚀刻装置的工作台及化合物基板11从外部系统进行加热和冷却的状态。作为室温的具体温度，也可以是300K即27℃。也可以在例如小于或等于23℃的温度进行干蚀刻工序。可以在零下温度区域进行干蚀刻工序，但在该情况下根据上述理由，优选使工作台温度处于-20℃～0℃的范围内。
图14是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的流程图。图15～图19是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。在本变形例中，对步骤S102的金属掩模形成工序及步骤S108的干蚀刻工序施加了变形。步骤S100、S110及S112与使用图6说明过的上述内容相同。
在步骤S102的金属掩模形成工序中实施如下变形。在锥形金属掩模19设置相邻的2个金属掩模开口19a。将由2个金属掩模开口19a夹着的第一部分19d形成得比第一部分19d之外的第二部分19e薄。具体而言，在化学镀工序中，通过在第一部分19d设置镀层生长停止面19c，能够抑制镀层生长。由此，能够使第一部分19d比第二部分19e薄。通过对供电层18所具有的间隙18a的间隔和锥形金属掩模19所具有的缘部19b的锥角进行调整，能够决定第一部分19d的厚度。图15示出本变形例涉及的锥形金属掩模19完成后的情况。
将步骤S108的干蚀刻工序分为图16所示的干蚀刻中途及图17所示的干蚀刻完成时而进行说明。在步骤S108的干蚀刻工序中，在第一部分19d消失后也继续干蚀刻。由此，如图16所示，在化合物基板11的干蚀刻中途，第一部分19d消失，第二部分19e残留下来(步骤S108a)。然后，通过推进干蚀刻，得到图17所示的干蚀刻完成时的构造。如图17所示，能够使化合物基板11的背面11b的第一部分19d正下方的第一区域R1比背面11b的第二部分19e正下方的第二区域R2薄(步骤S108b)。
之后，进行步骤S110的金属掩膜去除工序(图18)及步骤S112的背面金属形成工序(图19)。根据图19所示的构造，如在实施方式1中使用图4说明过的那样，能够缩短发热位置P和背面金属16的距离。因此，能够改进半导体装置2的散热性。
图20是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的流程图。图21～图28是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。通过图20～图28说明的本变形例在半导体装置的制造方法中利用支撑基板26。该变形例涉及的制造方法在通过图6说明过的流程图中，在表面电极形成工序和金属掩模形成工序之间追加了支撑基板粘贴工序(步骤S120)，在背面金属形成工序后追加了支撑基板剥离工序(步骤S122)。支撑基板粘贴工序是在化合物基板11的表面11a侧通过粘接剂25粘贴支撑基板26的工序。由于在实施方式1中在化合物基板11的表面11a形成有半导体层12，因此支撑基板26粘贴于半导体层12。但是，在省略了半导体层12的情况下，也可以在化合物基板11的表面11a直接粘贴支撑基板26。支撑基板剥离工序是从化合物基板11取下支撑基板26的工序。
在图20所示的流程图中，首先如图21所示，进行表面电极形成工序(步骤S100)。之后，如图22所示，进行支撑基板粘贴工序(步骤S120)。在支撑基板粘贴工序中，经由在化合物基板11的表面11a涂敷的粘接剂25，支撑基板26粘贴于化合物基板11的表面11a侧。通过支撑基板26，薄板化后的化合物基板11的输送变得容易，除此之外还能够防止化合物基板11的翘曲、开裂。粘接剂25也可以使用抗蚀层、有机树脂、或蜡等。粘接剂25是出于确保密合性的目的和保护半导体装置1的表面11a侧的目的而使用的。优选支撑基板26使用具有充分机械强度的Si、SiC、蓝宝石或玻璃等化合物基板。
接着，进行图23所示的供电层形成工序(步骤S104)及图24所示的化学镀工序(步骤S106)，形成锥形金属掩模19。在供电层18之上形成锥形金属掩模19时，优选在化学镀液的温度小于或等于100℃的低温下进行。这是为了防止粘接剂25的溶解。如果进行超过100℃的高温烘烤而使抗蚀层产生热塌边，则存在粘接剂25溶解，化合物基板11从支撑基板26脱落的风险。
接着，如图25所示，进行干蚀刻工序(步骤S108)。优选干蚀刻在小于或等于100℃的低温下进行。这是为了防止粘接剂25的溶解。接着，进行图26所示的金属掩膜去除工序(步骤S110)及图27所示的背面金属形成工序(步骤S112)。
接着，进行支撑基板剥离工序(步骤S122)。具体而言，使粘接剂25溶解，如图28所示支撑基板26从化合物基板11脱落。
在实施方式1中，通过直至贯穿化合物基板11为止进行干蚀刻，从而形成锥形通路孔17。但是，也能够通过在贯穿化合物基板11之前结束干蚀刻，形成图29所示的锥形沟槽(Tapered Trench)105或图30及图31所示的锥形台面(Tapered Mesa)214。为了方便，将锥形通路孔17、锥形沟槽105及锥形台面214也统称为“锥形槽”。
图29是表示通过本发明的实施方式1涉及的半导体装置的制造方法制造出的具有锥形沟槽105的半导体装置4的图。实施方式1涉及的制造方法例如也能够用于功率器件的纵向型MOSFET的沟槽构造的制造方法。
图29所示的半导体装置4是具备反转型的MOSFET的碳化硅半导体装置。就半导体装置4而言，通过对向栅极电极109的施加电压进行控制，在位于锥形沟槽105侧面的基极区域103的表面部形成沟道区域。通过形成沟道区域，电流经由源极区域106及漂移层102在第一电极112及第二电极113之间流动。就锥形沟槽105而言，成为漂移层102的表面侧的入口宽度为W3，底部宽度为W2。与入口宽度W3相比底部宽度w2小。在漂移层102中的锥形沟槽105的底部的下方设置有深层104。深层104具有比底部宽度w2宽的宽度w1。深层104配置为包围锥形沟槽105的两角部105a并且与基极区域103分离。
锥形沟槽105的形成能够通过应用实施方式1涉及的制造方法而实现。具体而言，在漂移层102即n型半导体层102、n+型源极区域106及体p型层107之上，形成由化学镀形成的锥形金属掩模19。从锥形金属掩模19之上进行干蚀刻加工。由此，能够将锥形沟槽105的侧壁设为锥状，能够使底部宽度w2比锥形沟槽105的入口宽度W3小。
这里，参照沟槽构造的形成方法涉及的关联技术而进行说明。作为关联技术，存在在n型半导体层102、n+型源极区域106及体p型层107之上，对蚀刻掩模进行成膜后，在锥形沟槽105的形成预定区域使蚀刻掩模开口这样的方法。在进行使用了该蚀刻掩模的各向异性蚀刻后，进行各向同性蚀刻。由此，存在将锥形沟槽105的入口宽度W3增大，将底部宽度w2缩小，将锥形沟槽105的侧壁设为锥状这样的关联技术。但是，通过该关联技术得到的锥形沟槽105的形状波动大，存在缺乏形状的再现性这样的问题。为了对在施加电场时锥形沟槽105处的电场集中进行抑制，优选对沟槽形状的波动进行抑制。在这一点上，通过使用实施方式1涉及的制造方法，能够以良好的再现性形成影响漏极耐压的锥状的沟槽构造。因此，防止在高电压下栅极绝缘膜108破损。
图30及图31是表示通过本发明的实施方式1涉及的半导体装置的制造方法制造出的具有锥形台面214的半导体装置5的图。实施方式1涉及的制造方法例如也能够用于半导体受光元件的台面构造的制造方法。半导体装置5为半导体受光元件，具体而言，是10Gb/s、传输距离大于或等于80km的高速、长距离的波长复用系统用的受光元件。图30是表示半导体装置5的剖视图，图31是其俯视图。图31是从受光面侧观察半导体装置5。
如图30所示，在n型InP化合物基板201之上依次层叠有InGaAs光吸收层202、多重反射层203、InP障壁层204、AlInAs倍增层205、p型InP电场缓和层206、InGaAs光吸收层207、InGaAsP缓变层(graded layer)208、InP窗口层209及InGaAs接触层210。下面，为了方便，将n型InP化合物基板201及其之上层叠的层也统称为“化合物半导体基板220”。
InP窗口层209及InP障壁层204与InGaAs光吸收层202、207相比带隙大。多重反射层203由InP层和InGaAs层构成。InGaAs光吸收层202、207并不限于InGaAs，也可以是InGaAsP及AlGaInAs等。InP障壁层204并不限于InP，也可以是AlInAs、AlGaInAs、InGaAsP等。也可以省略InP障壁层204。
在InP窗口层209的一部分设置有受光区域即p型杂质扩散区域211。阳极电极212设置于p型杂质扩散区域211之上，具有供光入射的开口。在n型InP化合物基板201的下表面设置有阴极电极213。在p型杂质扩散区域211的外侧在InGaAs光吸收层207及InP窗口层209设置有锥形台面214。在InGaAs接触层210之上及锥形台面214内壁设置有由SiN膜构成的无反射膜215。无反射膜215兼任表面保护膜。
夹着锥形台面214而在p型杂质扩散区域211的相反侧、InGaAs光吸收层202、多重反射层203、InGaAs光吸收层207及InP窗口层209设置有p型杂质扩散区域216。就半导体装置5而言，在锥形台面214的整个外侧设置有p型杂质扩散区域216。在p型杂质扩散区域216之上的整面设置有金属膜217。
p型杂质扩散区域216到达InGaAs光吸收层202，金属膜217经由p型杂质扩散区域216与InGaAs光吸收层202连接。金属膜217与阳极电极212及阴极电极213电连接。
为了在化合物半导体基板220形成锥形台面214，能够利用实施方式1的制造方法。首先，为了在InGaAs接触层210之上对镀敷反应进行抑制而形成SiN膜。接着，在SiN膜之上形成供电层18图案。并且，通过具有催化剂毒物的化学镀液形成锥形金属掩模19。通过从锥形金属掩模19之上进行干蚀刻，从而形成锥形台面214。在形成锥形台面214后，形成无反射膜215，对半导体装置5的表面进行保护。此外，在图31所示的俯视观察中，锥形台面214为环状。
优选在形成了锥形台面214后，形成无反射膜215前，对锥形台面214的表面进行清洗。这是因为，如果在锥形台面214内残留锥形金属掩模19的残渣物则成为泄露原因。作为清洗方法，也可以通过干蚀刻或湿蚀刻，对锥形台面214内的半导体进行光蚀刻。或者，也可以使用超声波清洗、喷雾清洗及极低温气溶胶清洗等物理清洗方法。
作为在半导体层形成锥形台面214的关联技术，通常还存在使用了盐酸类、溴化氢类、或溴类蚀刻液的湿蚀刻方法。这是因为如果使用这些湿蚀刻液则能够进行各向同性的蚀刻，能够形成锥状的台面构造。但是，上述湿蚀刻液为扩散限速的蚀刻液，存在由于蚀刻容器内的液体的对流而使蚀刻速率变化大的缺点。由于该缺点，存在锥形台面的尺寸控制性低这样的问题。另一方面，在实施方式1中使用锥形金属掩模19，进行尺寸控制性优异的干蚀刻加工。因此，能够以良好的再现性形成锥状的台面槽。
能够将应用于锥形通路孔17的实施方式1及实施方式1涉及的变形例应用于锥形沟槽105及锥形台面214。例如在锥形沟槽105及锥形台面214处，内壁面和底面所成的锥角也可以为92～160度。此外，在形成激光二极管的条带构造的情况下，也可以使用实施方式1的上述变形例涉及的制造方法。能够将形成于化合物基板11的锥形台面214设为激光二极管的条带构造。
锥形沟槽105及锥形台面214是设置于n型半导体层102或化合物半导体基板220的槽。锥形沟槽105及锥形台面214是槽越深的位置槽的宽度越窄那样的正锥状。锥形沟槽105的内壁面被栅极绝缘膜108覆盖，锥形台面214的内壁面被无反射膜215覆盖。但是，将锥形沟槽及锥形台面的内壁面覆盖的膜并不限于绝缘膜及保护膜。作为变形例，由实施方式1涉及的制造方法形成的其它锥形沟槽及锥形台面的内壁面也可以被金属膜或半导体膜覆盖。
图32是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的流程图。图33～图35是表示本发明的实施方式1的变形例涉及的半导体装置的制造方法的图。图32所示的本变形例替代图6流程图中的步骤S102而具有步骤S202。在步骤S202涉及的金属掩模形成工序中，使用防镀层生长掩模30。
在图32的流程图中，首先，进行步骤S100涉及的表面电极形成工序。
接着，进行金属掩模形成工序(步骤S202)。金属掩模形成工序包含供电层形成工序(步骤S204)、防镀层生长掩模形成工序(步骤S206)、化学镀工序(步骤S106)、防镀层生长掩模去除工序(步骤S208)。
首先，在供电层形成工序(步骤S204)中，在化合物基板11的背面11b整体设置供电层18。在本变形例涉及的步骤S204中，背面11b整体被供电层18覆盖。在这一点上，与在图6的流程图的步骤S104中在供电层18设置了间隙18a的工序(参照图8)不同。
接着，在防镀层生长掩模形成工序(步骤S206)中，如图33所示，供电层18的一部分被防镀层生长掩模30覆盖。防镀层生长掩模30由抗蚀层形成。仅供电层18中的被防镀层生长掩模30覆盖的部分的镀层生长受到抑制。
接着，在化学镀工序中，通过与图6中说明过的步骤S106相同的方法，如图34所示形成锥形金属掩模19。
接着，在防镀层生长掩模去除工序(步骤S208)中，在形成了锥形金属掩模19后去除防镀层生长掩模30。如图35所示，通过去除防镀层生长掩模30而将供电层18露出。
之后，与图6中说明过的流程图相同地，依次进行干蚀刻工序(步骤S108)、金属掩膜去除工序(步骤S110)、背面金属形成工序(步骤S112)。
在将抗蚀层用作镀敷时的掩模时，优选将抗蚀层厚度抑制为比锥形金属掩模19充分薄的膜厚度。例如小于或等于2μm的膜厚度。这是因为在超过这个膜厚度的情况下，难以将锥形金属掩模19的缘部19b形成为锥状。即，优选直至锥形金属掩模19比防镀层生长掩模30厚为止进行化学镀工序。防镀层生长掩模30也可以不由抗蚀层形成而由SiO及SiN等绝缘膜形成。锥形金属掩模19也可以形成得厚至防镀层生长掩模30的2倍～10倍，由此，能够使锥形金属掩模19的缘部19b成为充分的锥形。
此外，也可以省略防镀层生长掩模去除工序(步骤S208)。在该情况下，在步骤S106后进入步骤S108而进行干蚀刻。由此，通过干蚀刻对防镀层生长掩模30进行蚀刻，也可以就这样对供电层18及化合物基板11进行干蚀刻。
实施方式2.
在实施方式1涉及的制造方法中，也可以替代化合物基板11而使用单元素半导体基板311。图36是表示本发明的实施方式4涉及的半导体装置的制造方法的流程图。在实施方式1的步骤S100中准备化合物基板11而对其实施表面电极形成工序，相对于此，在实施方式2中准备单元素半导体基板311而对其实施表面电极形成工序(步骤S400)。其它工序与实施方式1相同。在实施方式1中说明过的各种变形例也能够相同地应用于实施方式2。
图37是表示本发明的实施方式2涉及的半导体装置301的剖视图。实施方式2涉及的半导体装置301是在实施方式1涉及的半导体装置1的基础上将化合物基板11替换为单元素半导体基板311。单元素半导体基板311的材料例如为IV族半导体即Si及Ge等。单元素半导体基板311具备表面311a及背面311b，与实施方式1相同地设置有将表面311a和背面311b贯穿的锥形通路孔17。
在实施方式1中说明过的各种变形例也能够相同地应用于实施方式2，能够对材料及构造等进行各种变形。例如，源极电极13、漏极电极14、栅极电极15及背面金属16的材料的变形与实施方式1相同。锥角θh也优选为92～160度。另外，也可以应用图4及图5所示的变形例，在单元素半导体基板311设置相邻的多个锥形通路孔17，被多个锥形通路孔17夹着的第一区域R1比第一区域R1之外的第二区域R2薄。
图38是表示通过本发明的实施方式2涉及的半导体装置的制造方法制造出的锥形沟槽305的剖视图。图39是表示通过本发明的实施方式2涉及的半导体装置的制造方法制造出的锥形台面314的剖视图。在图38及图39中，为了方便，以将单元素半导体基板311的上下反转的方式进行图示。通过在贯穿单元素半导体基板311前结束干蚀刻工序(步骤S108)，由此，也可以如图38所示在单元素半导体基板311的表面311a侧形成锥形沟槽305，也可以如图39所示在单元素半导体基板311的表面311a侧形成锥形台面314。
在本说明书中使用了“表面”及“背面”这样的表述，但这些术语单纯是针对一个层及一个基板等区分一个面及与其相反侧的面的含义。因此，除了在特定的实施方式或变形例中特别地限定了“表面”及“背面”的含义的情况之外，在本说明书中“表面”及“背面”也可以单纯改称为“第一面”及“与第一面相反侧的第二面”。
标号的说明
1～5、301半导体装置
10晶体管
11化合物基板
11a表面
11b背面
11c化合物基板的壁面
12半导体层
12a半导体层的壁面
13源极电极
14漏极电极
15栅极电极
16背面金属
17锥形通路孔
17a内壁面
17b底面
18供电层
18a间隙
19锥形金属掩模
19a金属掩模开口
19b缘部
19d第一部分
19e第二部分
20针状凸凹
21微小金属体
25粘接剂
26支撑基板
30防镀层生长掩模
102n型半导体层(漂移层)
103基极区域
104深层
105、305锥形沟槽
105a两角部
106n+型源极区域
107p型层
108栅极绝缘膜
109栅极电极
112第一电极
113第二电极
201化合物基板
202、207光吸收层
203多重反射层
204障壁层
205倍增层
206电场缓和层
208缓变层
209窗口层
210接触层
211p型杂质扩散区域
212阳极电极
213阴极电极
214、314锥形台面
215无反射膜
216p型杂质扩散区域
217金属膜
220化合物半导体基板
311单元素半导体基板

Claims (21)

1.一种半导体装置的制造方法，其具备：
金属掩模形成工序，在基板的背面形成具备开口的锥形金属掩模，所述开口使所述背面的一部分露出，且所述开口的缘部朝向所述背面具有正锥形；
干蚀刻工序，通过从所述锥形金属掩模之上对所述开口的所述缘部及从所述开口露出的所述基板进行干蚀刻，从而在所述基板形成锥形槽；以及
金属掩模去除工序，将所述锥形金属掩模去除。
2.根据权利要求1所述的半导体装置的制造方法，其中，
所述金属掩模形成工序包含：
供电层形成工序，在所述基板的所述背面设置供电层；以及
化学镀工序，通过使用包含催化剂毒物的化学镀液对所述供电层实施化学镀，从而形成所述锥形金属掩模，
通过使所述背面的所述一部分不被所述供电层覆盖，从而在所述锥形金属掩模设置所述开口。
3.根据权利要求1所述的半导体装置的制造方法，其中，
所述金属掩模形成工序包含：
供电层形成工序，在所述基板的所述背面设置供电层；
设置将所述供电层的一部分覆盖的防镀层生长掩模的工序；以及
化学镀工序，通过使用包含催化剂毒物的化学镀液，对所述供电层的从所述防镀层生长掩模露出的部分实施化学镀，从而形成所述锥形金属掩模，
在去除所述防镀层生长掩模后或从所述防镀层生长掩模之上进行所述干蚀刻工序。
4.根据权利要求3所述的半导体装置的制造方法，其中，
以使得所述锥形金属掩模比所述防镀层生长掩模厚的方式实施所述化学镀。
5.根据权利要求2至4中任一项所述的半导体装置的制造方法，其中，
所述催化剂毒物包含如下中的任意物质：
从由铅、铋、锑、碲及铜离子构成的组选出的至少1种金属离子；
硫化物；
氮化物；
聚乙二醇；以及
乙炔类醇。
6.根据权利要求5所述的半导体装置的制造方法，其中，
所述化学镀液以0.1～40mg/L包含所述物质。
7.根据权利要求2至6中任一项所述的半导体装置的制造方法，其中，
所述供电层的主成分与所述锥形金属掩模的主成分相同。
8.根据权利要求1至7中任一项所述的半导体装置的制造方法，其中，
还具备：
在所述金属掩模形成工序前，在所述基板的表面侧通过粘接剂对支撑基板进行粘贴的工序；以及
在所述金属掩膜去除工序后，从所述基板剥离所述支撑基板的工序。
9.根据权利要求1至8中任一项所述的半导体装置的制造方法，其中，
所述锥形金属掩模的主成分为铬、铜、镍或铝。
10.根据权利要求1至9中任一项所述的半导体装置的制造方法，其中，
在所述锥形金属掩模设置相邻的多个所述开口，将所述锥形金属掩模中的由所述多个开口夹着的第一部分形成得比所述锥形金属掩模中的除了所述第一部分之外的第二部分薄，
在所述干蚀刻工序中，在通过所述多个开口而使所述第一部分消失后还继续干蚀刻，由此使所述背面的所述第一部分的正下方的第一区域比所述背面的所述第二部分的正下方的第二区域薄。
11.根据权利要求1至10中任一项所述的半导体装置的制造方法，其中，
所述基板的材料为化合物半导体或Al2O3。
12.根据权利要求1至10中任一项所述的半导体装置的制造方法，其中，
所述基板的材料是使用了抗蚀层的干蚀刻的蚀刻速率为0.1～1μm/min的难蚀刻材料。
13.根据权利要求11或12所述的半导体装置的制造方法，其中，
在所述干蚀刻工序中，通过所述锥形金属掩模的干蚀刻所产生的微小金属体重新粘着于所述基板，从而将所述微小金属体作为掩模而在所述锥形槽的内壁面形成针状凸凹。
14.根据权利要求1至11中任一项所述的半导体装置的制造方法，其中，
所述基板的材料为单元素半导体。
15.一种半导体装置，其具备：
化合物基板，其具有表面及背面；
半导体器件，其设置于所述表面侧；
锥形通路孔，其设置于所述背面；以及
背面金属，其以覆盖所述锥形通路孔的内壁面的方式设置于所述背面侧，
所述锥形通路孔距离所述背面越深变得越细，且从所述背面到所述表面为止不具有台阶。
16.根据权利要求15所述的半导体装置，其中，
所述内壁面具有针状凸凹。
17.根据权利要求16所述的半导体装置，其中，
所述针状凸凹的顶端被微小金属体遮盖，
所述背面金属遮盖所述微小金属体及所述针状凸凹。
18.根据权利要求17所述的半导体装置，其中，
所述微小金属体和所述背面金属为不同的材料。
19.根据权利要求15至18中任一项所述的半导体装置，其中，
在所述化合物基板设置相邻的多个所述锥形通路孔，
所述背面的被所述多个所述锥形通路孔夹着的第一区域比所述背面的除了所述第一区域之外的第二区域薄。
20.根据权利要求15至19中任一项所述的半导体装置，其特征在于，
所述锥形通路孔的锥角为92～160度。
21.一种半导体装置，其具备：
化合物基板，其具有第一面及与所述第一面相反侧的第二面；
锥形沟槽或锥形台面，其设置于所述化合物基板的所述第一面；以及
膜，其覆盖所述锥形沟槽的内壁面或所述锥形台面的内壁面，
所述锥形沟槽或所述锥形台面呈距离所述化合物基板的所述第一面越深的位置宽度变得越窄的锥形，
所述内壁面具有针状凸凹。
CN201780088667.3A 2017-03-24 2017-03-24 半导体装置的制造方法及半导体装置 Active CN110447091B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012100 WO2018173275A1 (ja) 2017-03-24 2017-03-24 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
CN110447091A true CN110447091A (zh) 2019-11-12
CN110447091B CN110447091B (zh) 2023-03-21

Family

ID=61020719

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780088667.3A Active CN110447091B (zh) 2017-03-24 2017-03-24 半导体装置的制造方法及半导体装置

Country Status (5)

Country Link
US (1) US11121034B2 (zh)
JP (1) JP6265307B1 (zh)
CN (1) CN110447091B (zh)
DE (1) DE112017007305B4 (zh)
WO (1) WO2018173275A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114981937A (zh) * 2020-01-22 2022-08-30 三菱电机株式会社 半导体装置的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7070848B2 (ja) * 2018-07-26 2022-05-18 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
JP7076576B2 (ja) * 2018-12-27 2022-05-27 三菱電機株式会社 半導体素子構造
US10971612B2 (en) * 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
JP7304557B2 (ja) * 2019-07-16 2023-07-07 パナソニックＩｐマネジメント株式会社 プラズマエッチング方法および素子チップの製造方法
US11289377B2 (en) 2019-10-01 2022-03-29 Qorvo Us, Inc. Semiconductor chip suitable for 2.5D and 3D packaging integration and methods of forming the same
EP3886162A1 (en) * 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Contact structures in rc-network components
CN111883494B (zh) * 2020-07-21 2022-11-29 联合微电子中心有限责任公司 功率mosfet器件及其形成方法
DE102020213621A1 (de) 2020-10-29 2022-05-05 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Galliumnitrid-Leistungshalbleiterbauelement und Verfahren zur Herstellung des Galliumnitrid-Leistungshalbleiterbauelements

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228951A (ja) * 2005-02-17 2006-08-31 Fuji Photo Film Co Ltd 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路
US20090022885A1 (en) * 2005-02-08 2009-01-22 Fujifilm Corporation Metallic pattern forming method, metallic pattern obtained thereby, printed wiring board using the same, and tft wiring board using the same
US20090146261A1 (en) * 2006-11-30 2009-06-11 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
CN102593086A (zh) * 2011-01-12 2012-07-18 佳能株式会社 半导体装置和用于制造半导体装置的方法
CN103789764A (zh) * 2012-10-30 2014-05-14 三菱电机株式会社 半导体元件的制造方法、半导体元件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893757A (en) 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
JP2007311385A (ja) 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
JP5386962B2 (ja) 2008-12-12 2014-01-15 三菱電機株式会社 エッチング方法およびエッチング方法を用いた半導体装置の製造方法
JP5649356B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5760394B2 (ja) 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
JP5888027B2 (ja) * 2012-03-14 2016-03-16 富士通株式会社 半導体装置の製造方法
JP5856543B2 (ja) 2012-06-27 2016-02-09 東京エレクトロン株式会社 エッチング方法
JP2015204409A (ja) * 2014-04-15 2015-11-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法
JP6536941B2 (ja) 2015-04-02 2019-07-03 大日本印刷株式会社 蒸着マスク製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090022885A1 (en) * 2005-02-08 2009-01-22 Fujifilm Corporation Metallic pattern forming method, metallic pattern obtained thereby, printed wiring board using the same, and tft wiring board using the same
JP2006228951A (ja) * 2005-02-17 2006-08-31 Fuji Photo Film Co Ltd 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路
US20090146261A1 (en) * 2006-11-30 2009-06-11 Kabushiki Kaisha Toshiba Semiconductor device and fabrication method of the semiconductor device
CN102593086A (zh) * 2011-01-12 2012-07-18 佳能株式会社 半导体装置和用于制造半导体装置的方法
CN103789764A (zh) * 2012-10-30 2014-05-14 三菱电机株式会社 半导体元件的制造方法、半导体元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114981937A (zh) * 2020-01-22 2022-08-30 三菱电机株式会社 半导体装置的制造方法

Also Published As

Publication number Publication date
DE112017007305T5 (de) 2020-01-02
JPWO2018173275A1 (ja) 2019-03-28
CN110447091B (zh) 2023-03-21
US20200098634A1 (en) 2020-03-26
JP6265307B1 (ja) 2018-01-24
WO2018173275A1 (ja) 2018-09-27
US11121034B2 (en) 2021-09-14
DE112017007305B4 (de) 2022-12-15

Similar Documents

Publication Publication Date Title
CN110447091A (zh) 半导体装置的制造方法及半导体装置
CN100573822C (zh) 衬底及其制备方法以及半导体器件及其制备方法
US6855593B2 (en) Trench Schottky barrier diode
CN101950924B (zh) 半导体光学元件的制造方法
JP6661637B2 (ja) Ｉｉｉ−ｎデバイスの凹部に形成されるオーミックコンタクト
CN102290350B (zh) 利用cmp技术的具有平坦表面的沟槽mos势垒肖特基整流器
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
US7671383B2 (en) Semiconductor device and method of producing the same
CN110491932B (zh) 氮化镓肖特基二极管及其制作方法
WO2023005203A1 (zh) 垂直结构led芯片及其制造方法
JP2012160485A (ja) 半導体装置とその製造方法
JPH07273404A (ja) 半導体レーザーダイオード製造方法
JP2010129585A (ja) 半導体装置の製造方法
CN113363153A (zh) 具有减少的处理步骤sic电子器件的制造方法和sic电子器件
TWI692039B (zh) 半導體裝置的製作方法
CN109326522B (zh) 一种金刚石异质结二极管器件的制备方法
JP2003332689A (ja) リッジ状導波半導体レーザの自己位置合わせ式製造方法
JP3466543B2 (ja) ショットキーバリア型半導体装置とその製造方法
JP5655642B2 (ja) 半導体装置の製造方法
CN109873026A (zh) 一种具有沟槽电极结构的碳化硅二极管及其制造方法
RU2084988C1 (ru) Способ изготовления омических контактов к планарной стороне структуры с локальными областями низколегированных полупроводников группы а3в5
JPH06310752A (ja) 炭化ケイ素発光ダイオード素子
JP3850459B2 (ja) ＳｉＣ縦型半導体装置の製造方法
JPS5830170A (ja) 化合物半導体素子およびその電極形成法
JP2023102470A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant