CN102593086A - 半导体装置和用于制造半导体装置的方法 - Google Patents
半导体装置和用于制造半导体装置的方法 Download PDFInfo
- Publication number
- CN102593086A CN102593086A CN2012100082549A CN201210008254A CN102593086A CN 102593086 A CN102593086 A CN 102593086A CN 2012100082549 A CN2012100082549 A CN 2012100082549A CN 201210008254 A CN201210008254 A CN 201210008254A CN 102593086 A CN102593086 A CN 102593086A
- Authority
- CN
- China
- Prior art keywords
- hole
- semiconductor substrate
- inclined surface
- semiconductor device
- sidewall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 139
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title abstract description 8
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 229910052751 metal Inorganic materials 0.000 claims abstract description 61
- 239000002184 metal Substances 0.000 claims abstract description 61
- 230000004888 barrier function Effects 0.000 claims description 64
- 238000005530 etching Methods 0.000 claims description 37
- 238000005240 physical vapour deposition Methods 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 16
- 230000008021 deposition Effects 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 120
- 230000015572 biosynthetic process Effects 0.000 description 14
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 239000010931 gold Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000009713 electroplating Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 4
- 229960000909 sulfur hexafluoride Drugs 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229920002396 Polyurea Polymers 0.000 description 2
- 229910018503 SF6 Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229920000052 poly(p-xylylene) Polymers 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910000676 Si alloy Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000004873 anchoring Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及半导体装置和用于制造半导体装置的方法。一种半导体基板，包括从第一表面向第二表面延伸的通孔。充当通孔的底部的电极焊盘层被设置在第二表面上。绝缘层被形成在半导体基板的第一表面和通孔的侧壁上。金属层被形成在半导体基板的第一表面和通孔的侧壁上，其中，绝缘层介于其间并直接在通孔的底部上形成。在通孔的侧壁上形成倾斜表面，使得通孔的底部具有比通孔的开口端的开口尺寸小的开口尺寸。倾斜表面具有凹凸部。
Description
技术领域
本发明涉及半导体装置和制造半导体装置的方法，该半导体装置具有在诸如微机电系统(MEMS)基板的半导体基板中形成的通孔上的金属层。
背景技术
近年来，在诸如微机电系统(MEMS)基板的半导体基板中形成的通孔上具有导电层的半导体装置已被用作用于半导体存储器、图像拾取元件、传感器和发光元件的半导体芯片。该通孔在其底部上具有电极焊盘(pad)层。这样的半导体装置在诸如每一个包括半导体芯片的层的半导体封装的领域、用于微机械(micromachine)的集成电路板的领域以及连接到喷墨头的主体的半导体模块的领域的各种领域中被应用和开发。
这样的半导体装置包括半导体基板中的通孔，该通孔在其底部上具有电极焊盘层。该通孔在其侧壁上具有绝缘层，并在其中具有金属层(参见美国专利No.7,442,642)。该结构可最小化在将半导体基板的前侧的电极与半导体基板的后侧的电极电连接时半导体基板和金属层之间的电泄漏。层间绝缘层设置于半导体基板和电极焊盘层之间。
一般地，半导体基板中的通孔的从其开口端向其底部延伸的侧壁垂直于该半导体基板的表面。由此，存在这样的问题，即，绝缘层或金属层趋向于从半导体基板中的通孔脱落。
为了解决这个问题，在一种提出的结构中，靠近通孔底部(电极焊盘层)的部分(扩大部分)的开口尺寸大于靠近通孔的开口端的部分的开口尺寸(参见美国专利No.7,732,925)。在通孔的扩大部分中形成绝缘层和金属层可减小绝缘层或金属层从半导体基板剥落的可能性，这是因为绝缘层和金属层被挂在(catchon)扩大部分上。因此，在扩大部分上令人满意地形成的绝缘层和金属层可减小绝缘层或金属层从半导体基板剥落的可能性。
但是，在这样的在通孔中具有扩大部分的结构中，要沉积的粒子有时不能到达扩大部分，导致在扩大部分中不良(poor)的绝缘层或金属层。当通过物理气相沉积(在下文中称为PVD)形成绝缘层或金属层时，这尤其明显。更具体地说，在PVD中，要沉积的粒子直线地进入通孔。因此，向开口端延伸的邻近扩大部分的侧壁阻拦粒子到达扩大部分。这导致不充分的沉积。不充分的沉积可能使绝缘层或金属层剥落。扩大部分中的不连续的金属层可能导致断开连接(disconnection)。
发明内容
本发明的各方面提供半导体装置和用于制造半导体装置的方法，在该半导体装置中，有效地防止通孔中的绝缘层和金属层剥落。
本发明的各方面提供一种半导体装置，该半导体装置包括：半导体基板，具有从半导体基板的第一表面向半导体基板的第二表面延伸的通孔；电极焊盘层，被设置在半导体基板的第二表面上，该电极焊盘层充当通孔的底部；绝缘层，被设置在半导体基板的第一表面上和通孔的侧壁上；以及金属层，被设置在绝缘层上和通孔的底部上，其中，通孔的侧壁具有倾斜表面，使得通孔的底部具有比通孔的开口端的开口尺寸小的开口尺寸，并且，该倾斜表面具有凹凸部(asperity)。
根据本发明的各方面，在通孔的侧壁的倾斜表面上的凹凸部可增强绝缘层和金属层到通孔的侧壁的粘附，从而有效地减小通孔中的绝缘层或金属层从半导体基板剥落的可能性。
根据下面的参照附图的示例性实施例的描述，本发明的进一步的特征将变得清晰。
附图说明
图1是根据本发明的实施例的半导体装置的示意性横截面图。
图2A是图1中的由交替长短划线指示的部分的放大示意图，示出了通孔的倾斜表面和包括第一垂直表面的其近旁(vicinity)。
图2B是图1中的由交替长短划线指示的部分的放大示意图，示出了通孔的倾斜表面和不包括第一垂直表面的其近旁。
图3A是在半导体装置的制造中形成掩模层的处理的示意图。
图3B是在半导体装置的制造中形成通孔的处理的示意图。
图3C是在半导体装置的制造中去除掩模层的处理的示意图。
图4A是在半导体装置的制造中形成绝缘层的处理的示意图。
图4B是在半导体装置的制造中形成金属层的处理的示意图。
图4C是在半导体装置的制造中形成导电层的处理的示意图。
图5A是在形成通孔的处理中通过BOSCH方法在倾斜表面上的凹凸部的沉积的解释图。
图5B是在形成通孔的处理中通过BOSCH方法在倾斜表面上的凹凸部的蚀刻的解释图。
图6A是通孔中的具有台阶(step)的倾斜表面和该倾斜表面的近旁的放大示意图。
图6B是通孔中的具有脊(ridge)和槽(groove)的倾斜表面以及该倾斜表面的近旁的放大示意图。
图7A是形成图6B所示的倾斜表面和凹凸部的处理的解释图，示出了在封闭端(closed-end)孔的底部上的灰色调(gray-tone)掩模的形成。
图7B是图6B的解释图，示出了在形成灰色调掩模之后对半导体基板的蚀刻。
图7C是图6B的解释图，示出了通孔的完成。
具体实施方式
下面将参照附图详细地描述本发明的实施例。图1是根据本发明的实施例的半导体装置的示意性横截面图。图1中示出的半导体装置100包括半导体基板1。半导体基板1包括从第一表面1a向第二表面1b延伸的通孔2。半导体基板1可以由诸如硅的半导体材料制成。电极焊盘层4在半导体基板1的第二表面1b上形成并充当通孔2的底部2a。电极焊盘层4可以由诸如单独的铝或者具有铜或硅的铝合金的金属(导电材料)制成。因此，通孔2由充当底部2a的电极焊盘层4和半导体侧壁2b构成。在半导体基板1的第二表面1b上的电极焊盘层4和层间绝缘层3被钝化层5覆盖，该钝化层5由绝缘树脂材料制成。
半导体装置100包括设置于半导体基板1的第一表面1a和通孔2的侧壁2b上的绝缘层6、设置于通孔2的底部2a和绝缘层6上的金属层7、以及设置于金属层7上的导电层8。金属层7包括阻挡层9和种子(seed)层10。
绝缘层6可以由无机或有机材料制成。无机材料的例子包括，但不限于，硅氮化物(silicon nitride)和硅氧化物(silicon oxide)。有机材料的例子包括，但不限于，聚对二甲苯(parylene)、聚酰亚胺(polyimide)和聚脲(polyurea)。绝缘层6也可以由任何其它具有好的绝缘特性的材料制成。阻挡层9可以由钛、钽、或钨、或者它们的合金或氮化物，或者主要由镍、铬、钴或钼构成的材料制成。阻挡层9也可以由任何其它材料制成，只要该材料可以将种子层10和电极焊盘层4之间的相互扩散(interdiffusion)最小化并且具有足够低的电阻即可。种子层10和导电层8可以由例如但不限于铜、金、银或镍的相同的材料制成。
金属层7和导电层8可以通过通孔2将设置于半导体基板1的第一表面1a上的功能部件(例如半导体元件)(未示出)电连接到设置于第二表面1b上的另一功能部件(例如半导体元件)(未示出)。这样，金属层7和导电层8在半导体基板1的第一表面1a和通孔2的侧壁2b上形成，而绝缘层6介于它们之间，以便将半导体基板1与金属层7和导电层8电绝缘。
绝缘层6和金属层7(阻挡层9和种子层10)可以通过化学气相沉积(在下文中称为CVD)或物理气相沉积(PVD)来形成。在气相沉积中，有时应当留意在半导体基板1上的功能部件或者用于该功能部件的材料的耐热性。更具体地说，半导体基板1在CVD的情况下比在PVD的情况下暴露于更高的温度。因此，金属层7或绝缘层6可能不能通过CVD来形成。在这种情况下，金属层7或者绝缘层6可以通过PVD以低温形成而不是通过CVD形成。
导电层8可以使用种子层10作为阴极通过电镀来形成。尽管在图1中，通孔2中的导电层8具有基本上均匀的厚度，但是可以用导电层8填充通孔2。
尽管在上述实施例中，导电层8设置于由阻挡层9和种子层10构成的金属层7上，但是也可以使用主要由金属构成的导电墨。
图2A和2B是图1中的由交替的长短划线指示的部分的放大示意图，示出了通孔的倾斜表面和该倾斜表面的近旁。如图2A所示，根据本实施例，倾斜表面2d在通孔2的侧壁2b上形成，从而使得通孔2的底部2a具有比通孔2的开口端2c的开口尺寸小的开口尺寸。倾斜表面2d具有针状凹凸部2e。通孔2的侧壁2b具有第一垂直表面2f和第二垂直表面2g。第一垂直表面2f相对于倾斜表面2d靠近通孔2的底部被放置。第二垂直表面2g相对于倾斜表面2d靠近通孔2的开口端被放置。
倾斜表面2d是倾斜的，以便从通孔2的开口端2c被观察到(以便面向通孔2的开口端2c)。这样，要通过PVD被沉积的粒子可以令人满意地沉积到通孔2上，而不被遮蔽效应(shadowing effect)影响。换句话说，通过PVD形成金属层7和绝缘层6可以避免在通孔2上的不足的沉积。自然，通过CVD进行的金属层7和绝缘层6的形成也可以避免在通孔2上的不足的沉积。通孔2中的绝缘层6和金属层7通过凹凸部2e的作用而牢固地粘附到半导体基板1上，由此减小了绝缘层6或金属层7从半导体基板1剥落的可能性。
倾斜表面2d可以设置于通孔2的底部2a近旁。如图2B所示，第一垂直表面2f可以非常短或者可以不存在。这样，通孔2的侧壁2b可以由倾斜表面2d和第二垂直表面2g构成。尽管在本实施例中只有一个倾斜表面2d，但是，其中介入有垂直表面的在通孔2的深度方向上的多个倾斜表面也具有基本上相同的效果。
凹凸部2e可以具有0.2μm或更大且10μm或更小的平均高度Rc。具有小于0.2μm的平均高度Rc的凹凸部不能通过锚定效应(anchoring effect)来增强种子层10的粘附。具有大于10μm的平均高度Rc的凹凸部不能被绝缘层6、阻挡层9和种子层10覆盖。可以使用扫描电子显微镜(SEM)、通过对在通孔2中具有凹凸部2e的倾斜表面2d的抛光横截面进行观测来测量凹凸部2e的平均高度Rc。
第一垂直表面2f的长度H1可以是半导体基板1的厚度H2的1/50～1/4。当第一垂直表面2f的长度H1小于半导体基板1的厚度H2的1/50时，这趋向于在电极焊盘层4的近旁导致不足的蚀刻。第一垂直表面2f的长度H1至少为半导体基板1的厚度H2的1/50，是因为这样可以易于形成通孔2。当第一垂直表面2f的长度H1大于半导体基板1的厚度H2的1/4时，侧壁2b上的在电极焊盘层4近旁的绝缘层6或金属层7的部分趋向于从半导体基板1剥落。由此，第一垂直表面2f的长度H1可以为半导体基板1的厚度H2的1/4或更小。
通孔2的在第一垂直表面2f处的开口尺寸W1可以为通孔2的在第二垂直表面2g处的开口尺寸W2的1/2至9/10。当开口尺寸W1为9/10或者更大但小于开口尺寸W2时，倾斜表面2d太小，以致难以增强绝缘层6和金属层7的粘附。因此，开口尺寸W1可以是开口尺寸W2的9/10或者更小。当开口尺寸W1小于开口尺寸W2的一半时，第一垂直表面2f的在电极焊盘层4近旁的开口尺寸W1过小。这导致在PVD的情况下不良的沉积，使得难以增强绝缘层6或金属层7的粘附。由此，开口尺寸W1可以至少为开口尺寸W2的一半。
第一垂直表面2f和第二垂直表面2g不一定垂直于通孔2的底部2a(电极焊盘层4)，而是可以与通孔2的底部2a(电极焊盘层4)形成83度或更大且93度或更小的角度。倾斜表面2d可以与通孔2的底部2a(电极焊盘层4)形成零度或更大且小于83度的角度。当第一垂直表面2f和第二垂直表面2g与底部2a形成小于83度的角度时，随着半导体基板1的厚度增大或者随着通孔2的纵横比(长度/宽度比例)增大，通孔2之间的距离增大。这限制了设计自由度。当第一垂直表面2f和第二垂直表面2g与底部2a形成大于93度的角度时，这导致PVD中不良的沉积，使得难以增强绝缘层6或金属层7的粘附。
下面将描述用于制造半导体装置100的方法。图3A到图3C和图4A到图4C是制造半导体装置100的处理的示意图。图3A示出形成掩模层的处理。图3B示出形成通孔的处理。图3C示出去除掩模层的处理。图4A示出形成绝缘层的处理。图4B示出形成金属层的处理。图4C示出形成导电层的处理。
如图3A所示，掩模层101在半导体基板1的第一表面1a上形成(形成掩模层的处理)。掩模层101具有面向设置于半导体基板1的第二表面1b上的电极焊盘层4的开口101a。
如图3B所示，从通过形成掩模层的处理形成的掩模层101的开口101a向电极焊盘层4延伸的通孔2通过BOSCH方法在半导体基板1中被形成(形成通孔的处理)。BOSCH方法涉及交替的蚀刻和沉积。如图3C所示，例如通过使用蚀刻气体来去除掩模层101(去除掩模层的处理)。
如图4A所示，绝缘层6在半导体基板1的第一表面1a和通过形成通孔的处理所形成的通孔2的侧壁2b上被形成(形成绝缘层的处理)。在本实施例中，绝缘层6通过CVD被形成。只要半导体基板1可被维持在低于功能部件的最大容许温度的温度，则绝缘层6可通过CVD被形成。否则，绝缘层6可通过PVD被形成。
如图4B所示，由阻挡层9和种子层10构成的金属层7通过PVD在半导体基板1的第一表面1a上和在通孔2的内部被形成(形成金属层的处理)。更具体地说，在形成金属层的处理中，金属层7在半导体基板1的第一表面1a和通孔2的侧壁2b上被形成(其中在它们之间介入有绝缘层6)，并且在通孔2的底部2a(电极焊盘层4)上直接形成。在金属层7的形成中，在通过PVD进行的阻挡层9的形成之后，接着的是通过PVD进行的种子层10的形成。通过PVD形成金属层7的原因在于通过CVD形成金属层7可能导致半导体基板1的温度高于功能部件的最大容许温度。如图4C所示，导电层8在金属层7上被形成(形成导电层的处理)。在形成导电层的处理中，导电层8通过电镀被形成。
在根据本实施例的形成通孔的处理中，倾斜表面2d在通孔2的侧壁2b上被形成，并且凹凸部2e在倾斜表面2d上被形成。倾斜表面2d和凹凸部2e通过BOSCH方法被形成，BOSCH方法涉及交替地供应蚀刻气体和用于保护侧壁的气体，以交替地执行蚀刻和用于保护侧壁2b的沉积。
更具体地说，蚀刻气体是六氟化硫(sulfur hexafluoride)，侧壁保护气体是C4F8。蚀刻是在两个条件下执行的。第一条件涉及对于每单位时间的大约20％到50％的施加时间使用脉冲偏压的低功率蚀刻。如在本文中所使用的，短语“20％到50％的施加时间”指例如在1到12秒之间的单位时间的20％到50％。第二条件涉及对于每单位时间的大约1％到10％的施加时间使用高功率偏压的蚀刻。在形成通孔的处理中，随着蚀刻在通孔2的深度方向上进行，蚀刻速率逐渐从第一条件降低到第二条件，从而使得通孔2的底部2a的开口尺寸小于通孔2的开口端2c的开口尺寸。这导致在通孔2的侧壁上形成倾斜表面2d。
在形成倾斜表面2d之后，对应于第一垂直表面2f的部分通过交替地执行蚀刻和沉积被形成。如图5A所示，所述沉积在倾斜表面2d上形成保护膜201。保护膜201可具有不均匀的厚度。
如图5B所示，保护膜201然后被蚀刻。通过沉积所形成的保护膜201的残留物202残余在倾斜表面2d上。进一步的蚀刻在倾斜表面2d上形成凹凸部2e，而残留物202充当掩模。
在通孔2的侧壁2b的倾斜表面2d上形成的凹凸部2e可以增强绝缘层6和金属层7到通孔2的侧壁2b的粘附，并且有效地降低通孔2中的绝缘层6或金属层7从半导体基板1剥落的可能性。这可以提高半导体装置的可靠性。
已经描述了在倾斜表面2d上的针状凹凸部2e的形成。根据另一个实施例，如图6A所示，台阶22e可以在倾斜表面22d上被形成。第一垂直表面22f可以相对于倾斜表面22d靠近通孔22的底部被设置。第二垂直表面22g可以相对于倾斜表面22d靠近通孔22的开口端被设置。
在该实施例中，形成掩模层的处理、去除掩模层的处理、形成绝缘层的处理、形成金属层的处理、以及形成导电层的处理如上面所述的那样，但是形成通孔的处理不同。更具体地说，蚀刻气体是六氟化硫，侧壁保护气体是C4F8。蚀刻是在两个条件下执行的。第一条件涉及对于每单位时间的大约20％到50％的施加时间使用脉冲偏压的低功率蚀刻。第二条件涉及对于每单位时间的大约1％到10％的施加时间使用高功率偏压的蚀刻。随着蚀刻在通孔22的深度方向上进行，蚀刻速率从第一条件逐步地(stepwise)减小到第二条件，从而使得通孔22的底部22a的开口尺寸小于通孔22的开口端的开口尺寸。本文所使用的短语“逐步地减小”意指通过改变功率，例如，以每5秒5W的增量从50W改变到170W来减小蚀刻速率。由此，具有凹凸部22e的倾斜表面22d在通孔22的侧壁22b上被形成。
在通孔22的侧壁22b的倾斜表面22d上形成的凹凸部22e可以增强绝缘层6和金属层7到通孔22的侧壁22b的粘附，并且有效地减小通孔22中的绝缘层6或金属层7从半导体基板1剥落的可能性。这可以提高半导体装置的可靠性。
根据再一个实施例，如图6B所示，脊和槽32e可以在倾斜表面32d上被形成。第一垂直表面32f可以相对于倾斜表面32d靠近通孔32的底部被设置。第二垂直表面32g可以相对于倾斜表面32d靠近通孔32的开口端被设置。
在该实施例中，形成掩模层的处理、去除掩模层的处理、形成绝缘层的处理、形成金属层的处理、以及形成导电层的处理如上面所述的那样，但是形成通孔的处理不同。将参考图7A到图7C对形成通孔的处理更具体地描述。如图7A所示，灰色调掩模301在半导体基板1的第一表面1a上被形成。灰色调掩模301具有小于掩模层101的开口的开口。更具体地说，当设置于玻璃板401上的遮光膜(例如，Cr)402和狭缝状掩模图案403与设置于半导体基板1的第一表面1a上的掩模层101相对地放置时，执行曝光。例如，用365-nm的紫外线光对于具有间隔为1.2μm或更小的狭缝的掩模图案进行照射。这将面向狭缝状掩模图案403的部分转换为灰色调掩模301，灰色调掩模301由掩模层101的材料制成。灰色调掩模301可以具有小于掩模层101的厚度的厚度，以便在形成通孔32期间使用BOSCH方法通过蚀刻而被去除。形成通孔32的蚀刻逐渐减小掩模层101的厚度。掩模层101具有这样的厚度，使得即使当通过形成通孔的处理形成通孔32时，掩模层101仍残余在半导体基板1的第一表面1a上。
如图7B所示，通过BOSCH方法交替地执行蚀刻和沉积，以形成对应于灰色调掩模301的开口的封闭端孔32B。同时，凹凸部32e在对应于灰色调掩模301的半导体基板1的第一表面1a上被形成。灰色调掩模301通过蚀刻被逐渐地并完全地去除。如图7C所示，通过BOSCH方法交替地执行蚀刻和沉积，以形成具有作为底部32a的电极焊盘层4的通孔32。以与蚀刻封闭端孔32B的底部32a的蚀刻速率相同的蚀刻速率蚀刻半导体基板1的已从中完全去除了灰色调掩模301的部分。这样，凹凸部的相对于封闭端孔32B的底部32a的高度(level)基本上维持在通孔32的第一垂直表面2f的长度，尽管过度蚀刻以提高处理的稳定性可以轻微地(大约1到2μm)降低该高度。
这样，倾斜表面32d在通孔32的侧壁32b的对应于灰色调掩模301的部分上被形成。凹凸部32e利用蚀刻通过灰色调掩模301在倾斜表面32d上被形成。
这样，在通孔32的侧壁32b的倾斜表面32d上形成的凹凸部32e可以增强绝缘层6和金属层7到通孔32的侧壁32b的粘附，并且有效地减小通孔32中的绝缘层6或金属层7从半导体基板1剥落的可能性。这可以提高半导体装置的可靠性。
例子
例子1
具有200μm的厚度的硅基板被用作半导体基板。该硅基板包括由二氧化硅(silicon dioxide)制成的层间绝缘层。在层间绝缘层上形成由铝-铜合金制成的电极焊盘层和半导体元件。该半导体元件电连接到电极焊盘层。在层间绝缘层和电极焊盘层上形成钝化层。该钝化层包括硅氧化物层和硅氮化物层。通过光刻法对抗蚀剂进行构图而在与半导体元件相对的基板上形成抗蚀剂掩模层。抗蚀剂掩模层具有直径为50μm的圆形开口。
通过BOSCH处理来蚀刻硅基板。蚀刻条件包括1800W的高频功率、150sccm的六氟化硫气体流速、和70sccm的C4F8气体流速。偏压条件从涉及对于40％的施加时间、功率为30W的脉冲偏压的条件向涉及对于3％的施加时间、功率为250W的条件连续地改变。该处理形成在其侧壁上具有第一垂直表面、倾斜表面和第二垂直表面的通孔。通孔的宽度在第二垂直表面处为50μm，在第一垂直表面处为42μm。第二垂直表面的长度为170μm。第一垂直表面的长度为15μm。倾斜表面具有平均高度(Rc)为0.9μm的凹凸部。如图2A所示，倾斜表面具有针状的凹凸部。
然后，通过阴极等离子体CVD在与半导体元件相对的基板和通孔的侧壁上形成由硅氧化物制成的绝缘层。如下地去除电极焊盘层上的绝缘层：首先，在与半导体元件相对的基板上形成由干膜抗蚀剂制成的掩模层。掩模层具有与通孔同心的直径为40μm的圆形开口。使用四氟化碳(carbon tetrafluoride)气体通过由干膜抗蚀剂制成的掩模层，通过反应离子蚀刻(下文中称为RIE)来蚀刻电极焊盘层上的绝缘层。
通过属于PVD类型的溅射来形成钛阻挡层和金种子层。通过在与半导体元件相对的半导体基板上进行电镀来形成金导电层。金导电层具有基本上均匀的平均5μm的厚度。所得到的半导体装置具有高的可靠性以及增强的绝缘层和金属层的粘附。
例子2
如例子1中那样，使用包含半导体元件并且具有200μm的厚度的硅基板。通过对抗蚀剂构图而在与半导体元件相对的基板上形成抗蚀剂掩模层。抗蚀剂掩模层具有直径为60μm的圆形开口。
在例子1中描述的条件下，通过BOSCH处理来蚀刻硅基板。偏压条件从涉及对于40％的施加时间、功率为30W的脉冲偏压的条件向涉及对于3％的施加时间、功率为250W的条件逐步地改变。该处理形成在其侧壁上具有第一垂直表面、倾斜表面和第二垂直表面的通孔。通孔的宽度在第二垂直表面处为60μm，在第一垂直表面处为45μm。第二垂直表面的长度为180μm。第一垂直表面的长度为10μm。倾斜表面具有平均高度(Rc)为1.2μm的凹凸部。如图6A所示，倾斜表面具有台阶。
然后，以与例子1中的方式相同的方式，通过阴极等离子体CVD来形成由硅氧化物制成的绝缘层。然后，形成掩模层。掩模层具有与通孔同心的直径为40μm的圆形开口。使用四氟化碳气体，通过RIE来蚀刻电极焊盘层上的绝缘层。
以与例子1中的方式相同的方式，通过属于PVD类型的溅射来形成钛阻挡层和金种子层。通过在与半导体元件相对的半导体基板上进行电镀来形成金导电层。金导电层具有基本上均匀的平均5μm的厚度。所得到的半导体装置具有高的可靠性以及增强的绝缘层和金属层的粘附。
例子3
如例子1中那样，使用包含半导体元件并且具有200μm的厚度的硅基板。通过对抗蚀剂构图而在与半导体元件相对的基板上形成抗蚀剂掩模层。抗蚀剂掩模层具有直径为60μm的圆形开口。
通过半透明膜将抗蚀剂掩模层的一部分曝光，以形成外直径为80μm的灰色调掩模。灰色调掩模具有直径为60μm的圆形开口。换句话说，形成具有直径为80μm的开口的掩模层和具有该掩模层的开口内的直径为60μm的开口的灰色调掩模。通过BOSCH处理蚀刻硅基板，以形成在其侧壁上具有第一垂直表面、倾斜表面和第二垂直表面的通孔。通孔的宽度在第二垂直表面处为80μm，在第一垂直表面处为60μm。第二垂直表面的长度为160μm。第一垂直表面的长度为40μm。倾斜表面具有平均高度(Rc)为0.6μm的凹凸部。如图6B所示，倾斜表面具有近似零度的倾斜角，并且具有脊和槽。
然后，以与例子1中的方式相同的方式，通过阴极等离子体CVD来形成由硅氧化物制成的绝缘层。然后，形成掩模层。掩模层具有与通孔同心的直径为50μm的圆形开口。使用四氟化碳气体，通过RIE蚀刻电极焊盘层上的绝缘层。
以与例子1中的方式相同的方式，通过属于PVD类型的溅射来形成钛阻挡层和金种子层。通过在与半导体元件相对的半导体基板上进行电镀来形成金导电层。金导电层具有基本上均匀的平均5μm的厚度。所得到的半导体装置具有高的可靠性以及增强的绝缘层和金属层的粘附。
虽然已参照示例性实施例描述了本发明，但是应该理解，本发明不限于所公开的示例性实施例。下面的权利要求的范围应该被给予最广义的解释，以涵盖所有这样的变型及等同的结构和功能。
Claims (9)
1.一种半导体装置，包括：
半导体基板，具有从半导体基板的第一表面向半导体基板的第二表面延伸的通孔；
电极焊盘层，被设置在半导体基板的第二表面上，所述电极焊盘层充当所述通孔的底部；
绝缘层，被设置在半导体基板的第一表面上和在所述通孔的侧壁上；以及
金属层，被设置在所述绝缘层上和在所述通孔的底部上，
其中，所述通孔的侧壁具有倾斜表面，使得所述通孔的底部具有比所述通孔的开口端的开口尺寸小的开口尺寸，并且，所述倾斜表面具有凹凸部。
2.根据权利要求1所述的半导体装置，其中，所述凹凸部具有0.2μm或更大且10μm或更小的平均高度Rc。
3.根据权利要求1所述的半导体装置，其中，所述通孔的侧壁具有第一垂直表面和第二垂直表面，第一垂直表面被设置为相对于所述倾斜表面靠近所述通孔的底部，第二垂直表面被设置为相对于所述倾斜表面靠近所述通孔的开口端。
4.根据权利要求3所述的半导体装置，其中，第一垂直表面的长度等于半导体基板的厚度的1/50～1/4。
5.根据权利要求3所述的半导体装置，其中，所述通孔在第一垂直表面处的开口尺寸为所述通孔在第二垂直表面处的开口尺寸的1/2～9/10。
6.一种用于制造半导体装置的方法，包括：
在半导体基板的第一表面上形成掩模层，所述掩模层具有面向被设置在半导体基板的第二表面上的电极焊盘层的开口；
在半导体基板中形成从所述掩模层的开口向电极焊盘层延伸的通孔，其中，所述通孔的侧壁具有带凹凸部的倾斜表面，使得所述通孔的底部具有比所述通孔的开口端的开口尺寸小的开口尺寸，并且，通过交替地执行蚀刻和沉积的BOSCH方法来形成所述倾斜表面；
在半导体基板的第一表面上和所述通孔的侧壁上形成绝缘层；以及
通过物理气相沉积，在半导体基板的第一表面的顶部和在所述通孔的内部形成金属层。
7.根据权利要求6所述的用于制造半导体装置的方法，其中，通过随着蚀刻在所述通孔的深度方向上进行而逐渐地降低蚀刻速率，在所述通孔的侧壁上形成所述倾斜表面，使得所述通孔的底部具有小于所述开口端的开口尺寸的开口尺寸，并且，通过使用保护膜的残留物作为掩模进行蚀刻而在所述倾斜表面上形成凹凸部，所述保护膜是通过沉积而在所述倾斜表面上形成的。
8.根据权利要求6所述的用于制造半导体装置的方法，其中，通过随着蚀刻在所述通孔的深度方向上进行而逐步地降低蚀刻速率，在所述通孔的侧壁上形成带凹凸部的倾斜表面，使得所述通孔的底部具有比所述开口端的开口尺寸小的开口尺寸。
9.根据权利要求6所述的用于制造半导体装置的方法，其中，在半导体基板的第一表面上形成灰色调掩模，在与所述掩模层的开口对应的部分中，所述灰色调掩模具有比所述掩模层的开口小的开口，然后，通过BOSCH方法形成到达所述电极焊盘层的通孔，由此在与所述灰色调掩模对应的通孔的侧壁上形成带凹凸部的倾斜表面。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011003580A JP5733990B2 (ja) | 2011-01-12 | 2011-01-12 | 半導体装置の製造方法 |
| JP2011-003580 | 2011-01-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102593086A true CN102593086A (zh) | 2012-07-18 |
| CN102593086B CN102593086B (zh) | 2015-12-09 |
Family
ID=45470352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210008254.9A Expired - Fee Related CN102593086B (zh) | 2011-01-12 | 2012-01-12 | 半导体装置和用于制造半导体装置的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8772944B2 (zh) |
| EP (1) | EP2477219A3 (zh) |
| JP (1) | JP5733990B2 (zh) |
| KR (1) | KR101505392B1 (zh) |
| CN (1) | CN102593086B (zh) |
| TW (1) | TWI476819B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347560A (zh) * | 2013-07-24 | 2015-02-11 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104617033A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| CN104637913A (zh) * | 2013-11-08 | 2015-05-20 | 三星电机株式会社 | 电子元件模块及其制造方法 |
| CN104701426B (zh) * | 2013-12-05 | 2017-07-28 | 上海蓝光科技有限公司 | 一种发光二极管的制造方法 |
| CN110447091A (zh) * | 2017-03-24 | 2019-11-12 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
| CN111115550A (zh) * | 2018-10-30 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 集成互补金属氧化物半导体-微机电系统器件及其制法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060094231A1 (en) * | 2004-10-28 | 2006-05-04 | Lane Ralph L | Method of creating a tapered via using a receding mask and resulting structure |
| CN1779962A (zh) * | 2004-10-26 | 2006-05-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| KR20080019429A (ko) * | 2006-08-28 | 2008-03-04 | 삼성전자주식회사 | 반도체 소자의 소자분리 구조 및 그 형성 방법 |
| JP2008294062A (ja) * | 2007-05-22 | 2008-12-04 | Sharp Corp | 半導体装置及びその製造方法 |
| CN101771020A (zh) * | 2009-01-05 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 具有圆齿状侧壁的穿透硅通孔 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4850392B2 (ja) | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
| JP4139803B2 (ja) | 2004-09-28 | 2008-08-27 | シャープ株式会社 | 半導体装置の製造方法 |
| JP4581915B2 (ja) * | 2005-08-26 | 2010-11-17 | パナソニック電工株式会社 | 貫通孔配線の製造方法 |
| FR2901635A1 (fr) * | 2006-06-09 | 2007-11-30 | Commissariat Energie Atomique | Dispositif de connexion tridimensionnel dans un substrat |
| US7910837B2 (en) * | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
| EP2338171B1 (en) * | 2008-10-15 | 2015-09-23 | ÅAC Microtec AB | Method for making an interconnection via |
| KR20110000960A (ko) * | 2009-06-29 | 2011-01-06 | 삼성전자주식회사 | 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법 |
-
2011
- 2011-01-12 JP JP2011003580A patent/JP5733990B2/ja not_active Expired - Fee Related
- 2011-12-23 EP EP11195494.7A patent/EP2477219A3/en not_active Withdrawn
-
2012
- 2012-01-05 US US13/344,396 patent/US8772944B2/en not_active Expired - Fee Related
- 2012-01-09 KR KR1020120002334A patent/KR101505392B1/ko active IP Right Grant
- 2012-01-10 TW TW101100930A patent/TWI476819B/zh not_active IP Right Cessation
- 2012-01-12 CN CN201210008254.9A patent/CN102593086B/zh not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1779962A (zh) * | 2004-10-26 | 2006-05-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| US20060094231A1 (en) * | 2004-10-28 | 2006-05-04 | Lane Ralph L | Method of creating a tapered via using a receding mask and resulting structure |
| KR20080019429A (ko) * | 2006-08-28 | 2008-03-04 | 삼성전자주식회사 | 반도체 소자의 소자분리 구조 및 그 형성 방법 |
| JP2008294062A (ja) * | 2007-05-22 | 2008-12-04 | Sharp Corp | 半導体装置及びその製造方法 |
| CN101771020A (zh) * | 2009-01-05 | 2010-07-07 | 台湾积体电路制造股份有限公司 | 具有圆齿状侧壁的穿透硅通孔 |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104347560B (zh) * | 2013-07-24 | 2018-06-01 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN104347560A (zh) * | 2013-07-24 | 2015-02-11 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
| CN104617033A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| CN104617033B (zh) * | 2013-11-05 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
| CN104637913A (zh) * | 2013-11-08 | 2015-05-20 | 三星电机株式会社 | 电子元件模块及其制造方法 |
| US9894790B2 (en) | 2013-11-08 | 2018-02-13 | Samsung Electro-Mechanics Co., Ltd. | Electronic component module and manufacturing method thereof |
| US10667419B2 (en) | 2013-11-08 | 2020-05-26 | Samsung Electro-Mechanics Co., Ltd. | Manufacturing method of an electronic component module |
| CN104701426B (zh) * | 2013-12-05 | 2017-07-28 | 上海蓝光科技有限公司 | 一种发光二极管的制造方法 |
| CN110447091A (zh) * | 2017-03-24 | 2019-11-12 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
| CN110447091B (zh) * | 2017-03-24 | 2023-03-21 | 三菱电机株式会社 | 半导体装置的制造方法及半导体装置 |
| CN111115550A (zh) * | 2018-10-30 | 2020-05-08 | 台湾积体电路制造股份有限公司 | 集成互补金属氧化物半导体-微机电系统器件及其制法 |
| CN111115550B (zh) * | 2018-10-30 | 2023-12-15 | 台湾积体电路制造股份有限公司 | 集成互补金属氧化物半导体-微机电系统器件及其制法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP2477219A3 (en) | 2014-06-04 |
| KR101505392B1 (ko) | 2015-03-24 |
| KR20120081945A (ko) | 2012-07-20 |
| US20120175781A1 (en) | 2012-07-12 |
| TW201246284A (en) | 2012-11-16 |
| CN102593086B (zh) | 2015-12-09 |
| TWI476819B (zh) | 2015-03-11 |
| JP2012146800A (ja) | 2012-08-02 |
| EP2477219A2 (en) | 2012-07-18 |
| US8772944B2 (en) | 2014-07-08 |
| JP5733990B2 (ja) | 2015-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102593086A (zh) | 半导体装置和用于制造半导体装置的方法 | |
| JP5550076B2 (ja) | 低抵抗のウエハ貫通ビア | |
| KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US7262078B2 (en) | Method of forming a wear-resistant dielectric layer | |
| CN102931154B (zh) | 半导体装置 | |
| US7781331B2 (en) | Method for producing electrically conductive bushings through non-conductive or semiconductive substrates | |
| EP1102315A3 (en) | A method to avoid copper contamination on the sidewall of a via or a dual damascene structure | |
| US9041163B2 (en) | Semiconductor structure and manufacturing method thereof | |
| US10262897B2 (en) | Bond pad protection for harsh media applications | |
| JP2006269968A (ja) | 半導体装置およびその製造方法 | |
| TW202011469A (zh) | 半導體裝置結構之製造方法 | |
| US20060183312A1 (en) | Method of forming chip-type low-k dielectric layer | |
| CN102005396B (zh) | 凸点制作方法以及凸点结构 | |
| CN101661921B (zh) | 一种微波单片集成电路中的金属布线层结构及其制备方法 | |
| KR100445409B1 (ko) | 반도체소자의금속배선형성방법 | |
| CN102044521B (zh) | 具有穿导孔的半导体组件及其制造方法及具有穿导孔的半导体组件的封装结构 | |
| KR100559032B1 (ko) | 반도체 소자의 콘택 플러그 형성 방법 | |
| JP2012129442A (ja) | 半導体装置の製造方法 | |
| JPS62213120A (ja) | コンタクト電極形成法 | |
| US20080029477A1 (en) | Method for producing an integrated circuit including a fuse element, a fuse-memory element or a resistor element |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20151209 Termination date: 20220112 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |