JP2006269968A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006269968A
JP2006269968A JP2005089393A JP2005089393A JP2006269968A JP 2006269968 A JP2006269968 A JP 2006269968A JP 2005089393 A JP2005089393 A JP 2005089393A JP 2005089393 A JP2005089393 A JP 2005089393A JP 2006269968 A JP2006269968 A JP 2006269968A
Authority
JP
Japan
Prior art keywords
insulating film
opening
hole
semiconductor substrate
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005089393A
Other languages
English (en)
Inventor
Rina Murayama
里奈 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005089393A priority Critical patent/JP2006269968A/ja
Publication of JP2006269968A publication Critical patent/JP2006269968A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】 貫通電極を構成する導電プラグと半導体基板とを絶縁する絶縁膜が、簡便かつ高歩留で絶縁性を確保できる厚さに形成される半導体装置を提供する。
【解決手段】 半導体装置20は、表面21aに形成される表面絶縁膜22と、表面絶縁膜22上に形成される表面電極23と、半導体基板21の表面21aから裏面21bに向けて貫通する貫通孔25と、貫通孔25の内壁を被覆する内壁絶縁膜26と、貫通孔25の内部に形成されて表面電極23と電気的に接続される導電プラグ27とを有し、表面絶縁膜22には表面絶縁膜開口部が形成され、半導体基板21の主面側21aに形成される貫通孔25の開口部が、表面絶縁膜22の開口部の直下に位置し、表面絶縁膜22開口部の径が、貫通孔25の開口部の径よりも小さく、貫通孔25側に臨む表面絶縁膜22の表面が、内壁絶縁膜26によって覆われている。
【選択図】 図1

Description

本発明は、半導体装置およびその製造方法に関する。
近年、携帯電話機などの携帯情報機器に代表される電子機器は、小形化および軽量化が要求されており、この要求に伴って、電子機器に搭載される半導体装置も小形化および高密度化が図られている。半導体装置を小形化および高密度化するために、複数の半導体装置を積層した積層型半導体モジュール構造が提案されている。
図10は、積層型半導体モジュール1の主要な構造を例示する断面図である。積層型半導体モジュール1は、複数の半導体装置2a,2b,2cが積み重ねられ、相互にバンプ電極3によって接続されている。貫通電極を構成する導電プラグ4は、内壁絶縁膜5によって半導体基板6a,6b,6cと絶縁されており、半導体基板6a,6b,6cの一方の面に形成される表面電極7、および他方の面に形成される裏面配線8とに接続している。
このような積層型半導体モジュール1を構成する半導体装置2a,2b,2cを製造するためのプロセスとして、以下のような方法が提案されている。まず、半導体基板の半導体素子が形成される側の面である第1面(以後、主面と呼ぶことがある)に、半導体基板を貫通しない非貫通孔を形成し、該非貫通孔の内壁(厳密には非貫通孔に臨む半導体基板の内壁)に絶縁膜を形成する。次に、非貫通孔に導電ペーストを充填し、非貫通孔内部に導体を形成する。その後、半導体基板の主面の反対側の面である第2面を機械研削などにより後退させ、導体を半導体基板裏面側で外方に露出させるという方法である。
上記のプロセスにおける非貫通孔に絶縁膜を形成する方法としては、CVD(Chemical Vapor Deposition;化学蒸着法)によりシリコン酸化膜またはシリコン窒化膜を成膜する方法(特許文献1参照)、またポリイミドなどの樹脂を非貫通孔に充填した後、非貫通孔の中央部分の樹脂をレーザなどのドライエッチングによって除去する方法(特許文献2参照)などが提案されている。
しかしながら、特許文献1に開示されるCVDによる絶縁膜形成方法は、成膜速度が遅いという問題がある。また特許文献2に開示される非貫通孔に樹脂を充填した後で非貫通孔の中央部分の樹脂を除去する方法は、レーザを用いる場合、非貫通孔の数だけレーザ照射を行う必要があり、RIE(Reactive Ion Etching; 反応性イオンエッチング)を用いる場合、樹脂材料に対して選択比の大きい銅または白金などの金属でエッチングマスクを形成する必要がある。これらの先行技術に開示される方法は、全てコストが高くなるという問題がある。
このような課題を解決するため、導電プラグを形成するべき半導体基板の孔の内壁に樹脂材料を塗布して絶縁膜を形成することが提案されている(たとえば特許文献3参照)。
図11は、樹脂材料を非貫通孔の内壁に塗布して絶縁膜を形成する方法の一例を説明する図である。半導体基板6には、主面に半導体素子(不図示)が形成され、主面の表面上に設けられる表面絶縁膜11および表面電極12を貫通し、半導体基板6を貫通しない非貫通孔13が形成される。表面絶縁膜11および表面電極12が設けられた半導体基板6は、非貫通孔13の部分を除いてレジストパターン14で覆われる。このレジストパターン14は、非貫通孔13を形成するに際してマスクとして用いられたものである。
図11(a)では、非貫通孔13が形成された半導体基板6をチャンバ内に入れ、チャンバ内を大気圧よりも減圧した状態で、印刷マスクを用いて樹脂材料15を印刷し、非貫通孔13の開口部を、塗布された樹脂材料15によってキャップ状に塞ぐ。図11(b)では、チャンバ内の圧力を大気圧に戻す。非貫通孔13の内部が大気圧よりも低い圧力であり、樹脂材料15を介した非貫通孔13の外部が大気圧であることによる圧力差を利用し、樹脂材料15を非貫通孔13の内部に吸引させる。図11(c)では、樹脂材料15が非貫通孔13内に吸引された結果、非貫通孔13の内壁が樹脂材料15で覆われる。この状態で樹脂材料15を加熱し硬化させることによって、非貫通孔13の内壁が樹脂材料15によって被覆される。
図11に示す絶縁膜の形成方法には、以下のような問題がある。図12(a)および図12(b)は、従来技術の絶縁膜の形成方法における問題点を説明する図である。
図12(a)では、樹脂材料15を非貫通孔13の内部に引込む際、非貫通孔13の開口部近傍に付着した樹脂材料15が薄くなり、矢符Xで示す部分において非貫通孔13の内壁が露出することがある。このように非貫通孔13の内壁が露出すると、後の工程で非貫通孔13に導体を充填して形成する導電プラグ4が、半導体基板6に対して絶縁されず電気的に接続されて、リーク電流が流れてしまうという問題がある。
図12(b)は、非貫通孔13の内部に塗布した後の樹脂材料15を加熱して硬化させる際、樹脂材料15の粘度が変化して、樹脂材料15の表面形状が変化することによって、矢符Yで示す部分に、非貫通孔13の底部と開口部との中間部分で樹脂材料15が薄くなり、非貫通孔13の内壁が露出することがある。この場合も、後の工程で非貫通孔13に導体を充填して形成する導電プラグ4が、半導体基板6に対して絶縁されず電気的に接続されて、リーク電流が生じるという問題がある。
特許第3537447号公報 特許第2847890号公報 特開2002−50738号公報
本発明の目的は、貫通電極を構成する導電プラグと半導体基板とを絶縁する絶縁膜が、簡便かつ高歩留で絶縁性を確保できる厚さに形成される半導体装置およびその製造方法を提供することである。
本発明は、対向する2表面のうちの一方の表面である第1面上に素子が形成される半導体基板と、
第1面上に形成される第1絶縁膜と
第1絶縁膜上に形成される表面電極と、
表面電極と素子とを接続する配線部材と、
半導体基板の第1面から第1面の反対側の面である第2面に向けて貫通して形成される貫通孔と、
貫通孔の内壁を被覆するように形成される内壁絶縁膜と、
貫通孔の内部に形成されて表面電極と電気的に接続される導電プラグと、
半導体基板の第2面上に形成される第2絶縁膜とを有する半導体装置であって、
第1絶縁膜には第1絶縁膜開口部が形成され、
半導体基板の第1面側に形成される貫通孔の開口部である貫通孔開口部が、第1絶縁膜開口部の直下に位置し、
第1絶縁膜開口部の径が、貫通孔開口部の径よりも小さく、
貫通孔側に臨む第1絶縁膜の表面が、内壁絶縁膜によって覆われていることを特徴とする半導体装置である。
また本発明は、第1絶縁膜が、シリコンの酸化物またはシリコンの窒化物から成ることを特徴とする。
また本発明は、第1絶縁膜開口部は、表面電極の直下に形成され、
表面電極には、貫通孔開口部の径よりも小さい径を有する表面電極開口部が形成され、
表面電極開口部が、第1絶縁膜開口部の上に位置することを特徴とする。
また本発明は、内壁絶縁膜が、表面電極の表面の一部を覆うことを特徴とする。
また本発明は、半導体基板の対向する2表面のうちの一方の表面であって素子が形成される第1面上に第1絶縁膜を形成する工程と、
第1絶縁膜上に開口部を有する表面電極および表面電極と素子とを電気的に接続する配線部材を形成する工程と、
素子、表面電極および配線部材が形成される半導体基板の第1面上に、表面電極の開口部に対応する位置に開口部を有するようにレジストパターンを形成する工程と、
第1絶縁膜に第1絶縁膜開口部を形成する工程と、
第1絶縁膜開口部の直下に開口部を有し、第1絶縁膜開口部の径よりも開口部の径が大きくなるように非貫通孔を半導体基板に形成する工程と、
内部空間を大気圧よりも低い圧力に保持する容器内に半導体基板を載置し、載置される半導体基板の第1面側から絶縁材料を印刷し、非貫通孔の開口部を絶縁材料によってキャップ状に塞ぐ工程と、
容器の内部空間の圧力を、非貫通孔の開口部を絶縁材料によってキャップ状に塞ぐ工程のときよりも高くし、非貫通孔の開口部をキャップ状に塞ぐ絶縁材料を非貫通孔の内部に吸引して非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程と、
非貫通孔の内壁に塗布された絶縁材料を硬化させる工程と、
絶縁材料によって被覆された非貫通孔の内部に導電材料を充填する工程と、
半導体基板の第1面の反対側の表面である第2面から半導体基板を後退させて、絶縁材料および導電材料を露出させる工程と、
半導体基板の第2面上に第2絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法である。
また本発明は、レジストパターンを形成する工程と、第1絶縁膜開口部を形成する工程とにおいて、レジストパターンに形成されるレジスト開口部が、第1絶縁膜開口部よりも大きいことを特徴とする。
また本発明は、第1絶縁膜開口部を形成する工程において、第1絶縁膜開口部がレジストパターンと表面電極とをマスクとして形成され、
非貫通孔を半導体基板に形成する工程において、非貫通孔がレジストパターンと表面電極とをマスクとして形成されることを特徴とする。
また本発明は、レジストパターンを形成する工程において、レジストパターンのレジスト開口部の内部に、第1絶縁膜の一部と第1絶縁膜開口部とが露出するような大きさに形成され、
非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程において、レジストパターンと未硬化の状態にある絶縁材料との接触角が50°以上90°未満であり、第1絶縁膜と未硬化の状態にある樹脂との接触角が50°未満であることを特徴とする。
また本発明は、レジストパターンを形成する工程において、レジストパターンのレジスト開口部の内部に、表面電極の一部と表面電極の開口部とが露出するような大きさに形成され、
非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程において、レジストパターンと未硬化の状態にある絶縁材料との接触角が50°以上90°未満であり、表面電極と未硬化の状態にある樹脂との接触角が50°未満であることを特徴とする。
本発明によれば、半導体基板上に形成される第1絶縁膜に第1絶縁膜開口部が形成され、第1絶縁膜開口部の直下に貫通孔の開口部が形成される。第1絶縁膜開口部の径は、半導体基板の第1面側に臨む貫通孔開口部の径よりも小さく、かつ、貫通孔側に臨む第1絶縁膜の表面は内壁絶縁膜によって覆われる。したがって、貫通孔の開口部近傍の内壁に形成される内壁絶縁膜の厚さは、第1絶縁膜の貫通孔に庇状に迫り出した部分の幅にほぼ等しくなるので、貫通孔の開口部のエッジ近傍において内壁絶縁膜が薄くなることを防止し、半導体基板と導電プラグとの間の耐電圧性、絶縁性を確保することができる。望ましくは、第1絶縁膜開口部の中心が、半導体基板に形成される貫通孔の開口部の中心と略同位置に形成される。このことによって、貫通孔の開口部近傍における内壁絶縁膜の厚さを、貫通孔の開口部の径と第1絶縁膜開口部の径との差の半分の値にほぼ一致するように制御することができる。
また本発明によれば、第1絶縁膜がシリコンの酸化物またはシリコンの窒化物であることによって、従来の半導体装置の製造工程によって、第1絶縁膜を形成できる。
また本発明によれば、第1絶縁膜開口部が表面電極の直下に形成され、表面電極には貫通孔の開口部の径よりも小さい径の表面電極開口部が、第1絶縁膜開口部の上に位置して形成されるので、貫通孔の開口部の上に形成されている第1絶縁膜の強度を、表面電極によって高めることができる。望ましくは、第1絶縁膜開口部と表面電極開口部とを略同一形状とすることによって、第1絶縁膜開口部を形成する際、表面電極に表面電極開口部を形成する際に用いるパターニング用マスクを用いて第1絶縁膜開口部を形成することが可能になる。また、表面電極開口部が形成された表面電極をマスクにして、第1絶縁膜開口部を形成することもできる。
また本発明によれば、内壁絶縁膜が表面電極の表面の一部を覆うので、貫通孔の第1面側の開口部近傍に形成される内壁絶縁膜の厚みを厚くすることができる。
また本発明によれば、第1絶縁膜開口部の下に、第1絶縁膜開口部の径よりも開口部の径が大きい非貫通孔を形成した半導体基板を、大気圧よりも低い圧力に保った容器内に載置し、非貫通孔の開口部をキャップ状に塞ぐように絶縁材料を印刷し、その後容器内の圧力を印刷時よりも高めて絶縁材料を非貫通孔の内部に吸引する。このことによって、非貫通孔の内壁および第1絶縁膜の非貫通孔に臨む側の表面に塗布される絶縁材料は、非貫通孔の内壁と第1絶縁膜とによって挟まれる領域に濡れ拡がるので、非貫通孔の開口部近傍の内壁には、第1絶縁膜が非貫通孔を臨んで庇状に迫り出した部分の幅にほぼ等しい厚さで絶縁材料を塗布することができ、非貫通孔の開口部のエッジ部で絶縁材料が薄くなることおよび途切れてしまうことが防止される。また、非貫通孔の開口部に絶縁材料を供給する際における絶縁材料の厚さを厚くすることによって、非貫通孔の内壁全体に塗布される絶縁材料を厚くすることができる。さらに、第1絶縁膜開口部の径と非貫通孔の開口部の径との差によって、非貫通孔の内壁に塗布される絶縁材料の厚さを制御できるので、導電プラグと半導体基板との間における耐電圧性および絶縁性を確保することが可能になる。
また本発明によれば、レジストパターンに形成されるレジスト開口部が、第1絶縁膜開口部よりも大きくなるように構成される。このことによって、レジストパターンのレジスト開口部と第1絶縁膜とが形成する段差部に絶縁材料を厚く印刷できるので、キャップ状に非貫通孔を塞ぐ絶縁材料の厚みを増すことができ、絶縁材料を非貫通孔の内部に吸引する際、キャップ状に形成した絶縁材料が破れにくく、絶縁材料を塗布する工程における歩留を向上することができる。
また本発明によれば、第1絶縁膜開口部を形成する工程では、レジストパターンと表面電極とをマスクとして第1絶縁膜開口部が形成され、非貫通孔を半導体基板に形成する工程では、レジストパターンと表面電極とをマスクとして非貫通孔が形成される。このことによって、第1絶縁膜開口部の形成、また非貫通孔の形成に際して、たとえばレジストパターンのように該開口部および孔形成のためだけのマスクを設ける必要がないので、工程を削減できるとともに、レジスト等の消耗材料を節約することができる。
また本発明によれば、レジストパターンを形成する工程において、レジストパターンのレジスト開口部の内部に、第1絶縁膜の一部と第1絶縁膜開口部とが露出するような大きさに形成され、非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程において、レジストパターンと未硬化の状態にある絶縁材料との接触角が50°以上90°未満であり、第1絶縁膜と未硬化の状態にある樹脂との接触角が50°未満である。
このことによって、大気圧よりも低い圧力に減圧された容器内で、非貫通孔の開口部とその周囲に絶縁材料を印刷するとき、レジストパターンと絶縁材料との濡れ性の悪さを利用して、非貫通孔の開口部を閉塞する絶縁材料のキャップを厚く形成することができる。また、絶縁材料のキャップを形成した後、容器の内部圧力を絶縁材料の印刷時よりも高くして非貫通孔の内部に絶縁材料を吸引する際、絶縁材料とレジストパターンとの濡れ性が悪いので、レジストパターン上の絶縁材料のほとんどが非貫通孔側に引寄せられる。また、絶縁材料と第1絶縁膜との濡れ性が良いので、絶縁材料によって形成されるキャップは、破れることなく非貫通孔の内部にまで充分に吸引され、第1絶縁膜の表面と、非貫通孔の内壁と、第1絶縁膜の非貫通孔に臨む側の表面とに、絶縁材料を充分に塗布することができる。したがって、低コストで高い歩留を有するプロセスによって、貫通電極を有する半導体装置、該装置を組合わせた積層型半導体モジュールを実現することができる。
また本発明によれば、レジストパターンを形成する工程において、レジストパターンのレジスト開口部の内部に、表面電極の一部と表面電極の開口部とが露出するような大きさに形成され、非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程において、レジストパターンと未硬化の状態にある絶縁材料との接触角が50°以上90°未満であり、表面電極と未硬化の状態にある樹脂との接触角が50°未満である。
このことによって、大気圧よりも低い圧力に減圧された容器内で、非貫通孔の開口部とその周囲に絶縁材料を印刷するとき、レジストパターンと絶縁材料との濡れ性の悪さを利用して、非貫通孔の開口部を閉塞する絶縁材料のキャップを厚く形成することができる。また、絶縁材料のキャップを形成した後、容器の内部圧力を絶縁材料の印刷時よりも高くして非貫通孔の内部に絶縁材料を吸引する際、絶縁材料とレジストパターンとの濡れ性が悪いので、レジストパターン上の絶縁材料のほとんどが非貫通孔側に引き寄せられる。また、絶縁材料と表面電極との濡れ性が良いので、絶縁材料によって形成されるキャップは、破れることなく非貫通孔の内部にまで充分に吸引され、第1絶縁膜の表面と、非貫通孔の内壁と、第1絶縁膜の非貫通孔に臨む側の表面とに、絶縁材料を充分に塗布することができる。したがって、低コストで高い歩留を有するプロセスによって、貫通電極を有する半導体装置、該装置を組合わせた積層型半導体モジュールを実現することができる。
図1は、本発明の実施の第1形態である半導体装置20の基礎的部分の構成を示す断面図である。半導体装置20は、対向する2表面のうちの一方の表面である第1面21a(以後、主面と呼ぶことがある)上に不図示の素子が形成される半導体基板21と、主面21a上に形成される第1絶縁膜22と、第1絶縁膜22上に形成される表面電極23と、表面電極23と素子とを接続する不図示の配線部材と、半導体基板21の主面21aから主面21aの反対側の面である第2面21b(以後、裏面と呼ぶことがある)に向けて貫通して形成される貫通孔25と、貫通孔25の内壁を被覆するように形成される内壁絶縁膜26と、貫通孔25の内部に形成されて表面電極23と電気的に接続される導電プラグ27と、半導体基板21の裏面21b上に形成される第2絶縁膜28と、裏面21b上で導電プラグ27に接続されて形成される裏面配線29と、裏面21b側に設けられる外部接続端子30とを含む構成である。
半導体基板21は、たとえば単結晶ケイ素であり、その面方位は特に限定されるものではない。この半導体基板21の主面21aには図示しない半導体素子が作りこまれ、半導体回路が形成されている。この半導体基板21の形態は、一般には、デバイスチップ複数個から成る半導体ウエハであるけれども、特に限定されることなく、半導体ウエハを個片化したチップ形態であってもよい。ここでは、両者を特に区別することなく、半導体基板21と称することにする。
第1絶縁膜22(以後、表面絶縁膜22と呼ぶ)は、たとえば二酸化ケイ素などのシリコンの酸化物または窒化ケイ素などのシリコンの窒化物によって構成され、半導体基板21および半導体基板21に形成される半導体回路と、表面電極23とを絶縁するために設けられる。表面絶縁膜22は、表面電極23の端部および表面電極23に繋がる不図示の配線部上を保護するようにして形成されている場合もあるが、説明および図示を省略する。
表面電極23は、半導体回路と外部装置との接続端子として設けられる。表面電極23は、単層膜または多層膜のいずれであっても良い。ただし、単層である場合には該層が、また多層である場合には少なくとも1つの層が、Al、Cr、Au、Fe、InおよびNiからなる群より選択される1または2以上の元素を含有する合金層であることが好ましく、特にAlを含む合金層であることが好ましい。Alを含む合金層は、電気伝導性に優れるとともに比較的簡単にスパッタ成膜することができ、また後述するように、単結晶ケイ素のドライエッチングで用いるラジカルによってエッチングされないので、表面電極2 3を構成する層として最も望ましい。
貫通孔25の内壁を被覆する内壁絶縁膜26は、詳細を後述するがたとえば樹脂などの絶縁材料が塗布され、さらに硬化されて形成される。導電プラグ27は、たとえば銀(Ag)粒子を含有するペーストなどが充填されて形成される。この内壁絶縁膜26と導電プラグ27とが貫通電極38を構成する。貫通電極38の導電プラグ27は、キャップ金属層24を介して表面電極23と電気的に接続される。
第2絶縁膜28(以後、裏面絶縁膜28と呼ぶ)は、たとえば樹脂などであっても良く、また表面絶縁膜22と同一のシリコン酸化物またはシリコン窒化物によって構成されても良い。裏面配線29は、Cuを電解めっきして形成される。
外部接続端子30は、外部装置との電気的接続を行うためのたとえばバンプ電極であり、略球状を有する金(Au)、銅(Cu)またははんだなどから成る。
以下、本発明の実施態様である半導体装置20の製造方法を説明する。図2は、半導体基板21に表面絶縁膜22と表面電極23とが形成されている状態を示す図である。図2(a)は半導体基板21の断面図であり、図2(b)は半導体基板21を素子が形成された面側から見た上面図である。
図2(a)では、まず半導体基板21の主面21a上に表面絶縁膜22を、たとえばスパッタリングなどによって形成する。次に、表面絶縁膜22の上に開口部23a(以後、表面電極開口部23aと呼ぶ)を有する表面電極23および表面電極23と素子とを電気的に接続する不図示の配線部材を形成する。表面電極23を形成する際、メタル膜をパターニングすることによって表面電極開口部23aを表面電極23と同時に形成することができる。表面電極23の構成について例示すると、表面絶縁膜22の側から外方へ向かって、Ti、TiN、AlCu合金、TiNの4層多層膜を有する。このような表面電極23の大きさは、たとえば一辺が115μmの正方形である。なお表面電極23を構成する合金層としては、Alを含む合金層以外にも、たとえばCr、Au、Fe、In、Niなどを含む合金層であってもよく、これらの合金層はAlを含む合金層と同様の効果を得ることができる。
図3は、半導体基板21にレジストパターン31を形成した状態を示す図である。図3(a)はレジストパターン31形成直後の状態を示している。表面絶縁膜22および表面電極23が形成された半導体基板21に、フォトレジスト液を塗布して露光現像を行い、ハードベークを行うことによって、表面電極開口部23aに対応する位置にレジスト開口部31aを有するレジストパターン31を得る。レジストパターン31を形成するためのフォトレジスト液には、一般的なポジ型レジストを用いることができ、ポジ型レジストとしてはたとえばノボラック・ジアゾナフトキノン系のものが挙げられる。フォトレジスト液は、半導体基板21にスピンコート法を用いて塗布される。スピンコート法で塗布されて形成されるレジストパターン31は、たとえば8μm程度の厚みを有する。レジスト開口部31aは、たとえば直径95μmの円形に形成される。
図3(b)は、表面絶縁膜開口部22aを形成した状態を示す。レジストパターン31を形成後、表面絶縁膜22を除去して表面絶縁膜開口部22aを形成し、半導体基板21を露出させる。表面絶縁膜22の除去は、レジストパターン31と表面電極23とをマスクとして、ドライエッチングまたはウエットエッチングなど公知の手法で実現することができる。たとえばフッ酸緩衝溶液を用いたウエットエッチングなどが好適に用いられる。表面絶縁膜22の除去によって、レジスト開口部31aをとおして半導体基板21が露出される。
次に半導体基板21に非貫通孔32を形成する工程が行われる。図3(c)は、半導体基板21に非貫通孔32を形成した状態を示す。非貫通孔32は、表面絶縁膜開口部22aの直下に開口部32aを有し、表面絶縁膜開口部22aの径R1よりも、開口部32aの径R3が大きくなるように半導体基板21に形成される。
半導体基板21に対する非貫通孔32の形成は、反応性イオンエッチング法などのドライエッチング法で行うことができる。反応性イオンエッチングに用いるエッチングガスとしては、フッ化物を含むガスを用いることが好ましい。フッ化物を含むガスとしては、たとえば六フッ化硫黄(分子式:SF)と酸素(分子式:O)との混合ガスが好適に用いられる。このとき、ドライエッチングプロセスにおいて、わずかにサイドエッチングが生じるように電圧やガス流量の条件を選択することによって、表面絶縁膜開口部22aの径R1よりも、非貫通孔開口部32aの径R3を大きくすることができる。
半導体基板21に形成される非貫通孔32の深さDeを例示すると、たとえば160μmである。このとき、非貫通孔32の開口部32aの径R3は85μmである。しかしながら、表面電極23の表層はAlを含む合金層であるため、SFを含んだガスを用いたドライエッチングによって侵されることがなく、その表面電極開口部23aは径75μmの円形のままであった。同様に表面絶縁膜22についても、表面絶縁膜開口部22aの径R1は75μmであった。したがって、本実施態様について例示すれば、表面絶縁膜開口部22aの径R1(=75μm)よりも、非貫通孔開口部32aの径R3(=85μm)が大きいという関係が満足される。
またドライエッチング実行後のレジスト開口部31aの径R2は95μmであった。表面電極開口部23aの径R1が75μm、非貫通孔32の開口部32aの径R3が85μmであるので、非貫通孔32の開口部32aに迫り出した表面電極22および表面絶縁膜23の幅Aは、5μm[=(85−75)/2]となる。また、レジスト開口部31aから円環状に露出する表面電極23の幅Bは、10μm[=(95−75)/2]となる。
上記の各開口部同士の径の関係に続いて、半導体基板21の厚さ方向における各開口部の位置関係について説明すると、表面電極開口部23aの直下に表面絶縁膜開口部22aが位置し、さらに表面絶縁膜開口部22aの下に非貫通孔32の開口部32aが位置する。
図4は、印刷工程の概要を説明する図である。印刷工程では、まず内部空間を大気圧よりも低い圧力に保持する不図示の容器(以後、チャンバと称する)内に半導体基板21を載置し、載置される半導体基板21の第1面(表面)21a側から絶縁材料33を印刷し、非貫通孔32の開口部32aを絶縁材料33によってキャップ状に塞ぐ。
以下非貫通孔32の開口部32aを絶縁材料33によってキャップ状に塞ぐ工程を詳細に説明する。不図示のチャンバ内に設けられる印刷用ステージ上に半導体基板21を固定し、非貫通孔32の中心が、印刷マスク34のマスク開口部34aの中心と略一致するように、印刷マスク34と印刷用ステージとの位置を調整する。印刷マスク34は、たとえば厚さ60μmのステンレス鋼製であり、テープとスクリーンとを介して、ステンレス鋼の版枠に取り付けられた構造であるため、弾性変形が可能である。印刷マスク34のマスク開口部34aは、印刷マスク34を厚さ方向に貫通して円錐台形状に形成され、半導体基板21を臨む側の直径が85μm、その反対側の直径が75μmである。
なお、印刷マスクは、上記のようなステンレス鋼からなるメタルマスクに限定されることなく、スクリーンマスクであっても良い。
次に、印刷マスク34と半導体基板21上のレジストパターン31とが接触せず、100〜200μmのクリアランスが得られるように、印刷用ステージの高さを調整する。絶縁材料33の印刷はチャンバ内で行われ、このときのチャンバ内の圧力は、大気圧(約100kPa)よりも低い1.0kPa以上、5.0kPa以下であることが好ましい。この圧力の範囲限定理由については後述する。
印刷には絶縁材料33としてペースト状の樹脂が用いられる。樹脂33は、たとえば芳香族アミン系硬化剤または酸無水物硬化剤を添加したビスフェノールA型樹脂などのエポキシ系樹脂であり、平均粒径が約5μmの二酸化ケイ素がフィラとして含まれる。
樹脂33は、スキージ35を用いて、印刷マスク34上に供給される。このとき、スキージ35による押圧力を利用して印刷マスク34が半導体基板21に向かって下降されるので、印刷マスク34が半導体基板21上のレジストパターン31に接触し、図4(a)に示すように、非貫通孔32の開口部32aとその周囲に樹脂33が印刷される。
印刷マスク34は、前述のように弾性変形することができるので、スキージ35が通過すると、印刷マスク34が、上昇して半導体基板21から離反する。樹脂33の印刷が終了すると、印刷用ステージを下降させる。このとき、樹脂33は、図4(b)に示すように、表面張力の作用によって非貫通孔32の開口部32aに残留し、開口部32aをキャップ状に閉塞する。
上記のように、樹脂33による印刷工程は、レジストパターン31に非貫通孔32の開口部32aの径R3よりも大きい径R2を有して形成されるレジスト開口部31aをとおして、非貫通孔32の開口部32a、および非貫通孔32の開口部32aの外縁に位置する表面電極23が外方に露出した状態、すなわち本実施態様では、表面電極23が10μmの幅を有する円環状の領域Bを露出させた状態で、表面電極露出部を孔版印刷によって樹脂33でキャップ状に塞ぐように行われる。
このとき、レジストパターン31と樹脂33との関係、また表面電極23と樹脂33との関係が、以下の関係を満足するように、それぞれが選択される。レジストパターン31と未硬化状態にある樹脂33との接触角が、表面電極23と未硬化状態にある樹脂33との接触角よりも大きくなるように、好ましくはレジストパターン31と未硬化の状態にある樹脂33との接触角が50°以上90°未満であり、かつ表面電極23と未硬化の状態にある樹脂33との接触角が50°未満であるように選択される。このことは、レジストパターン31に対して樹脂33が濡れにくく、表面電極23に対して樹脂33が濡れやすいことを意味する。
本実施態様において用いたレジストパターン31および表面電極23(AlCu合金層)と、未硬化状態の樹脂33との接触角を測定した結果を、表1に例示する。表1には、半導体基板21と未硬化状態の樹脂33との接触角についても例示する。表1に例示する接触角は、レジストパターン31、表面電極23および半導体基板21を構成する材料をそれぞれ平板状に形成した試片に対して、非貫通孔32を形成するドライエッチングプロセスを想定したSFガスを用いたプラズマ処理を行った後、大気圧中、室温下(25℃)で、該試片の表面に対して予め定める量の未硬化の樹脂を滴下し、側面から樹脂の形状を観察して測定したデータである。
表1に示すような物性を持つ材料を、レジストパターン31、表面電極23、半導体基板21および樹脂33としてそれぞれ選択することによって、非貫通孔32の開口部32aとその周辺に印刷される樹脂33は、非貫通孔31の内壁および表面電極23には濡れ広がりやすく、レジストパターン31上には濡れ広がりにくくなるので、非貫通孔32の開口部32aを中心に厚いキャップを形成することが可能になる。
Figure 2006269968
なお、表1に示す各対象物と未硬化の樹脂33との接触角を、確実に発現させるために、非貫通孔32を形成するドライエッチングの後、ドライエッチング中に発生した反応生成物を除去するクリーニング工程を設けることが望ましい。このとき、クリーニング工程として、Oガスを用いたプラズマ処理を行うと、樹脂33に対するワークの表面全体の濡れ性を向上させ、逆にSFガスを用いたプラズマ処理を用いると、樹脂33に対するワークの表面全体の濡れ性が悪くなった。したがって、クリーニング工程にはSFガスを用いたRIEを行った。表面電極23と樹脂33との濡れ性の良さを生かすため、Arガスを用いたプラズマ処理を行っても良い。
次に、印刷工程実行時におけるチャンバ内の圧力範囲限定理由について説明する。チャンバ内の圧力を0.5kPa〜10.0kPaまで変化させて印刷した樹脂33を、チャンバ内圧力を大気圧に戻して非貫通孔32内へ吸引し、さらに硬化させた後の状態を調べた結果を表2に示す。
チャンバ内の圧力を0.5kPaにして樹脂33を印刷すると、チャンバ内の圧力を大気圧に戻して樹脂33を非貫通孔32の内部に吸引させる際、樹脂33に含まれるフィラはレジストパターン31上に残らないけれども、エポキシ成分はレジストパターン31上に残るので、後の工程でレジストパターン31を剥離することができなかった。チャンバ内の圧力を10.0kPaにして樹脂33を印刷すると、樹脂33を硬化させて形成した絶縁膜と非貫通孔32の底部との間に高さが5〜10μmの空間が残存し、後の工程で導電ペーストを充填する空隙の容積が不足した。印刷時のチャンバ内の圧力を1.0kPa〜5.0kPaに設定した場合、後工程におけるレジストパターン31剥離の不具合および導電ペースト充填容積不足の問題が全く生じなかった。このことから、樹脂33の印刷工程におけるチャンバ内の圧力は、1.0〜5.0kPaが望ましい。
Figure 2006269968
次に、チャンバの内部空間の圧力を、非貫通孔32の開口部32aを樹脂33によってキャップ状に塞ぐ工程のときよりも高くし、非貫通孔32の開口部32aをキャップ状に塞ぐ樹脂33を非貫通孔32の内部に吸引して非貫通孔32の内壁と表面絶縁膜22の非貫通孔32側に臨む表面とに樹脂33を塗布する。
図5は、非貫通孔32の内壁に樹脂33を塗布する工程の概要を説明する図である。図5(a)では、チャンバ内の圧力を大気圧に徐々に戻し、樹脂33によって閉塞された非貫通孔32の内部空間の圧力が、チャンバ内の圧力よりも小さくなる圧力差を利用し、樹脂33を非貫通孔32の底部に向かって吸引する。樹脂33が非貫通孔32の内部へ吸引されることによって、非貫通孔32の内壁(厳密には非貫通孔32に臨む半導体基板21の内壁)全体に樹脂33が塗布される。
このとき、非貫通孔32の開口部32aに庇状に迫り出した表面絶縁膜22と、開口部32a近傍における非貫通孔32の内壁に挟まれた領域には、樹脂33が濡れ広がる。さらに、樹脂33が非貫通孔32の底部へ吸引される際、樹脂33に対する濡れの良い表面電極23が非貫通孔32の開口部32a近傍に存在するので、樹脂33に対する濡れ性に乏しいレジストパターン31にはじかれた樹脂33が表面電極23に濡れることができる。またレジストパターン31の樹脂33に対する濡れ性を乏しくし、表面電極23の樹脂33に対する濡れ性を良くすることによって、樹脂33を非貫通孔32の底部に向かって吸引する際、レジストパターン31上にわずかに付着していた樹脂33の大部分が非貫通孔32に向かって吸引され、表面電極23上に付着した樹脂33がアンカーとなるので、非貫通孔32の開口部32aに近い内壁部分を露出することなく非貫通孔32の内壁全体を覆うことができる。
また、印刷マスク34のマスク開口部34aの中心と、非貫通孔32の開口部32aの中心との位置がずれた場合であっても、樹脂33が表面電極23上に濡れ広がりやすく、レジストパターン31上に濡れ広がりにくいので、供給された樹脂33がレジストパターン31上から表面電極23側に戻るようになり、非貫通孔32の開口部32aを樹脂33で確実に閉塞することができる。
図5(b)は、非貫通孔32の内壁全体に樹脂33が塗布された状態を上面図で示す。レジストパターン31は樹脂33に対する濡れ性が乏しいので、レジストパターン31上に樹脂33がほとんど残存しないけれども、レジストパターン31のレジスト開口部31aの内方で露出している表面電極23は、樹脂33との濡れ性が良いので、その全体に樹脂33が塗布され、非貫通孔32の内部には、導電ペーストを充填する充分な容積の空隙36が形成される。
ところで、レジストパターン31のレジスト開口部31aの内方で露出している表面電極23の領域幅Bが小さい場合、樹脂33が濡れる対象が小さいので、非貫通孔32の開口部32aの周辺に印刷される樹脂33の量が少なくなり、非貫通孔32の開口部32aを閉塞することができなくなる。
また、領域幅Bが大きい場合、樹脂33の大半がレジストパターン31のレジスト開口部31aの内方で露出している表面電極23上に印刷され、非貫通孔32の開口部32aをキャップ状に閉塞する樹脂33の厚さが薄くなるので、チャンバ内の圧力を大気圧に戻して樹脂33が非貫通孔32の内部に吸引されるとき、樹脂33によって形成されたキャップが破れ、非貫通孔32の底部まで樹脂33が達しないという問題が生じる。
したがって、表面電極開口部23aの径R1に対して最適なレジスト開口部31aの径R2を設計することが必要である。本実施例では、レジスト開口部31aの径R2を95μmとし、表面電極開口部23aの径R1を75μmとすることによって、歩留99.5%以上で、非貫通孔32の開口部32aを、樹脂33によってキャップ状に閉塞するにように印刷した。
非貫通孔32の内壁に樹脂33を塗布した後、塗布した樹脂33を硬化させて絶縁膜を形成する。この樹脂33を硬化させる工程においては、非貫通孔32の内壁に樹脂33が塗布された半導体基板21を、160℃に加熱したオーブンに投入し、1時間加熱して樹脂33を硬化させて絶縁膜を形成する。このとき、半導体基板21を上下逆さにした状態でオーブンに投入することが好ましい。半導体基板21を上下逆さにすることによって、温度上昇に伴い粘度が低下した樹脂33は、非貫通孔32の底部から開口部32aに向かって流動するので、表面絶縁膜22の非貫通孔32に臨む側の表面に濡れ拡がることができる。
このように樹脂33が熱硬化されて形成される非貫通孔32(図1に示す半導体装置20では貫通孔25になる)の内壁を覆う絶縁膜(図1に示す内壁絶縁膜26)は、さらに非貫通孔32側に臨む表面絶縁膜22の表面、およびレジスト開口部31aをとおして露出する表面電極23の表面の一部を覆うように形成される。
樹脂33を硬化させて内壁絶縁膜26を形成した後、内壁絶縁膜26が形成された非貫通孔32内に導電材料を充填する工程が行われる。図6は、導電材料を充填する工程の概要を説明する図である。図6では、導電プラグ27を形成するために、非貫通孔32内部の空隙36へ導電材料を充填する。導電材料としてとしては、たとえば数μmから十数μm程度の粒径を有するAg粒子を含有するAgペーストが用いられる。Agペーストを非貫通孔32内部の空隙36へ印刷供給し、160℃程度の温度で加熱硬化を行うことによって導電プラグ27を形成する。
図7は、キャップ金属層24が形成された状態を示す図である。導電プラグ27を形成した後、レジストパターン31を剥離し、金属層24aを形成し、さらにフォトレジスト37を形成して、金属層24aのパターニングを実施する。これらは、公知の手法により実現することができる。たとえば、市販のレジスト剥離液を用いてレジストパターン31の剥離を行った後、スパッタ法を用いて、Alなどの金属層24aを付着させ、さらにフォトレジスト37を形成してウエットエッチング法で必要箇所以外の金属層24aを除去し、次いでフォトレジスト37を除去することによって、キャップ金属層24とする。
キャップ金属層24まで形成された半導体基板21の裏面21bから半導体基板21を後退させ、導電プラグ27および内壁絶縁膜26を外方に露出させることによって、貫通電極を形成する。この貫通電極を形成する工程は、公知の方法を用いて実行することができる。貫通電極を形成する工程では、ビア深さ(=非貫通孔32の深さ)が160μm程度であるので、裏面研削によって半導体基板21の厚さを100μm程度にした。貫通電極形成工程を行った後、半導体基板21の裏面21bに裏面絶縁膜28を形成し、裏面配線29を形成し、外部接続端子30であるバンプ電極を形成するなどの裏面工程を実施し、前述の図1に示す半導体装置20を得る。
半導体装置20を積層接続して積層型半導体モジュールを得る。この積層型半導体モジュールは、100μm程度にまで薄くした半導体基板21を有する半導体装置20が複数個積層されたものであるので、電子機器回路モジュールの省スペース化に大きく寄与できる。ひいては、その電子機器回路モジュールを搭載した電子機器、たとえば携帯情報機器の性能向上に大きく寄与することができる。
図8は本発明の実施の第2形態である半導体装置40の基礎的部分の構成を示す断面図であり、図9は図8に示す半導体装置40の製造方法の概要を説明する図である。本実施の形態の半導体装置40は、実施の第1形態の半導体装置20に類似し、対応する部分については同一の参照符号を付して説明を省略する。
半導体装置40は、半導体基板21の主面21aから裏面21bへと貫通する貫通電極41が、主面21aから裏面21bへと貫通する貫通孔25と、貫通孔25の内壁を被覆する内壁絶縁膜26と、内壁絶縁膜26を覆うシード層42と、めっき法によって形成される導電プラグ43とを含んで構成されることを特徴とする。
図9(a)は、前述の図2から図5までの工程と同様にして、非貫通孔32の内壁に内壁絶縁膜26を形成し、レジストパターン31を剥離した後、シード層42を形成した状態を示す。シード層42は、たとえばスパッタリング法によって、TiとCuとを成膜することによって形成できる。次に、めっき用レジストパターン44を形成し、電解Cuめっき法によって、非貫通孔32の内部において内壁絶縁膜26で形成される空隙を充填する。このことによって、図9(b)に示すめっきによる導電プラグ43が形成される。その後、市販のレジスト剥離液を用いてめっき用レジストパターン44を剥離し、さらにシード層42を構成するCuとTiとのエッチング液を用いて、シード層42の露出部分を除去することによって、図9(c)に示す貫通電極41が形成された状態を得る。
この後、実施の第1形態の半導体装置20の製造と同様に、半導体基板21の裏面21bを、導電プラグ43とシード層42と内壁絶縁膜26とが外方に露出するまで後退させる貫通電極形成工程を行い、さらに裏面絶縁膜28を形成し、裏面配線29を形成し、バンプ電極30を形成するなどの裏面工程を実施し、前述の図8に示す半導体装置40を得る。
本発明の実施の第1形態である半導体装置20の基礎的部分の構成を示す断面図である。 半導体基板21に表面絶縁膜22と表面電極23とが形成されている状態を示す図である。 半導体基板21にレジストパターン31を形成した状態を示す図である。 印刷工程の概要を説明する図である。 非貫通孔32の内壁に樹脂33を塗布する工程の概要を説明する図である。 導電材料を充填する工程の概要を説明する図である。 キャップ金属層24が形成された状態を示す図である。 本発明の実施の第2形態である半導体装置40の基礎的部分の構成を示す断面図である。 図8に示す半導体装置40の製造方法の概要を説明する図である。 積層型半導体モジュール1の主要な構造を例示する断面図である。 従来技術の絶縁膜の形成方法における問題点を説明する図である。 従来技術の絶縁膜の形成方法における問題点を説明する図である。
符号の説明
20,40 半導体装置
21 半導体基板
22 表面絶縁膜
23 表面電極
24 キャップ金属層
25,32 (非)貫通孔
26 内壁絶縁膜
27,43 導電プラグ
28 裏面絶縁膜
29 裏面配線
30 外部接続端子
31 レジストパターン
33 絶縁材料
37 フォトレジスト
41 貫通電極
42 シード層
44 めっき用レジストパターン

Claims (9)

  1. 対向する2表面のうちの一方の表面である第1面上に素子が形成される半導体基板と、
    第1面上に形成される第1絶縁膜と
    第1絶縁膜上に形成される表面電極と、
    表面電極と素子とを接続する配線部材と、
    半導体基板の第1面から第1面の反対側の面である第2面に向けて貫通して形成される貫通孔と、
    貫通孔の内壁を被覆するように形成される内壁絶縁膜と、
    貫通孔の内部に形成されて表面電極と電気的に接続される導電プラグと、
    半導体基板の第2面上に形成される第2絶縁膜とを有する半導体装置であって、
    第1絶縁膜には第1絶縁膜開口部が形成され、
    半導体基板の第1面側に形成される貫通孔の開口部である貫通孔開口部が、第1絶縁膜開口部の直下に位置し、
    第1絶縁膜開口部の径が、貫通孔開口部の径よりも小さく、
    貫通孔側に臨む第1絶縁膜の表面が、内壁絶縁膜によって覆われていることを特徴とする半導体装置。
  2. 第1絶縁膜が、
    シリコンの酸化物またはシリコンの窒化物から成ることを特徴とする請求項1記載の半導体装置。
  3. 第1絶縁膜開口部は、表面電極の直下に形成され、
    表面電極には、貫通孔開口部の径よりも小さい径を有する表面電極開口部が形成され、
    表面電極開口部が、第1絶縁膜開口部の上に位置することを特徴とする請求項1または2記載の半導体装置。
  4. 内壁絶縁膜が、
    表面電極の表面の一部を覆うことを特徴とする請求項3記載の半導体装置。
  5. 半導体基板の対向する2表面のうちの一方の表面であって素子が形成される第1面上に第1絶縁膜を形成する工程と、
    第1絶縁膜上に開口部を有する表面電極および表面電極と素子とを電気的に接続する配線部材を形成する工程と、
    素子、表面電極および配線部材が形成される半導体基板の第1面上に、表面電極の開口部に対応する位置に開口部を有するようにレジストパターンを形成する工程と、
    第1絶縁膜に第1絶縁膜開口部を形成する工程と、
    第1絶縁膜開口部の直下に開口部を有し、第1絶縁膜開口部の径よりも開口部の径が大きくなるように非貫通孔を半導体基板に形成する工程と、
    内部空間を大気圧よりも低い圧力に保持する容器内に半導体基板を載置し、載置される半導体基板の第1面側から絶縁材料を印刷し、非貫通孔の開口部を絶縁材料によってキャップ状に塞ぐ工程と、
    容器の内部空間の圧力を、非貫通孔の開口部を絶縁材料によってキャップ状に塞ぐ工程のときよりも高くし、非貫通孔の開口部をキャップ状に塞ぐ絶縁材料を非貫通孔の内部に吸引して非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程と、
    非貫通孔の内壁に塗布された絶縁材料を硬化させる工程と、
    絶縁材料によって被覆された非貫通孔の内部に導電材料を充填する工程と、
    半導体基板の第1面の反対側の表面である第2面から半導体基板を後退させて、絶縁材料および導電材料を露出させる工程と、
    半導体基板の第2面上に第2絶縁膜を形成する工程とを含むことを特徴とする半導体装置の製造方法。
  6. レジストパターンを形成する工程と、第1絶縁膜開口部を形成する工程とにおいて、
    レジストパターンに形成されるレジスト開口部が、第1絶縁膜開口部よりも大きいことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 第1絶縁膜開口部を形成する工程において、第1絶縁膜開口部がレジストパターンと表面電極とをマスクとして形成され、
    非貫通孔を半導体基板に形成する工程において、非貫通孔がレジストパターンと表面電極とをマスクとして形成されることを特徴とする請求項5または6記載の半導体装置の製造方法。
  8. レジストパターンを形成する工程において、レジストパターンのレジスト開口部の内部に、第1絶縁膜の一部と第1絶縁膜開口部とが露出するような大きさに形成され、
    非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程において、レジストパターンと未硬化の状態にある絶縁材料との接触角が50°以上90°未満であり、第1絶縁膜と未硬化の状態にある樹脂との接触角が50°未満であることを特徴とする請求項5〜7に記載の半導体装置の製造方法。
  9. レジストパターンを形成する工程において、レジストパターンのレジスト開口部の内部に、表面電極の一部と表面電極の開口部とが露出するような大きさに形成され、
    非貫通孔の内壁と第1絶縁膜の非貫通孔側に臨む表面とに絶縁材料を塗布する工程において、レジストパターンと未硬化の状態にある絶縁材料との接触角が50°以上90°未満であり、表面電極と未硬化の状態にある樹脂との接触角が50°未満であることを特徴とする請求項5〜7に記載の半導体装置の製造方法。
JP2005089393A 2005-03-25 2005-03-25 半導体装置およびその製造方法 Pending JP2006269968A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005089393A JP2006269968A (ja) 2005-03-25 2005-03-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005089393A JP2006269968A (ja) 2005-03-25 2005-03-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006269968A true JP2006269968A (ja) 2006-10-05

Family

ID=37205559

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005089393A Pending JP2006269968A (ja) 2005-03-25 2005-03-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006269968A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009021462A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009272575A (ja) * 2008-05-12 2009-11-19 Panasonic Corp 半導体貫通電極形成方法
JP2010045162A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置、半導体装置の製造方法、及びカメラモジュール
JP2011082291A (ja) * 2009-10-06 2011-04-21 Seiko Epson Corp 半導体装置
JP2012235158A (ja) * 2012-07-30 2012-11-29 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板および電子機器
JP2013544444A (ja) * 2010-12-02 2013-12-12 テッセラ,インコーポレイテッド チップ上方のキャリアと段状に形成されたシリコン貫通電極とを有する積層超小型電子アセンブリ
JP2014222785A (ja) * 2014-08-19 2014-11-27 セイコーエプソン株式会社 半導体装置及び電子デバイス
US9099296B2 (en) 2010-12-02 2015-08-04 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages with plural active chips
US9548254B2 (en) 2006-11-22 2017-01-17 Tessera, Inc. Packaged semiconductor chips with array
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9548254B2 (en) 2006-11-22 2017-01-17 Tessera, Inc. Packaged semiconductor chips with array
JP2009021462A (ja) * 2007-07-13 2009-01-29 Disco Abrasive Syst Ltd ウェーハの加工方法
JP2009272575A (ja) * 2008-05-12 2009-11-19 Panasonic Corp 半導体貫通電極形成方法
JP2010045162A (ja) * 2008-08-12 2010-02-25 Toshiba Corp 半導体装置、半導体装置の製造方法、及びカメラモジュール
US8426977B2 (en) 2008-08-12 2013-04-23 Kabushiki Kaisha Toshiba Semiconductor apparatus, manufacturing method of semiconductor apparatus, and camera module
JP2011082291A (ja) * 2009-10-06 2011-04-21 Seiko Epson Corp 半導体装置
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US10354942B2 (en) 2010-09-17 2019-07-16 Tessera, Inc. Staged via formation from both sides of chip
JP2013544444A (ja) * 2010-12-02 2013-12-12 テッセラ,インコーポレイテッド チップ上方のキャリアと段状に形成されたシリコン貫通電極とを有する積層超小型電子アセンブリ
US9269692B2 (en) 2010-12-02 2016-02-23 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
US9368476B2 (en) 2010-12-02 2016-06-14 Tessera, Inc. Stacked microelectronic assembly with TSVs formed in stages with plural active chips
US9099296B2 (en) 2010-12-02 2015-08-04 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages with plural active chips
US9620437B2 (en) 2010-12-02 2017-04-11 Tessera, Inc. Stacked microelectronic assembly with TSVS formed in stages and carrier above chip
JP2012235158A (ja) * 2012-07-30 2012-11-29 Seiko Epson Corp 半導体装置、半導体装置の製造方法、回路基板および電子機器
JP2014222785A (ja) * 2014-08-19 2014-11-27 セイコーエプソン株式会社 半導体装置及び電子デバイス

Similar Documents

Publication Publication Date Title
JP2006269968A (ja) 半導体装置およびその製造方法
JP3736607B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US6218281B1 (en) Semiconductor device with flip chip bonding pads and manufacture thereof
US7214615B2 (en) Method of manufacturing semiconductor device, semiconductor device, circuit substrate and electronic apparatus
US8198726B2 (en) Through-hole electrode substrate and method of manufacturing the same
TWI227910B (en) Semiconductor device, circuit substrate and electronic instrument
JP2003203940A (ja) 半導体チップ及び配線基板並びにこれらの製造方法、半導体ウエハ、半導体装置、回路基板並びに電子機器
JP2002359347A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR20070006667A (ko) 도전성 컴포넌트, 관통 비아 및 도전성 관통 웨이퍼 비아를포함하는 반도체 컴포넌트를 제조하는 공정 및 집적 설계
JP4055015B2 (ja) 半導体装置の製造方法
JP2006261323A (ja) 半導体装置及びその製造方法
KR100664825B1 (ko) 반도체 장치의 제조 방법, 반도체 장치, 적층 반도체 장치,회로 기판, 및 전자 기기
JP2003273155A (ja) 半導体装置及びその製造方法
JP3945380B2 (ja) 半導体装置およびその製造方法
TW200535982A (en) Semiconductor device and its manufacturing method, circuit board, and electronic apparatus
JP2006165112A (ja) 貫通電極形成方法およびそれを用いる半導体装置の製造方法、ならびに該方法によって得られる半導体装置
JP2009231509A (ja) 電子部品パッケージの製造方法および電子部品パッケージ
JP6712136B2 (ja) 電子部品の製造方法
JP2006108520A (ja) 半導体装置及び半導体装置の製造方法
JP2006147870A (ja) 半導体装置の製造方法および液状材料の塗布方法
JP5143688B2 (ja) 圧電デバイスの製造方法
JP2005210048A (ja) 半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
JP2012209440A (ja) 半導体装置、回路基板および電子機器
JP2004296894A (ja) 半導体装置の製造方法
JP2005223067A (ja) 電子デバイス及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20070302

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110