JP5733990B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5733990B2 JP5733990B2 JP2011003580A JP2011003580A JP5733990B2 JP 5733990 B2 JP5733990 B2 JP 5733990B2 JP 2011003580 A JP2011003580 A JP 2011003580A JP 2011003580 A JP2011003580 A JP 2011003580A JP 5733990 B2 JP5733990 B2 JP 5733990B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor substrate
- plane
- forming
- via hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
また、本発明の半導体装置の製造方法は、半導体基板の一方の平面に、前記半導体基板の他方の平面に設けた電極パッド層に相対する位置に開口部を有するマスク層と、前記マスク層の開口部よりも径の小さい開口部を有するグレートーンマスクとを形成するマスク層形成工程と、前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から、エッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により、前記電極パッド層に達するまで穴を形成する工程と、前記半導体基板の一方の平面及び前記穴の側壁に絶縁層を形成する絶縁層形成工程と、前記半導体基板の一方の平面及び前記穴の内部に、化学気相成長法又は物理気相成長法により金属層を形成する金属層形成工程と、を備え、前記穴の側壁は、第1垂直面、第2垂直面、及び前記第1垂直面と前記第2垂直面との間にあって複数の凹凸を有する面、を有することを特徴とする。
半導体基板として基板厚みが200μmで二酸化珪素の層間絶縁層を形成したシリコン基板を用い、層間絶縁層上には半導体素子と半導体素子から電気的に配線されたアルミニウム−銅合金の電極パッド層を形成した。更に、層間絶縁層及び電極パッド層上には酸化珪素と窒化珪素とを積層してなるパッシベーション層を形成したものを用いた。次に、フォトリソグラフィー法にてレジストをパターニングして、半導体素子と反対側の基板面に直径50μmの円形状に開口したレジストマスク層を形成した。
実施例1と同様の半導体素子が形成された、基板厚みが200μmのシリコン基板を用いた。次に、レジストをパターニングして、半導体素子と反対側の基板面に直径60μmの円形状に開口したレジストマスク層を形成した。
実施例1と同様の半導体素子が形成された、基板厚みが200μmのシリコン基板を用いた。次に、レジストをパターニングして、半導体素子と反対側の基板面に直径60μmの円形状に開口したレジストマスク層を形成した。
Claims (5)
- 半導体基板の一方の平面に、前記半導体基板の他方の平面に設けた電極パッド層に相対する位置に開口部を有するマスク層を形成するマスク層形成工程と、
前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から、エッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により垂直面を有する穴を形成する工程と、
エッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により、エッチングプロセスのエッチング速度を徐々に低下させながら、前記垂直面の径の1/2以上9/10以下となるまで前記垂直面に続く傾斜面を形成する工程と、
前記傾斜面を形成する工程で低下させたエッチング速度によるエッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により、前記傾斜面に続く垂直面を前記電極パッド層に達するまで形成する工程と、
前記半導体基板の一方の平面、前記垂直面、前記傾斜面、及び前記傾斜面に続く垂直面に絶縁層を形成する絶縁層形成工程と、
前記半導体基板の一方の平面及び前記穴の内部に、化学気相成長法又は物理気相成長法により金属層を形成する金属層形成工程と、を備え、
前記傾斜面を形成する工程は、前記デポジッションプロセスにて前記傾斜面上に形成された保護膜の残留物をマスクとして前記傾斜面に複数の凹凸を形成することを特徴とする半導体装置の製造方法。 - 前記傾斜面を形成する工程の後に形成される、前記傾斜面に続く垂直面の高さは、前記半導体基板の厚みの1/50以上1/4以下であることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記複数の凹凸の平均高さRcは、0.2μm以上10μm以下であることを特徴とする請求項1又は2に記載の半導体装置の製造方法。
- 半導体基板の一方の平面に、前記半導体基板の他方の平面に設けた電極パッド層に相対する位置に開口部を有するマスク層と、前記マスク層の開口部よりも径の小さい開口部を有するグレートーンマスクとを形成するマスク層形成工程と、
前記半導体基板に、前記マスク層形成工程にて形成された前記マスク層の開口部から、エッチングプロセスとデポジッションプロセスとを交互に繰り返すBOSCH法により、前記電極パッド層に達するまで穴を形成する工程と、
前記半導体基板の一方の平面及び前記穴の側壁に絶縁層を形成する絶縁層形成工程と、
前記半導体基板の一方の平面及び前記穴の内部に、化学気相成長法又は物理気相成長法により金属層を形成する金属層形成工程と、を備え、
前記穴の側壁は、第1垂直面、第2垂直面、及び前記第1垂直面と前記第2垂直面との間にあって複数の凹凸を有する面、を有することを特徴とする半導体装置の製造方法。 - 前記グレートーンマスクは、前記マスク層の開口部の径の1/2以上9/10以下の開口部を有することを特徴とする請求項4に記載の半導体装置の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003580A JP5733990B2 (ja) | 2011-01-12 | 2011-01-12 | 半導体装置の製造方法 |
EP11195494.7A EP2477219A3 (en) | 2011-01-12 | 2011-12-23 | Semiconductor device and method for manufacturing semiconductor device |
US13/344,396 US8772944B2 (en) | 2011-01-12 | 2012-01-05 | Semiconductor device and method for manufacturing semiconductor device |
KR1020120002334A KR101505392B1 (ko) | 2011-01-12 | 2012-01-09 | 반도체장치 및 반도체장치의 제조 방법 |
TW101100930A TWI476819B (zh) | 2011-01-12 | 2012-01-10 | 半導體裝置及半導體裝置之製造方法 |
CN201210008254.9A CN102593086B (zh) | 2011-01-12 | 2012-01-12 | 半导体装置和用于制造半导体装置的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011003580A JP5733990B2 (ja) | 2011-01-12 | 2011-01-12 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012146800A JP2012146800A (ja) | 2012-08-02 |
JP5733990B2 true JP5733990B2 (ja) | 2015-06-10 |
Family
ID=45470352
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011003580A Expired - Fee Related JP5733990B2 (ja) | 2011-01-12 | 2011-01-12 | 半導体装置の製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8772944B2 (ja) |
EP (1) | EP2477219A3 (ja) |
JP (1) | JP5733990B2 (ja) |
KR (1) | KR101505392B1 (ja) |
CN (1) | CN102593086B (ja) |
TW (1) | TWI476819B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI576973B (zh) * | 2013-07-24 | 2017-04-01 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
CN104617035A (zh) * | 2013-11-05 | 2015-05-13 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
CN104617033B (zh) * | 2013-11-05 | 2018-09-14 | 中芯国际集成电路制造(上海)有限公司 | 晶圆级封装方法 |
KR20150053592A (ko) * | 2013-11-08 | 2015-05-18 | 삼성전기주식회사 | 전자 소자 모듈 및 그 제조 방법 |
CN104701426B (zh) * | 2013-12-05 | 2017-07-28 | 上海蓝光科技有限公司 | 一种发光二极管的制造方法 |
WO2018173275A1 (ja) * | 2017-03-24 | 2018-09-27 | 三菱電機株式会社 | 半導体装置の製造方法および半導体装置 |
US11235969B2 (en) * | 2018-10-30 | 2022-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | CMOS-MEMS integration with through-chip via process |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4850392B2 (ja) | 2004-02-17 | 2012-01-11 | 三洋電機株式会社 | 半導体装置の製造方法 |
JP4139803B2 (ja) | 2004-09-28 | 2008-08-27 | シャープ株式会社 | 半導体装置の製造方法 |
TWI303864B (en) | 2004-10-26 | 2008-12-01 | Sanyo Electric Co | Semiconductor device and method for making the same |
US7081408B2 (en) * | 2004-10-28 | 2006-07-25 | Intel Corporation | Method of creating a tapered via using a receding mask and resulting structure |
JP4581915B2 (ja) * | 2005-08-26 | 2010-11-17 | パナソニック電工株式会社 | 貫通孔配線の製造方法 |
FR2901635A1 (fr) * | 2006-06-09 | 2007-11-30 | Commissariat Energie Atomique | Dispositif de connexion tridimensionnel dans un substrat |
KR20080019429A (ko) | 2006-08-28 | 2008-03-04 | 삼성전자주식회사 | 반도체 소자의 소자분리 구조 및 그 형성 방법 |
JP2008294062A (ja) | 2007-05-22 | 2008-12-04 | Sharp Corp | 半導体装置及びその製造方法 |
US7910837B2 (en) * | 2007-08-10 | 2011-03-22 | Napra Co., Ltd. | Circuit board, electronic device and method for manufacturing the same |
CN102246299B (zh) * | 2008-10-15 | 2014-12-10 | Aac微技术有限公司 | 用于制作通路互连的方法 |
US8049327B2 (en) * | 2009-01-05 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Through-silicon via with scalloped sidewalls |
KR20110000960A (ko) * | 2009-06-29 | 2011-01-06 | 삼성전자주식회사 | 반도체 칩, 스택 모듈, 메모리 카드 및 그 제조 방법 |
-
2011
- 2011-01-12 JP JP2011003580A patent/JP5733990B2/ja not_active Expired - Fee Related
- 2011-12-23 EP EP11195494.7A patent/EP2477219A3/en not_active Withdrawn
-
2012
- 2012-01-05 US US13/344,396 patent/US8772944B2/en not_active Expired - Fee Related
- 2012-01-09 KR KR1020120002334A patent/KR101505392B1/ko active IP Right Grant
- 2012-01-10 TW TW101100930A patent/TWI476819B/zh not_active IP Right Cessation
- 2012-01-12 CN CN201210008254.9A patent/CN102593086B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
TWI476819B (zh) | 2015-03-11 |
US8772944B2 (en) | 2014-07-08 |
CN102593086B (zh) | 2015-12-09 |
EP2477219A3 (en) | 2014-06-04 |
KR101505392B1 (ko) | 2015-03-24 |
CN102593086A (zh) | 2012-07-18 |
JP2012146800A (ja) | 2012-08-02 |
TW201246284A (en) | 2012-11-16 |
EP2477219A2 (en) | 2012-07-18 |
KR20120081945A (ko) | 2012-07-20 |
US20120175781A1 (en) | 2012-07-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5733990B2 (ja) | 半導体装置の製造方法 | |
JP4812512B2 (ja) | 半導体装置の製造方法 | |
JP5143382B2 (ja) | 半導体装置及びその製造方法 | |
KR100658547B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US6902872B2 (en) | Method of forming a through-substrate interconnect | |
JP5644340B2 (ja) | キャパシタ構造体およびその製造方法 | |
KR100647760B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8102049B2 (en) | Semiconductor device including through electrode and method of manufacturing the same | |
US8440565B2 (en) | Semiconductor apparatus manufacturing method and semiconductor apparatus | |
US9041163B2 (en) | Semiconductor structure and manufacturing method thereof | |
JP5145000B2 (ja) | 貫通配線基板、半導体パッケージ及び貫通配線基板の製造方法 | |
JP5754209B2 (ja) | 半導体装置の製造方法 | |
JP2008153275A (ja) | 半導体基板およびその製造方法 | |
JP2011071175A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2010192481A (ja) | 半導体基板と半導体パッケージおよび半導体基板の製造方法 | |
JP2012169669A (ja) | 半導体装置 | |
JP5228094B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012129442A (ja) | 半導体装置の製造方法 | |
JP6031746B2 (ja) | 半導体装置の製造方法、半導体装置及び電子機器 | |
JP2011119295A (ja) | 半導体装置 | |
KR20060090704A (ko) | 용액 분사 장치 제조 방법, 마이크로 전자 장치용 기판관통 상호 접속부 형성 방법 및 마이크로 전자 장치 | |
KR20110066230A (ko) | 유체 분사 장치 및 그 제조 방법 | |
JP2007258748A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20130228 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140109 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140729 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150317 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150414 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5733990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |