JP5644340B2 - キャパシタ構造体およびその製造方法 - Google Patents

Description

本発明は、シリコン基板に設けられた穴の内部に導電体と誘電体を配置することにより、キャパシタを構成してなるキャパシタ構造体、および、そのようなキャパシタ構造体の製造方法に関する。

従来より、この種のキャパシタ構造体としては、シリコン基板に一方の主面に開口し、他方の主面では閉塞された有底穴を設け、この穴の内部にて、穴の内面側から第１の導電体、誘電体、第２の導電体を順次積層して設け、この積層体によりキャパシタを構成したものが提案されている（たとえば、特許文献１参照）。そして、このようなキャパシタ構造体は、トレンチキャパシタと呼ばれている。

特開２００５−１０１３５２号公報

ここで、上記キャパシタ構造体においては、２つの導電体間でキャパシタが形成されているが、そのキャパシタの容量値を増大させようとすると、（１）導電体間の誘電体の誘電率を増加させる、（２）誘電体の膜厚を薄くする、（３）導電体間の対向面積を増大させる、のいずれかの方策が必要になる。

ここで誘電体の材料、膜厚を変更しないとすれば、（３）の導電体間の対向面積を増大させることになる。単純には、構造体における穴の幅を大きくしてやれば導電体間の対向面積が増加するが、その場合、構造体の体格の増大を招き好ましくない。

そこで、構造体の穴幅を大きくすることなく、導電体間の対向面積を増やすには、例えば穴をより深く形成するか、あるいは穴の平面形状を複雑な形状とする方法などが考えられるが、この場合、エッチング技術、露光技術をはじめ、高度な微細加工技術が必要となる。

本発明は、上記問題に鑑みてなされたものであり、シリコン基板に設けられた穴の内部に導電体と誘電体を配置することにより、キャパシタを構成してなるキャパシタ構造体において、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体間の対向面積を増加させて容量値の増大が実現できるようにすることを目的とする。

上記目的を達成するため、請求項１に記載の発明では、シリコン基板（１０）に設けられた穴（２０）の内部にて、第１の導電体（３１）と第２の導電体（３２）との間に誘電体（４０）を介在させることにより、キャパシタを構成してなるキャパシタ構造体であって、穴（２０）は、シリコン基板（１０）の一方の主面に開口し、他方の主面では閉塞された有底穴であり、穴（２０）の内部には、シリコン基板（１０）よりなり、穴（２０）の底部側から開口部側に向かって突出する突起（２１）が設けられており、穴（２０）の底面は、突起（２１）による凹凸面とされており、穴（２０）の内部では、穴（２０）の底面および側面に、これらの面側から第１の導電体（３１）、誘電体（４０）、第２の導電体（３２）が順次積層されているとともに、第１の導電体（３１）および誘電体（４０）は、突起（２１）による凹凸面の形状を承継した層形状とされており、これら第１の導電体（３１）、誘電体（４０）、第２の導電体（３２）による積層体によってキャパシタが構成されていることを特徴とする。

それによれば、穴（２０）の内部に突起（２１）を設けた分だけ、誘電体（４０）を介した両導電体（３１、３２）の対向面積すなわち電極間の対向面積が増加するから、従来のキャパシタ構造体に比べて、単位面積あたりの容量値が増加する。よって、本発明によれば、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体（３１、３２）間の対向面積を増加させて容量値の増大が実現できる。

請求項２に記載の発明では、シリコン基板（１０）に設けられた穴の内部にて、第１の導電体と第２の導電体（３２）との間に誘電体（４０）を介在させることにより、キャパシタを構成してなるキャパシタ構造体であって、穴（２０）は、シリコン基板（１０）の一方の主面に開口し、他方の主面では閉塞された有底穴であり、穴（２０）の内部には、シリコン基板（１０）よりなり、穴（２０）の底部から開口部側に向かって突出する突起（２１）が設けられており、穴（２０）の底面は、突起（２１）による凹凸面とされており、シリコン基板（１０）における穴（２０）および突起（２１）を含む部位が第１の導電体とされており、穴（２０）の内部では、穴（２０）の底面および側面に、これらの面側から誘電体（４０）、第２の導電体（３２）が順次積層されているとともに、誘電体（４０）は、突起（２１）による凹凸面の形状を承継した層形状とされており、これら第１の導電体、誘電体（４０）、第２の導電体（３２）による積層体によってキャパシタが構成されていることを特徴とする。

それによれば、シリコン基板（１０）そのものが第１の導電体として構成されるが、これを第１の導電体として、その上に誘電体（４０）、第２の導電体（３２）を積層することによりキャパシタが構成される。そして、この場合も、穴（２０）の内部に突起（２１）を設けた分だけ、誘電体（４０）を介した両導電体の対向面積すなわち電極間の対向面積が増加するから、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体間の対向面積を増加させて容量値の増大が実現できる。

ここで、請求項３に記載の発明では、請求項１または２に記載のキャパシタ構造体において、突起（２１）の突出高さ方向に沿った断面において、当該突起の高さ／当該突起の幅で表されるアスペクト比が１以上であることを特徴とする。

それによれば、突起（２１）による導電体（３１、３２）間の対向面積が大幅に増加し、効果的である。

また、請求項１、２に記載の発明では、突起（２１）の形状は、円錐もしくは角錐形状であることを特徴とする。

それによれば、突起（２１）の表面が、穴（２０）の開口部側に面した傾斜面となるから、突起（２１）の表面に導電体（３１、３２）や誘電体（４０）を成膜するときに、均一な膜形成が行いやすく、好ましい。

また、請求項４に記載の発明では、請求項１ないし３のいずれか１つに記載のキャパシタ構造体において、第２の導電体（３２）は前記穴（２０）の空間全体に充填されていることを特徴とする。

それによれば、第２の導電体（３２）の抵抗を小さくして、キャパシタの寄生抵抗成分を低減しやすくなるという利点がある。

請求項５に記載の発明は、シリコン基板（１０）の一方の主面からシリコン基板（１０）をエッチングすることにより、当該一方の主面に開口し、他方の主面では閉塞された有底穴としての穴（２０）を形成し、穴（２０）の内部に、導電体（３１、３２）と誘電体（４０）を設けることにより、キャパシタを構成してなるキャパシタ構造体の製造方法であって、シリコン基板（１０）のエッチングでは、エッチング面に島状に存在するマイクロマスクを起点としたエッチング残りにより、円錐もしくは角錐形状の突起（２１）を、穴（２０）の底面から開口部側に突出するように穴（２０）内に形成し、その後、突起（２１）の表面および穴（２０）の側面に沿って誘電体（４０）および導電体（３１、３２）を形成することを特徴とする。

それによれば、上記請求項１、請求項２に記載のキャパシタ構造体を適切に製造し得る製造方法を提供することができる。

ここで、請求項６に記載の発明では、請求項５に記載のキャパシタ構造体の製造方法において、シリコン基板（２０）のエッチングは、穴（２０）の側面および底面に保護膜を堆積する保護膜堆積ステップと、保護膜のうち前記穴（２０）の底面に形成された部分を除去して穴（２０）の底面をエッチングすることで穴（２０）を深くするエッチングステップとを繰り返しながら、シリコンの深堀りエッチングを行うものであり、マイクロマスクは、１回の保護膜堆積ステップにおける保護膜の堆積量を、１回のエッチングステップで除去し得る量よりも多く設定することによって発生させるようにすることを特徴とする。

それによれば、エッチングステップでは、穴（２０）の底面に島状に保護膜が残り、この残った保護膜がマイクロマスクとなるため、適切に突起（２１）が形成される。

また、請求項７に記載の発明では、請求項５に記載のキャパシタ構造体の製造方法において、マイクロマスク（Ｍ）は、シリコン基板（１０）のエッチングの前に微粒子材料をシリコン基板（１０）の一方の主面にばらまくことにより発生させることを特徴とする。

この場合、微粒子材料の大きさや形状を選択することにより、突起のサイズや形状を制御しやすくなるという利点がある。

ここで、請求項８に記載の発明のように、請求項７に記載のキャパシタ構造体の製造方法において、微粒子材料としては、ガラスもしくは金属を含む材料を採用できる。

さらに、このような微粒子材料を用いた場合には、請求項９に記載の発明のように、微粒子材料をターゲット材料としてスパッタリングを行うことにより、微粒子材料をシリコン基板（１０）の一方の主面にばらまくようにしてもよいし、請求項１０に記載の発明のように、微粒子材料を含むガスをシリコン基板（１０）の一方の主面に吹き付けることにより、微粒子材料を前記シリコン基板（１０）の一方の主面にばらまくようにしてもよい。

また、請求項１１に記載の発明では、請求項５ないし１０のいずれか１つに記載のキャパシタ構造体の製造方法において、誘電体（４０）および導電体（３１、３２）はＡＬＤ法によって形成することを特徴とする。

それによれば、穴（２０）の内面に突起（２１）による凹凸が存在しても、カバレッジ性に優れたＡＬＤ法によって、均一な膜厚にて誘電体（４０）および導電体（３１、３２）を形成しやすくなる。

なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。

本発明の第１実施形態に係るキャパシタ構造体の概略断面図である。 図１におけるキャパシタ構造体の穴部分の概略平面図である。 第１実施形態におけるキャパシタ構造体の製造方法を示す工程図である。 第１実施形態の変形例としてのキャパシタ構造体の概略断面図である。 本発明の第２実施形態に係るキャパシタ構造体の概略断面図である。 第２実施形態におけるキャパシタ構造体の製造方法を示す工程図である。 本発明の第３実施形態に係るキャパシタ構造体の製造方法の要部を示す概略平面図である。

以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。

（第１実施形態）
図１は、本発明の第１実施形態に係るキャパシタ構造体の概略断面構成を示す図であり、図２は、同キャパシタ構造体における穴２０部分を、図１中の矢印Ａ方向より見たときの概略平面構成を示す図である。なお、図２では、本実施形態で採用し得る穴２０の開口形状として、円形、四角形、六角形といったホール状のものと、溝状（つまりトレンチ状）のものを示してある。

本キャパシタ構造体は、大きくは、シリコン基板１０に設けられた穴２０の内部に導電体３１、３２と誘電体４０を配置することにより、キャパシタを構成してなるものである。シリコン基板１０は、一般的なシリコン半導体よりなる板状のものである。図１では、シリコン基板１０の上面が一方の主面であり、図２はシリコン基板１０の一方の主面に開口する穴２０の開口形状を示している。

穴２０は、後述するようにボッシュプロセスを用いたシリコンの深堀エッチングにより形成された穴であり、シリコン基板１０の一方の主面に開口し、シリコン基板１０の図示しない他方の主面側では閉塞された有底穴である。

この穴２０の開口形状は、特に複雑な形状とされるものではなく、一般的なシリコンエッチングにより形成される形状である。具体的には、穴２０の開口形状は、図２に示されるように、円形や四角形、六角形といった多角形、あるいは、細長の溝状をなす。

ここで、円形の場合は直径、多角形の場合は対角線上の幅、溝の場合はその幅がそれぞれ穴２０の幅となるが、この穴２０の幅は、好ましくは３μｍ以上、より好ましくは５μｍ以上が望ましい。

穴２０の内部には、シリコン基板１０よりなり、穴２０の底部側から開口部側に向かって突出する突起２１が設けられている。この突起２１は、ボッシュプロセスなどのシリコンエッチングにおいてエッチング残りとして発生するもの、いわゆるブラックシリコンと呼ばれるものである。

具体的に、突起２１は、穴２０の底部側から開口部側に向かって延びる柱状をなす。ここで、柱状とは、ストレートな円柱や角柱のみならず、円錐や角錐のものも含み、さらには、円錐や角錐の先端が切り取られることで突出方向に沿った断面が台形状をなすものなども含むものである。

ここでは、図１に示されるように、突起２１の形状は、突起２１の突出先端側に向かってすぼまっている円錐もしくは角錐形状であるが、突起２１の突出先端側に向かって末広がりとなる円錐もしくは角錐形状であってもよい。そして、穴２０の底面は、複数の突起２１により剣山状とされており、当該突起２１による凹凸面とされている。

また、この突起２１は、たとえば幅寸法（円柱や円錐の場合は直径）が１μｍ以下のものであり、突起２１の突出高さ方向に沿った断面において、当該突起の高さ／当該突起の幅で表されるアスペクト比が１以上であることが望ましい。

また、穴２０の内部では、穴２０の底面および側面に、これら底面および側面側から第１の導電体３１、誘電体４０、第２の導電体３２が順次積層されている。ここで、穴２０の底面は上述のように、突起２１による凹凸面とされており、これら積層体は当然ながら、突起２１の表面にも形成されている。

そして、図１に示されるように、第１の導電体３１および誘電体４０は、穴２０の底面形状すなわち突起２１による凹凸面の形状を承継した層形状とされている。また、ここでは、図１に示されるように、第２の導電体３２は、穴２０の空間すなわち穴２０内の突起２１を除く空間の全体に充填されている。

そして、これら第１の導電体３１、誘電体４０、第２の導電体３２による積層体によってキャパシタが構成されている。つまり、第１の導電体３１、第２の導電体３２を対向電極とするコンデンサが構成されており、各導電体３１、３２は、たとえばワイヤ等により外部と電気的に接続されるようになっている。

たとえば、図示しないが、第１の導電体３１、第２の導電体３２はそれぞれ、穴２０内部からシリコン基板１０の一方の主面上に引き出され、当該一方の主面にて所望の電極形状にパターニングされて、パッド電極等として構成されている。そして、これら導電体３１、３２は、当該一方の主面に実装されたＩＣチップなどの図示しない電子部品とワイヤボンディング接続されるようになっている。

ここで、第１の導電体３１および第２の導電体３２は、たとえばＡｌ、Ｃｕ、Ａｕ、Ｗ等を含む金属膜であり、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法（原子層成長法）、スパッタ、蒸着などにより成膜されるものである。また、誘電体４０としては、誘電率および絶縁耐圧が共に高い材料、たとえばＳｉＯ_２、Ｔａ_２Ｏ_５、ＺｒＯ_２等が挙げられ、たとえばＡＬＤ法、スパッタ、ＣＶＤなどにより形成される。

次に、本実施形態におけるキャパシタ構造体の製造方法について、図３を参照して述べる。図３は、本製造方法を示す工程図であり、各工程におけるワークを図１に対応した断面にて示してある。

本製造方法は、大きくは、シリコン基板１０の一方の主面からシリコン基板１０をエッチングすることにより、当該一方の主面に開口し、他方の主面では閉塞された有底穴としての穴２０を形成し、穴２０の内部に、導電体３１、３２と誘電体４０を設けることにより、キャパシタを構成するようにしたものである。

まず、図３（ａ）に示されるように、シリコン基板１０に対して然るべきマスク（図示せず）をパターニングした上で、シリコン基板１０のエッチングにより、突起２１を有する穴２０を形成する。本実施形態では、シリコン基板１０のエッチングをよく知られているボッシュプロセスにより行う。

このボッシュプロセスによるシリコン基板２０のエッチングは、穴２０の側面および底面に保護膜を堆積する保護膜堆積ステップと、保護膜のうち穴２０の底面に形成された部分を除去して穴２０の底面をエッチングすることで穴２０を深くするエッチングステップとを繰り返しながら、シリコンの深堀りエッチングを行うものである。

このとき、本製造方法では、エッチングにおける穴２０の底面すなわちエッチング面に島状に存在するマイクロマスクを起点としたエッチング残りによる突起２１を、穴２０の底面から開口部側に突出するように、穴２０内に形成する。

このようなエッチング残りによる突起２１の発生現象は、「ブラックシリコン」と言われるが、もともと「ブラックシリコン」は異常なエッチング結果であり、通常は発生させないようにプロセス条件を設定する。しかし、本製造方法では、このブラックシリコン現象を積極的に応用してエッチング面から無数のシリコン突起２１を発生させるものである。

具体的に、本実施形態のボッシュプロセスにおいては、１回の保護膜堆積ステップにおける保護膜の堆積量を、１回のエッチングステップで除去し得る量よりも多く設定することによって、マイクロマスクを発生させる。つまり、理想的なエッチング条件を外して、エッチングを行うのである。

このことについて一例を述べる。たとえば、ボッシュプロセスでは、エッチングガスとしてはＳＦ_６ガスなどが使用され、保護膜形成用ガスとしてはＣ_４Ｆ_８ガスなどが使用される。

そして、エッチングステップでは、真空チャンバー内に設置されたシリコン基板１０に対して、ＳＦ_６ガスをプラズマ化してシリコンエッチングを行って穴２０を掘る。また、保護膜堆積ステップでは、真空チャンバーに導入するガスをたとえばＣ_４Ｆ_８ガスに切り替え、これをプラズマ化することで穴２０の側面および底面に保護膜を堆積する。

そして、保護膜堆積ステップ後のエッチングステップでは、保護膜のうち穴２０の底面に形成された部分を除去して穴２０の底面のシリコンを露出させ、この露出したシリコンをエッチングすることで穴２０を深くする。そして、これら両ステップを繰り返すことで穴２０を形成するのである。

ここで、上述のように、本実施形態では、１回の保護膜堆積ステップにおける保護膜の堆積量を、１回のエッチングステップで除去し得る量よりも多く設定する。

具体的には、突起２１が発生しない、つまりブラックシリコンが発生しないボッシュプロセスによる理想的なエッチング条件が存在するが、本実施形態では、この理想的な条件に対して、エッチングガスであるＳＦ_６ガスの導入時間を短くしたり、保護膜形成用ガスであるＣ_４Ｆ_８ガスの導入時間を長くしたりすればよい。または、理想的な条件に対して、ＳＦ_６ガスの流量を少なくしたり、Ｃ_４Ｆ_８ガスの流量を多くしたりすればよい。

こうすることによって、エッチングステップでは、穴２０の底面の保護膜が完全に除去されず、島状に残り、この残った保護膜がマイクロマスクとなって、エッチングステップが行われる。すると、マイクロマスクの下側のシリコンはエッチングされずに、当該マイクロマスクを起点としたエッチング残りとなり、これが柱状の突起２１となるのである。

この場合、マイクロマスクの密度を大きくすると、突起２１の数が多く、突起２１が高くなり、一方、マイクロマスクの密度を小さくすると、突起２１の数が少なく、突起２１が低くなる傾向にある。これを利用すれば、上記各ガスの導入時間や流量を変えることでマイクロマスクの密度も変わるから、突起２１の数やサイズの制御が可能となる。

また、エッチング条件によって、突起２１の断面形状をストレートな柱状のものから、円錐もしくは多角錐形状まで、ある程度コントロールすることもできる。

たとえば、エッチングステップにおいて、チャンバー内圧力を大きくしたり、ＲＦパワーを大きくすれば、ＳＦ_６ガスによるエッチングが等方性の強いものとなるため、テーパエッチングが顕著となり、円錐や多角錐の突起２１になりやすい。

このようにして、シリコン基板１０に、突起２１を有する穴２０を形成した後、本製造方法では、図３（ｂ）、（ｃ）、（ｄ）に示されるように、突起２１の表面および穴２０の側面に沿って誘電体４０および導電体３１、３２を形成する。

具体的には、図３（ｂ）に示されるように、シリコン基板１０の一方の主面および穴２０の内面に対して、第１の導電体３１をＡＬＤ法、スパッタ、蒸着などにより成膜する。これにより、当該一方の主面、穴２０の側面および突起２１によって凹凸面とされた穴２０の底面に、第１の導電体３１が層状に形成され、穴２０の底面部分では、第１の導電体３１は、当該凹凸面を承継した層状に形成される。

その後、フォトリソグラフ技術を用いて、シリコン基板１０の一方の主面上に位置する第１の導電体３１を、所望の電極形状にパターニングする。次に、図３（ｃ）に示されるように、シリコン基板１０の一方の主面および穴２０の内面に、誘電体４０を、たとえばＡＬＤ法、スパッタ、ＣＶＤなどにより形成する。この誘電体４０も、穴２０の底面部分では、上記凹凸面を承継した層状に形成される。

次に、図３（ｄ）に示されるように、シリコン基板１０の一方の主面および穴２０の内面に、第２の導電体３２をＡＬＤ法、スパッタ、蒸着などにより成膜する。ここでは、第２の導電体３２は、穴２０の空間全体に充填される。そして、この第２の導電体３２についても、シリコン基板１０の一方の主面上に位置する部分を、所望の電極形状にパターニングする。こうして、本実施形態のキャパシタ構造体ができあがる。

ところで、本実施形態によれば、穴２０の内部に突起２１を設けた分だけ、誘電体４０を介した両導電体３１、３２の対向面積すなわち電極間の対向面積が増加するから、従来のキャパシタ構造体に比べて、単位面積あたりの容量値が増加する。

また、本実施形態の突起２１は、ボッシュプロセスの設定条件によって自然発生的に形成されるものであるから、微細露光等の高度なプロセス技術は必要としない。よって、本実施形態によれば、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体３１、３２間の対向面積を増加させて容量値の増大が実現できる。

つまり、本実施形態は、従来のエッチング技術では使われることのなかったブラックシリコン現象に着目し、これをキャパシタ構造体の電極面積の増大策として応用することでキャパシタ構造体の単位面積あたりの容量値を増大させるという独自の考えに基づくものである。

また、上述したが、本実施形態では、突起２１のアスペクト比が１以上であることが好ましいとしているが、これは、アスペクト比が１以上になると、突起２１による導電体３１、３２間の対向面積が大幅に増加し、効果的であるためである。

また、本実施形態では、突起２１の形状は上記した各形状が可能であるが、好ましくは突起２１の突出先端側に向かってすぼまっている円錐もしくは角錐形状がよい。それによれば、突起２１の表面が、穴２０の開口部側に面した傾斜面となるから、突起２１の表面に導電体３１、３２や誘電体４０を成膜するときに、これら膜が堆積しやすくなり、均一な膜形成が行いやすくなる。

また、本実施形態の製造方法においては、誘電体４０および両導電体３１、３２はＡＬＤ法によって形成することが望ましい。このＡＬＤ法は、完全な表面反応を用いる成膜手法であるため、成膜対象の形状、位置によらず均一な膜厚が得られるものである。

つまり、ＡＬＤ法によれば、穴２０の内面に突起２１による凹凸が存在しても、カバレッジ性に優れたＡＬＤ法によって、均一な膜厚にて誘電体４０および導電体３１、３２を形成しやすくなる。なお、ＡＬＤ法等により均一性の良好な成膜が得られる場合は、突起２１の断面形状は、円錐もしくは角錐に代えて、先端の尖った部分の破損を防ぐためにストレートな柱状としてもよい。

ここで、図４は本第１実施形態の変形例としてのキャパシタ構造体の概略断面構成を示す図である。

上記図１に示される例では、第２の導電体３２は穴２０の空間全体に充填されているが、この図４に示されるように、第２の導電体３２も、第１の導電体３１、誘電体４０と同様に、穴２０の底面形状すなわち突起２１による凹凸面の形状を承継した凹凸状の層形状とされたものであってもよい。

ただし、上記図１のように、第２の導電体３２を穴２０の空間全体に充填されているものとした場合、図４の場合に比べて、第２の導電体３２の抵抗が小さくなり、キャパシタの寄生抵抗成分を低減しやすくなるという利点がある。

また、上記図１のように、第２の導電体３２を穴２０の空間全体に充填する場合には、ＡＬＤ法によって誘電体４０の表面に、薄い第２の導電体３２の膜を成膜した後、これをシード層として電気メッキすることで第２の導電体３２を形成するようにしてもよい。

なお、本実施形態のキャパシタ構造体としては、共通のシリコン基板１０に複数個のキャパシタ構造体を一括して形成し、これらを並列に接続したものであってもよい。この場合、たとえば各キャパシタ構造体は、シリコン基板１０の一方の主面上にて、第１の導電体３１および第２の導電体３２が連続してつながったパターンとされる。

（第２実施形態）
図５は、本発明の第２実施形態に係るキャパシタ構造体の概略断面構成を示す図である。本実施形態は、上記第１実施形態に比べて、シリコン基板１０に第１の導電体の機能を持たせたことが相違するものであり、ここでは、その相違点を中心に述べることとする。

図５に示されるように、本実施形態においても、有底穴である穴２０の内部には、シリコン基板１０よりなる突起２１が設けられており、穴２０の底面は、突起２１による凹凸面とされている。

ここで、本実施形態では、シリコン基板１０に第１の導電体の機能を持たせているために、穴２０の内部では、穴２０の底面および側面に、これらの面側から誘電体４０、第２の導電体３２が順次積層された構成とされている。

そして、誘電体４０および第２の導電体３２は、穴２０の底面すなわち突起２１による凹凸面の形状を承継した層形状とされている。なお、本実施形態においては、少なくとも誘電体４０が突起２１による凹凸面の形状を承継した層形状とされていればよく、第２の導電体３２は、上記図１のものと同様に、穴２０の空間全体に充填されているものとしてもよい。

本実施形態では、シリコン基板１０における穴２０および突起２１を含む部位が第１の導電体とされている。具体的には、シリコン基板１０の一方の主面側において、当該一方の主面から穴２０の底面に至る深さの部位を、第１の導電体とするべく導電性を持たせている。

この場合、たとえば、シリコン基板１０として、予め基板全体が導電性の高いものとなっているものを用いてもよいし、シリコン基板１０の一方の主面側の部位にイオン注入などを行い、当該部位をＢやＰなどの不純物濃度の高い部位として導電性を大きくしたものを用いてもよい。あるいは、穴２０の形成後に、シリコン基板１０の一方の主面側に上記イオン注入を行い、導電性を大きくしたものとしてもよい。

そして、本実施形態では、これら第１の導電体としてのシリコン基板１０、誘電体４０、第２の導電体３２による積層体によってキャパシタが構成されている。本構造体によれば、シリコン基板１０そのものが第１の導電体として構成されるが、これを第１の導電体として、その上に誘電体４０、第２の導電体３２を積層することによりキャパシタが構成される。

そして、この場合も、上記第１実施形態と同様に、穴２０の内部に突起２１を設けた分だけ、誘電体４０を介した両導電体の対向面積すなわち電極間の対向面積が増加するから、穴をより深くしたり、穴の平面形状を複雑な形状とすることなく、導電体間の対向面積を増加させて容量値の増大が実現できる。

ここで、図６に本実施形態のキャパシタ構造体の製造方法を示し、これを参照して、本製造方法について述べておく。図６は、本実施形態の製造方法を示す工程図であり、各工程におけるワークを図１に対応した断面にて示してある。

まず、図６（ａ）に示されるように、上記第１実施形態と同様の方法により、シリコン基板１０に、突起２１を有する穴２０を形成する。ここで、シリコン基板１０としては、上述したような予めイオン注入などにより導電性を高めたものでもよいし、穴２０の形成後にイオン注入を行い、導電性を大きくしたものとしてもよい。

こうして、シリコン基板１０においては、その一方の主面、穴２０の側面、突起２１の表面を含む穴２０の底面が、第１の導電体として機能するに十分な導電性を有するものとされる。

次に、図６（ｂ）に示されるように、上記第１実施形態と同様に、誘電体４０を形成する。この誘電体４０は、上記同様に、ＡＬＤ法、スパッタ、ＣＶＤなどにより形成できるが、本実施形態では熱酸化によって形成してもよい。

その後は、図６（ｃ）に示されるように、上記第１実施形態と同様にして、第２の導電体３２を形成すれば、本実施形態のキャパシタ構造体ができあがる。以上が本実施形態の製造方法である。

（第３実施形態）
図７は、本発明の第３実施形態に係るキャパシタ構造体の製造方法の要部を示す概略平面図であり、シリコン基板１０の一方の主面にマイクロマスクＭを発生させた状態を示すものである。なお、図７では、シリコン基板１０に形成されるべき穴２０の開口形状も示してあるが、エッチングにおいては、シリコン基板１０の一方の主面のうちこの穴２０以外の部位は、図示しないマスクパターンにより被覆されており、当該穴２０の部位はそのマスクパターンの開口部とされている。

上記第１および第２実施形態では、突起２１を有する穴２０を形成する方法として、ブラックシリコンを発生させる条件でボッシュプロセスを行い、保護膜をマイクロマスクとして構成するようにしたが、本実施形態の製造方法では、そのマイクロマスクの発生方法が相違するものである。

図７に示されるように、本製造方法では、マイクロマスクＭを、シリコン基板１０のエッチングの前に微粒子材料を、シリコン基板１０の一方の主面にて穴２０の形成部位に、ばらまくことにより発生させる。ここで、当該微粒子としてはその粒径が１μｍ以下のものが望ましい。

この後は、一般的なボッシュプロセスなど、通常のシリコンの深堀エッチングを行えばよい。それにより、この微粒子がマスクＭとなってマスクＭの直下はエッチングされないから、上記同様にマスクＭを起点としたエッチング残りとしての突起２１が形成されるのである。

この場合も、マイクロマスクＭの密度を大きくすると、突起２１の数が多く、突起２１が高くなり、一方、マイクロマスクＭの密度を小さくすると、突起２１の数が少なく、突起２１が低くなる傾向にあるから、これを利用して、突起２１の数やサイズを制御することが可能である。

また、この場合、微粒子であるマイクロマスクＭの形状を球状や角形状にすることで、それぞれ突起２１を円錐や角錐に制御することも期待される。さらには、マイクロマスクＭの大きさ、具体的には微粒子の粒径を大きくすることで突起２１を高くしたり、当該粒径を小さくすることで突起２１を低くしたりすることも可能である。

また、この微粒子材料としては、シリコン（Ｓｉ）に対してエッチング選択比を大きく取れるガラス（ＳｉＯ_２）やＡｌやＣｕなどの金属を含む材料であることが望ましい。そして、これら微粒子材料をシリコン基板１０の一方の主面にばらまく方法としては、スパッタリングやスプレー方式の吹き付けなどが挙げられる。

スパッタリングの場合、微粒子材料をターゲット材料として、これをシリコン基板１０の一方の主面に対向させ、当該主面に微粒子材料を極少量堆積させれば、島状のマイクロマスクＭが形成される。

また、吹き付けの場合には、たとえば直径１μｍ以下のビーズ状になった微粒子材料を用意し、これをノズルなどを用いたスプレー方式によって、搬送ガスと共にシリコン基板１０に吹き付けるようにすればよい。

また、シリコン基板１０のエッチング後には、マイクロマスクＭの除去を行うが、この除去については、たとえば酸系のエッチングなどによりマスクＭを溶かして除去すればよい。あるいは、エッチングプロセス中に、マスクＭ自体も除去されるようにプロセス条件を設定してもよい。

また、上記マスクパターンの開口部に、マイクロマスクＭをばらまいて発生させるに当たっては、その開口部のサイズがあまりに小さいものであると、開口部にマスクＭとなる微粒子材料が入り込みにくくなり、マスクＭが発生しなくなる可能性が高い。本発明者の検討によれば、粒径１００〜５００ｎｍ程度の微粒子を用いた場合、当該開口部の開口幅（穴２０の幅に相当）としては３〜５μｍ程度以上が望ましい。

また、シリコン基板１０のエッチングによる穴２０の形成方法としては、本実施形態の方法と上記第１実施形態のボッシュプロセスによる方法とを組み合わせたものであってもよい。

（他の実施形態）
なお、上記各実施形態に示した構成のように、シリコン基板１０に対して、突起２１を有する穴２０を形成する方法としては、ボッシュプロセス以外にも、たとえば、特開平２００７−１４４３１０号公報の段落（００１９）に記載されているようなＳＦ_６ガスとＯ_２ガスを用いたエッチング方法でもよい。

１０ シリコン基板
２０ 穴
２１ 突起
３１ 第１の導電体
３２ 第２の導電体
４０ 誘電体
Ｍ マイクロマスク

Claims (11)

1. シリコン基板（１０）に設けられた穴（２０）の内部にて、第１の導電体（３１）と第２の導電体（３２）との間に誘電体（４０）を介在させることにより、キャパシタを構成してなるキャパシタ構造体であって、
   前記穴（２０）は、前記シリコン基板（１０）の一方の主面に開口し、他方の主面では閉塞された有底穴であり、
   前記穴（２０）の内部には、前記シリコン基板（１０）よりなり、前記穴（２０）の底部側から開口部側に向かって突出する円錐もしくは角錐形状の突起（２１）が設けられており、
   前記穴（２０）の底面は、前記突起（２１）による凹凸面とされており、
   前記穴（２０）の内部では、前記穴（２０）の底面および側面に、これらの面側から前記第１の導電体（３１）、前記誘電体（４０）、前記第２の導電体（３２）が順次積層されているとともに、前記第１の導電体（３１）および前記誘電体（４０）は、前記突起（２１）による凹凸面の形状を承継した層形状とされており、
   これら前記第１の導電体（３１）、前記誘電体（４０）、前記第２の導電体（３２）による積層体によってキャパシタが構成されていることを特徴とするキャパシタ構造体。
2. シリコン基板（１０）に設けられた穴の内部にて、第１の導電体と第２の導電体（３２）との間に誘電体（４０）を介在させることにより、キャパシタを構成してなるキャパシタ構造体であって、
   前記穴（２０）は、前記シリコン基板（１０）の一方の主面に開口し、他方の主面では閉塞された有底穴であり、
   前記穴（２０）の内部には、前記シリコン基板（１０）よりなり、前記穴（２０）の底部から開口部側に向かって突出する円錐もしくは角錐形状の突起（２１）が設けられており、
   前記穴（２０）の底面は、前記突起（２１）による凹凸面とされており、
   前記シリコン基板（１０）における前記穴（２０）および前記突起（２１）を含む部位が前記第１の導電体とされており、
   前記穴（２０）の内部では、前記穴（２０）の底面および側面に、これらの面側から前記誘電体（４０）、前記第２の導電体（３２）が順次積層されているとともに、前記誘電体（４０）は、前記突起（２１）による凹凸面の形状を承継した層形状とされており、
   これら前記第１の導電体、前記誘電体（４０）、前記第２の導電体（３２）による積層体によってキャパシタが構成されていることを特徴とするキャパシタ構造体。
3. 前記突起（２１）の突出高さ方向に沿った断面において、当該突起の高さ／当該突起の幅で表されるアスペクト比が１以上であることを特徴とする請求項１または２に記載のキャパシタ構造体。
4. 前記第２の導電体（３２）は前記穴（２０）の空間全体に充填されていることを特徴とする請求項１ないし３のいずれか１つに記載のキャパシタ構造体。
5. シリコン基板（１０）の一方の主面から前記シリコン基板（１０）をエッチングすることにより、当該一方の主面に開口し、他方の主面では閉塞された有底穴としての穴（２０）を形成し、前記穴（２０）の内部に、導電体（３１、３２）と誘電体（４０）を設けることにより、キャパシタを構成してなるキャパシタ構造体の製造方法であって、
   前記シリコン基板（１０）のエッチングでは、エッチング面に島状に存在するマイクロマスクを起点としたエッチング残りにより、円錐もしくは角錐形状の突起（２１）を、前記穴（２０）の底面から開口部側に突出するように前記穴（２０）内に形成し、
   その後、前記突起（２１）の表面および前記穴（２０）の側面に沿って前記誘電体（４０）および前記導電体（３１、３２）を形成することを特徴とするキャパシタ構造体の製造方法。
6. 前記シリコン基板（２０）のエッチングは、前記穴（２０）の側面および底面に保護膜を堆積する保護膜堆積ステップと、前記保護膜のうち前記穴（２０）の底面に形成された部分を除去して前記穴（２０）の底面をエッチングすることで前記穴（２０）を深くするエッチングステップとを繰り返しながら、シリコンの深堀りエッチングを行うものであり、
   前記マイクロマスクは、１回の前記保護膜堆積ステップにおける前記保護膜の堆積量を、１回の前記エッチングステップで除去し得る量よりも多く設定することによって発生させるようにすることを特徴とする請求項５に記載のキャパシタ構造体の製造方法。
7. 前記マイクロマスク（Ｍ）は、前記シリコン基板（１０）のエッチングの前に微粒子材料を前記シリコン基板（１０）の一方の主面にばらまくことにより発生させることを特徴とする請求項５に記載のキャパシタ構造体の製造方法。
8. 前記微粒子材料はガラスもしくは金属を含む材料であることを特徴とする請求項７に記載のキャパシタ構造体の製造方法。
9. 前記微粒子材料をターゲット材料としてスパッタリングを行うことにより、前記微粒子材料を前記シリコン基板（１０）の一方の主面にばらまくことを特徴とする請求項８に記載のキャパシタ構造体の製造方法。
10. 前記微粒子材料を含むガスを前記シリコン基板（１０）の一方の主面に吹き付けることにより、前記微粒子材料を前記シリコン基板（１０）の一方の主面にばらまくことを特徴とする請求項８に記載のキャパシタ構造体の製造方法。
11. 前記誘電体（４０）および前記導電体（３１、３２）はＡＬＤ法によって形成することを特徴とする請求項５ないし１０のいずれか１つに記載のキャパシタ構造体の製造方法。

Images