CN108281414A - 一种电容及其制作方法、半导体设备 - Google Patents

一种电容及其制作方法、半导体设备 Download PDF

Info

Publication number
CN108281414A
CN108281414A CN201810044659.5A CN201810044659A CN108281414A CN 108281414 A CN108281414 A CN 108281414A CN 201810044659 A CN201810044659 A CN 201810044659A CN 108281414 A CN108281414 A CN 108281414A
Authority
CN
China
Prior art keywords
capacitance
layer
lower electrode
top electrode
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810044659.5A
Other languages
English (en)
Inventor
杨玉杰
丁培军
夏威
郑金果
王宽冒
杨敬山
蒋秉轩
谢谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing North Microelectronics Co Ltd
Original Assignee
Beijing North Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing North Microelectronics Co Ltd filed Critical Beijing North Microelectronics Co Ltd
Priority to CN201810044659.5A priority Critical patent/CN108281414A/zh
Publication of CN108281414A publication Critical patent/CN108281414A/zh
Priority to TW107140290A priority patent/TWI671771B/zh
Priority to KR1020237035460A priority patent/KR20230148398A/ko
Priority to PCT/CN2018/115359 priority patent/WO2019140994A1/zh
Priority to SG11202006651RA priority patent/SG11202006651RA/en
Priority to KR1020207020219A priority patent/KR20200092403A/ko
Priority to JP2020560527A priority patent/JP7057445B2/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种电容、制作方法及半导体设备。该电容包括上电极、下电极和电介质层，所述电介质层设置于所述上电极和所述下电极之间，所述上电极和所述下电极均包括一层相同的金属层。该电容结构简单，简化了制作流程，而且具有较好的电极特性。

Description

一种电容及其制作方法、半导体设备
技术领域
本发明属于半导体制造领域，具体涉及一种电容、制作该电容的制作方法及半导体设备。
背景技术
射频技术应用领域的不断扩展对射频器件的小型化、轻量化和低功耗的要求逐渐提高，但在通信领域，仍有大量射频技术不可缺少的片外分离元件，例如电感、电容，占据了大量的系统空间和功耗，成为制约无线收发装置便携化的障碍。因此，半导体薄膜技术得到快速发展，并为电感、电容向微型化、集成化提供了一个重要途径。
目前的电容包括上金属电极、下金属电极和中间电介质，上金属电极是由TiN/W构成的双层薄膜结构件，下金属电极是由TiN/W/TiN构成的三层薄膜结构件，中间电介质是由Al2O3构成。由于该电容的层数较多，结构复杂，制作工艺流程复杂，需要六步沉积工艺才能完成，TiN薄膜层和W薄膜层是通过化学气相沉积(Chemical Vapor Deposition，以下简称CVD)工艺获得，Al2O3层是通过原子层沉积(Atomic Layer Deposition，以下简称ALD)工艺获得。而且，完成这六步沉积工艺需要三台系统，这三台系统不能集成在一个真空传输系统内，因此，在制作电容过程中，每沉积一层薄膜层就需要在大气中暴露一次，导致工艺性能不稳定，降低了电容的性能，导致电容的电极特性降低。另外，通过现有CVD技术以及PVD技术获得的TiN薄膜层、W薄膜层和TiN薄膜层的致密性和表面平整性差，电阻率高，导致上金属电极、下金属电极的电性能较差，降低了电容的电极特性。
发明内容
本发明旨在解决现有技术中存在的上述技术问题，提供了一种电容及其制作方法、半导体设备，其结构简单，可简化制作工艺流程，而且制作过程可避免暴露于大气，从而使电容的电极特性更稳定。
解决上述技术问题，本发明提供了一种电容，包括上电极、下电极和电介质层，所述电介质层设置于所述上电极和所述下电极之间，所述上电极和所述下电极均包括一层材质相同的金属层。
优选地，所述金属层包括Al、Au、Ti或Cu中的一种。
优选地，所述上电极和所述下电极均采用物理气相沉积工艺获得。
优选地，所述上电极和所述下电极的厚度范围均为50-500nm。
优选地，所述上电极和所述下电极的厚度范围均为100-300nm。
优选地，所述电介质层包括Al2O3层、TiO2层或HfO4层中的一种。
优选地，所述电介质层的厚度范围为5-15nm。
其中，所述电容为高密电容。
其中，所述电容为高密沟槽电容。
另外，一种半导体设备，用于制备本发明所述的电容，包括：PVD腔室、ALD腔室和传输平台，其中，
所述PVD腔室和所述ALD腔室均与所述传输平台相连通；
所述PVD腔室用于在基底上沉积所述上电极和所述下电极；
所述ALD腔室用于在基底上沉积所述电介质层；
所述传输平台用于传输基底。
其中，还包括去气腔室，与所述传输平台相连，所述去气腔室用进行去气工艺和退火工艺。
其中，还包括预清洗腔室，与所述传输平台相连，所述预清洗腔室用于去除基片表面的杂质。
优选地，所述PVD腔室的数量为多个，多个所述PVD腔室用于沉积所述金属层。
优选地，在所述PVD腔室中，靶基距大于90mm。
优选地，所述靶基距的取值范围为200-410mm。
另外，本发明还提供一种电容制作方法，包括以下步骤：
步骤一，通过物理气相沉积工艺在基底的表面形成下电极；
步骤二，通过原子层沉积工艺在所述下电极的表面形成电介质层；
步骤三，通过物理气相沉积工艺在所述电介质层的表面形成上电极；
其中，所述上电极和所述下电极均包括一层材质相同的金属层。
优选地，所述金属层包括Al、Au、Ti或Cu中的一种。
优选地，在所述步骤三中，工艺压力范围为0-2mTorr，溅射功率范围为30-38kW，偏压射频功率范围为400-1000W。
优选地，所述电介质层包括Al2O3层、TiO2层或HfO4层中的一种。
优选地，在所述步骤二中，工艺温度范围为300-400℃。
优选地，在所述步骤一之前，还包括，去气工艺，用于对所述基底的表面进行去气处理。
优选地，在所述步骤三之后，还包括退火工艺。
本发明具有以下有益效果：
本发明提供的电容包括上电极、电介质层和下电极，电介质层设置于上电极和下电极之间，而且，上电极和下电极均包括一层材质相同的金属层，简化了电容的结构简单，同时也简化了制作工艺流程，而且在制作过程中，可以避免暴露于大气中，从而提高工艺的稳定性，进而提高了电容的性能。此外，上电极和下电极可通过PVD工艺获得，其电阻率低，从而可提高电容的电极特性。
附图说明
图1为本发明第一实施例提供的电容的结构示意图；
图2a为本发明第二实施例提供电容的半导体设备的结构示意图；
图2b为本发明第二实施例的变型实施例提供电容的半导体设备的结构示意图；
图3为本发明第二实施例中第一腔室的结构示意图；
图4为本发明第三实施例提供的电容的制作方法的流程图。
附图编号：
20-基底，201-槽，21-上电极，22-下电极，23-电介质层，31、32-PVD腔室，33-ALD腔室，34-传输腔室，41-溅射靶，42-基座。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图对本发明提供的电容、制作方法以及半导体设备进行详细描述。
本发明第一实施例提供一种电容，如图1所示，电容包括基底20、上电极21、下电极22和电介质层23，电介质层23设置于上电极21和下电极22之间，而且上电极21、下电极22和电介质层23均包括一层材质相同的金属层。基底20可以采用SiO2或其它材质，基底20具有槽201。上电极21、下电极22和电介质层23形成于基底20的表面，这里所指的表面既包括基底20的顶面，又包括可暴露于空气的槽201的内表面。在基底20的表面获得上电极21、下电极22和电介质层23时，槽201被完全填充。
在第一实施例中，上电极21和下电极22均包括一层金属层，该金属层是通过物理气相沉积(下文简称PVD)工艺获得Al、Au、Ti或Cu中任意一层金属层。通过PVD工艺获得的金属层的电阻率比现有技术中CVD工艺制备的金属层的电阻率低很多，例如PVD工艺制备的Al层的电阻率比CVD工艺制备的W层的电阻率低近百倍，因此，Al层在槽201内侧壁的厚度比W层减薄很多，因此占用槽201的空间较少，当电介质层23的厚度恒定时，可增加上电极21和下电极22的面积，从而使电容的电容值更大，提高了电容的电极特性。上电极21和下电极22的厚度通常为50-500nm，优选上电极21和下电极22的厚度为100-300nm，这样既可保证电容的质量，又可增加电容的电容值。电介质层23采用Al2O3层、TiO2层或HfO4层等介电常数较大的材料形成的薄膜层，电介质层23的厚度为5-15nm。在实际应用中，电介质层23的厚度参考其击穿电压进行调整。例如：若电容的击穿电压为2.5V时，那么电介质层23的厚度控制在9-10nm之间。
第一实施例提供的电容是由金属层/电介质层/金属层组成的三层结构，类似于“三明治”结构，上电极和下电极均为一层材质相同的金属层，其结构简单，同时简化了制作工艺流程。上电极和下电极的金属层可以通过物理气相沉积工艺获得，物理气相沉积设备可以与制作电介质层的原子层沉积设备集成在一个真空传输系统内，因此，在制作上电极、下电极和电介质层时可以避免被加工件暴露于空气中，从而可提高工艺的稳定性，进而可提高电容的性能。另外，用物理气相沉积工艺获得的上电极21和下电极23致密性高，表面平整，电阻率相对于CVD工艺更低，从而提高了电容的电极特性。
本发明第二实施例提供一种半导体设备，包括PVD腔室、ALD腔室和传输平台，其中，PVD腔室和ALD腔室均与传输平台相连通；PVD腔室用于在基底上沉积上电极和下电极；ALD腔室用于在基底上沉积电介质层；传输平台用于传输基底。
优选地，半导体设备还包括去气腔室和预清洗腔室，去气腔室和预清洗腔室均与所述传输平台相连，去气腔室用进行去气工艺和退火工艺，预清洗腔室用于去除基片表面的杂质。
具体地，如图2a所示，半导体设备包括PVD腔室31、ALD腔室33、去气腔室35、预清洗腔室36和传输腔室34，PVD腔室31、ALD腔室33、去气腔室35、预清洗腔室36集成在传输腔室34的周围。PVD腔室31用于实施PVD工艺，沉积金属层；ALD腔室33用于实施原子层沉积工艺，传输腔室34是一个真空传输腔室，其与PVD腔室31、ALD腔室33、去气腔室35、预清洗腔室36均连通，并在传输腔室34与PVD腔室31、ALD腔室33、去气腔室35、预清洗腔室36之间设置有真空阀。被加工件借助传输腔室34可在真空状态下在PVD腔室31、ALD腔室33、去气腔室35、预清洗腔室36之间的传输，从而避免了传输过程中与空气的接触，既保证了工艺的稳定性，又提高了电容的性能。
PVD腔室31用于制作上电极和下电极，ALD腔室33用于制作电介质层。去气腔室35用于去除被加工件表面的气体，预清洗腔室36用于清洗被加工件的表面。上电极和下电极分别包括一层金属层，该金属层是通过PVD工艺获得的Al层、Au层、Ti层或Cu层中任一层金属层。电介质层是通过原子层沉积工艺获得的Al2O3层、TiO2层或HfO4层。
在PVD腔室31内设有溅射靶41和基座42，如图3所示，溅射靶41的溅射面与基座42的承载面相对设置，且溅射靶41的溅射面与基座42的承载面之间的距离H大于90mm，以进行长程溅射工艺。优选地，溅射靶41的溅射面与基座42的承载面之间的距离H大于200-410mm，这样既能满足实施长程溅射的要求，又能保证生产效率。
第二实施例提供的半导体设备将PVD腔室31、ALD腔室33集成在传输腔室34周围，即集成在一个真空传输系统内，在制作上电极、下电极和电介质层时，避免使被加工件暴露于大气中，既提高了工艺的稳定性，又提高了电容的性能。另外，PVD设备和原子层沉积设备的工艺成本较低，有利于工业化成本的控制。
需要说明的是，虽然在本实施例提供的半导体设备中仅设置了一个PVD腔室31，但本发明并不局限于此。实际上，半导体设备还可以设置两个或更多个PVD腔室31，这多个PVD腔室均集成在传输腔室34的周围。
如图2a所示，当半导体设备设置一个PVD腔室31时，基底在PVD腔室31内制作下电极22，再被传输至ALD腔室33制作电介质层23，然后再次被传输至PVD腔室31制作上电极21。如图2b所示，当半导体设备设置两个PVD腔室31、32时，基底在PVD腔室31内制作下电极22，再被传输至ALD腔室33制作电介质层23，然后被传输至PVD腔室32制作上电极21。不难理解，半导体设备设置两个PVD腔室31、32更有利于流水作业，从而提高半导体设备的加工效率。
下面结合参阅图1-图4所示，本发明第三实施例提供一种电容的制作方法，包括以下步骤：
步骤S50，去气工艺，用于对基底的表面进行去气处理。
首先将基底20放入去气腔室内作去气处理，以去除基底20表面的污染。去气时，将去气腔室的压力控制在0-10Torr，温度控制在0-400℃。优选地，去气腔室的压力控制在1-7Torr，温度控制在300-400℃。
步骤S51，通过物理气相沉积工艺在基底的表面形成下电极。
在基底20的表面具有槽201，通过PVD工艺在基底20的表面形成金属层，如Al、Au、Ti或Cu中的一种材料制作的金属层，以作为电容的下电极22，金属层不仅覆盖了基底20的顶面，还覆盖了槽201的内表面。
在本实施例中，下电极22是采用第二实施例提供的半导体设备。在制备下电极22时，溅射靶41的溅射面与基座42的承载面之间的距离大于90mm，在腔室内通入工艺气体的压力为0-5mTorr，施加在溅射靶的溅射功率为0-40kW，施加在所述基座的偏压射频功率为0-2000W，制备的下电极22的厚度为50-500nm。
优选地，溅射靶41的溅射面与基座42的承载面之间的距离200-410mm，在腔室内通入工艺气体的压力为0-2mTorr，施加在溅射靶的溅射功率为30-38kW，施加在基座20的偏压射频功率为400-1000W。
步骤S52，通过原子层沉积工艺在下电极的表面形成电介质层。
电介质层23为Al2O3层、TiO2层、HfO4层或其它介电常数较大的材料。电介质层23的厚度可根据电容的击穿电压进行调整。如电容的击穿电压为2.5V时，电介质层23的厚度控制在9-10nm。
在实施原子层沉积工艺时，将温度控制在150-400℃，优选将温度控制在300-400℃，以在制备电介质层23的同时对下电极进行退火处理，从而优化下电极22的结晶，提高下电极22的性能。
步骤S53，通过物理气相沉积工艺在电介质层的表面形成上电极。
通过PVD工艺在电介质层23的表面形成Al层作为电容的上电极21。在形成上电极21后，槽201被完全填平。
在本实施例中，上电极21是采用第二实施例提供的半导体设备。在制备上电极21时，溅射靶41的溅射面与基座42的承载面之间的距离大于90mm，在腔室内通过工艺气体的压力为0-5mTorr，施加在溅射靶的溅射功率为0-40kW，施加在所述基座的偏压射频功率为0-2000W，制备的下电极22的厚度为50-500nm。
优选地，溅射靶41的溅射面与基座42的承载面之间的距离200-410mm，在腔室内通入工艺气体的压力为0-2mTorr，施加在溅射靶的溅射功率为30-38kW，施加在基座20的偏压射频功率为400-1000W。
步骤S54，对上电极、下电极和电介质层进行退火处理。
由于在制备上电极、下电极和电介质层的过程中容易产生应力，因此，制备完成之后，需要对上电极、下电极和电介质层进行退火处理。退火处理可以在去气腔室内进行，也可以在其他腔室内进行。退火时，将压力控制在0-10Torr，温度控制在0-400℃。优选地，将压力控制在1-7Torr，温度控制在300-400℃。
在本实施例中，若槽201的深宽比为4:1，在制作上电极21和下电极22时，优选溅射靶41的溅射面与基座42的承载面之间的距离H为290mm，在腔室内通人的工艺气体的压力为0.1-1mTorr，施加在溅射靶的溅射功率为30-35kW，施加在基座20的偏压射频功率为500-800W，制备的下电极22的厚度为100-200nm。
需要说明的是，虽然第三实施例中上电极21和下电极22是以Al层为例进行介绍，但电容同样可以Au层、Ti层或Cu层作为上电极21和下电极22，而且可以获得相同的技术效果。
第三实施例提供的电容的制作方法工艺流程简单，在制作过程中可避免被加工件暴露于大气中，从而提高了工艺的稳定性，进而提高了电容的性能，而且获得的上电极和下电极的电阻率低，从而提高了电容的电极特性。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (22)

1.一种电容，包括上电极、下电极和电介质层，所述电介质层设置于所述上电极和所述下电极之间，其特征在于，所述上电极和所述下电极均包括一层材质相同的金属层。
2.根据权利要求1所述的电容，其特征在于，所述金属层包括Al、Au、Ti或Cu中的一种。
3.根据权利要求2所述的电容，其特征在于，所述上电极和所述下电极均采用物理气相沉积工艺获得。
4.根据权利要求2所述的电容，其特征在于，所述上电极和所述下电极的厚度范围均为50-500nm。
5.根据权利要求4所述的电容，其特征在于，所述上电极和所述下电极的厚度范围均为100-300nm。
6.根据权利要求1所述的电容，其特征在于，所述电介质层包括Al2O3层、TiO2层和HfO4层中的一种。
7.根据权利要求6所述的电容，其特征在于，所述电介质层的厚度范围为5-15nm。
8.根据权利要求1所述的电容，其特征在于，所述电容为高密电容。
9.根据权利要求1所述的电容，其特征在于，所述电容为高密沟槽电容。
10.一种半导体设备，其特征在于，用于制备如权利要求1-9任意所述的电容，包括：PVD腔室、ALD腔室和传输平台，其中，
所述PVD腔室和所述ALD腔室均与所述传输平台相连通；
所述PVD腔室用于在基底上沉积所述上电极和所述下电极；
所述ALD腔室用于在基底上沉积所述电介质层；
所述传输平台用于传输基底。
11.根据权利要求10所述的半导体设备，其特征在于，还包括去气腔室，与所述传输平台相连，所述去气腔室用进行去气工艺和退火工艺。
12.根据权利要求10所述的半导体设备，其特征在于，还包括预清洗腔室，与所述传输平台相连，所述预清洗腔室用于去除基片表面的杂质。
13.根据权利要求10所述的半导体设备，其特征在于，所述PVD腔室的数量为多个，多个所述PVD腔室用于沉积所述金属层。
14.根据权利要求10所述的半导体设备，其特征在于，在所述PVD腔室中，靶基距大于90mm。
15.根据权利要求14所述的半导体设备，其特征在于，所述靶基距的取值范围为200-410mm。
16.一种电容制作方法，其特征在于，包括以下步骤：
步骤一，通过物理气相沉积工艺在基底的表面形成下电极；
步骤二，通过原子层沉积工艺在所述下电极的表面形成电介质层；
步骤三，通过物理气相沉积工艺在所述电介质层的表面形成上电极；
其中，所述上电极和所述下电极均包括一层材质相同的金属层。
17.根据权利要求16所述电容的制作方法，其特征在于，所述金属层包括Al、Au、Ti或Cu中的一种。
18.根据权利要求16所述电容的制作方法，其特征在于，在所述步骤三中，工艺压力范围为0-2mTorr，溅射功率范围为30-38kW，偏压射频功率范围为400-1000W。
19.根据权利要求16所述电容的制作方法，其特征在于，所述电介质层包括Al2O3层、TiO2层或HfO4层中的一种。
20.根据权利要求16所述电容的制作方法，其特征在于，在所述步骤二中，工艺温度范围为300-400℃。
21.根据权利要求16所述电容的制作方法，其特征在于，在所述步骤一之前，还包括，去气工艺，用于对所述基底的表面进行去气处理。
22.根据权利要求16所述电容的制作方法，其特征在于，在所述步骤三之后，还包括退火工艺。
CN201810044659.5A 2018-01-17 2018-01-17 一种电容及其制作方法、半导体设备 Pending CN108281414A (zh)

Priority Applications (7)

Application Number Priority Date Filing Date Title
CN201810044659.5A CN108281414A (zh) 2018-01-17 2018-01-17 一种电容及其制作方法、半导体设备
TW107140290A TWI671771B (zh) 2018-01-17 2018-11-13 電容、電容製作方法及半導體設備
KR1020237035460A KR20230148398A (ko) 2018-01-17 2018-11-14 커패시터, 커패시터 제조 방법 및 반도체 장치
PCT/CN2018/115359 WO2019140994A1 (zh) 2018-01-17 2018-11-14 电容、电容制作方法及半导体设备
SG11202006651RA SG11202006651RA (en) 2018-01-17 2018-11-14 Capacitor, manufacturing method of capacitor, and semiconductor equipment
KR1020207020219A KR20200092403A (ko) 2018-01-17 2018-11-14 커패시터, 커패시터 제조 방법 및 반도체 장치
JP2020560527A JP7057445B2 (ja) 2018-01-17 2018-11-14 キャパシタ、キャパシタの製造方法、及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810044659.5A CN108281414A (zh) 2018-01-17 2018-01-17 一种电容及其制作方法、半导体设备

Publications (1)

Publication Number Publication Date
CN108281414A true CN108281414A (zh) 2018-07-13

Family

ID=62803847

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810044659.5A Pending CN108281414A (zh) 2018-01-17 2018-01-17 一种电容及其制作方法、半导体设备

Country Status (2)

Country Link
CN (1) CN108281414A (zh)
TW (1) TWI671771B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019140989A1 (zh) * 2018-01-17 2019-07-25 北京北方华创微电子装备有限公司 半导体设备
WO2019140994A1 (zh) * 2018-01-17 2019-07-25 北京北方华创微电子装备有限公司 电容、电容制作方法及半导体设备
CN110534505A (zh) * 2019-08-29 2019-12-03 华中科技大学 一种三维铁电电容器件、制备方法及铁电存储器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI698890B (zh) * 2019-12-26 2020-07-11 台灣電容器製造廠股份有限公司 電容器製程雲端管理系統與方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228427A1 (en) * 2006-03-29 2007-10-04 Hitachi, Ltd. Semiconductor memory device
US20080237794A1 (en) * 2007-03-30 2008-10-02 Tdk Corporation Thin film capacitor
CN101484973A (zh) * 2006-07-03 2009-07-15 应用材料股份有限公司 用于先进前段工艺的群集设备
JP2012079960A (ja) * 2010-10-04 2012-04-19 Denso Corp キャパシタ構造体およびその製造方法
CN103093975A (zh) * 2011-10-27 2013-05-08 尹剑 积层薄膜电容的制造设备
CN103668073A (zh) * 2012-08-31 2014-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 去气腔室及物理气相沉积设备
CN103779181A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种mim电容器及其制造方法
CN215451402U (zh) * 2018-01-17 2022-01-07 北京北方华创微电子装备有限公司 一种电容及半导体设备

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070228427A1 (en) * 2006-03-29 2007-10-04 Hitachi, Ltd. Semiconductor memory device
CN101484973A (zh) * 2006-07-03 2009-07-15 应用材料股份有限公司 用于先进前段工艺的群集设备
US20080237794A1 (en) * 2007-03-30 2008-10-02 Tdk Corporation Thin film capacitor
JP2012079960A (ja) * 2010-10-04 2012-04-19 Denso Corp キャパシタ構造体およびその製造方法
CN103093975A (zh) * 2011-10-27 2013-05-08 尹剑 积层薄膜电容的制造设备
CN103668073A (zh) * 2012-08-31 2014-03-26 北京北方微电子基地设备工艺研究中心有限责任公司 去气腔室及物理气相沉积设备
CN103779181A (zh) * 2012-10-18 2014-05-07 中芯国际集成电路制造(上海)有限公司 一种mim电容器及其制造方法
CN215451402U (zh) * 2018-01-17 2022-01-07 北京北方华创微电子装备有限公司 一种电容及半导体设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019140989A1 (zh) * 2018-01-17 2019-07-25 北京北方华创微电子装备有限公司 半导体设备
WO2019140994A1 (zh) * 2018-01-17 2019-07-25 北京北方华创微电子装备有限公司 电容、电容制作方法及半导体设备
CN110534505A (zh) * 2019-08-29 2019-12-03 华中科技大学 一种三维铁电电容器件、制备方法及铁电存储器

Also Published As

Publication number Publication date
TWI671771B (zh) 2019-09-11
TW201933395A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
CN108281414A (zh) 一种电容及其制作方法、半导体设备
JP3763714B2 (ja) 半球形グレーンキャパシタ及びその形成方法
CN109585296A (zh) 半导体装置的形成方法
JPH0582731A (ja) 半導体装置およびその製造方法
JP2012041633A (ja) Ｚｒ−Ｇｅ−Ｔｉ−ＯまたはＨｆ−Ｇｅ−Ｔｉ−Ｏの誘電材料を備えた物質とその製造方法
WO2023273211A1 (zh) 可同时提高储能密度与储能效率的层状复合弛豫铁电材料及其制备方法
CN109082642A (zh) 一种具有高储能密度与优良热稳定性的无铅外延多层薄膜及其制备方法
CN104377191A (zh) 与集成电路工艺兼容的电容结构及其制备方法
WO2006118652A2 (en) Method for fabricating a mim capacitor high-k dielectric for increased capacitance density and related structure
CN105990095B (zh) Mim电容器及其制备方法
CN103451611A (zh) 适用于栅介质层的低漏电流HfO2 薄膜的制备方法
CN107425053A (zh) 一种用ald构建同心核壳三维纳米多铁异质结阵列的方法
CN106567039A (zh) 一种MoS2/Ag/MoS2半导体薄膜材料及其制备方法
CN207602562U (zh) 电容器及半导体存储器
CN207818535U (zh) 半导体设备
CN215451402U (zh) 一种电容及半导体设备
CN110415974B (zh) 一种基于纳米叠层结构金属氧化物柔性电容器及其制备方法
CN103107093A (zh) 一种在全室温下制备低压双电层ito透明薄膜晶体管的工艺
CN113224170A (zh) 基于铁电掺杂的负电容场效应晶体管
CN108447789B (zh) 一种柔性薄膜变容管的制备方法
CN110176535A (zh) 一种自定位阻变区域的三维存储器及其制备方法
CN100431157C (zh) 一种氧化物铁电存储单元及制备方法
US6919283B2 (en) Fabrication of pure and modified Ta2O5 thin film with enhanced properties for microwave communication, dynamic random access memory and integrated electronic applications
CN109103168A (zh) 金属连线之间形成真空气隙的方法和金属连线结构
JP7057445B2 (ja) キャパシタ、キャパシタの製造方法、及び半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination