CN103779181A - 一种mim电容器及其制造方法 - Google Patents

一种mim电容器及其制造方法 Download PDF

Info

Publication number
CN103779181A
CN103779181A CN201210396686.1A CN201210396686A CN103779181A CN 103779181 A CN103779181 A CN 103779181A CN 201210396686 A CN201210396686 A CN 201210396686A CN 103779181 A CN103779181 A CN 103779181A
Authority
CN
China
Prior art keywords
metal
mim capacitor
dielectric layer
crown metal
bottom crown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210396686.1A
Other languages
English (en)
Inventor
余达强
林爱梅
李由
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210396686.1A priority Critical patent/CN103779181A/zh
Publication of CN103779181A publication Critical patent/CN103779181A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H01L28/88—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种MIM电容器及其制造方法，涉及半导体技术领域。本发明的MIM电容器的制造方法，包括：步骤S101：提供基底；步骤S102：在基底上形成下极板金属；步骤S103：在基底上形成电介质层；步骤S104：在电介质层上形成金属层；步骤S105：对金属层进行刻蚀形成上极板金属，其中，上极板金属在沿平行于下极板金属的各个方向上均延伸至下极板金属的边缘的外侧。该电容器的制造方法，由于形成的上极板金属在沿平行于下极板金属的各个方向上均延伸至下极板金属的边缘的外侧，因此避免了在刻蚀形成上极板金属的过程中下极板金属被不当刻蚀，提高了制造的电容器的良率。本发明的MIM电容器，具有与上述方法制造的电容器相同的结构，相应地，具有更好的良率。

Description

一种MIM电容器及其制造方法
技术领域
本发明涉及半导体技术领域，具体而言涉及一种金属-绝缘体-金属(metal-insulator-metal，以下简称为MIM)电容器及其制造方法。
背景技术
电容元件常用于如射频IC、单片微波IC等集成电路中作为电子无源器件。常见的电容结构包括金属氧化物半导体(MOS)电容、PN结电容以及MIM电容等。其中，MIM电容在某些特殊应用中提供较优于MOS电容以及PN结电容的电学特性，这是由于MOS电容以及PN结电容均受限于其本身结构，在工作时电极容易产生空穴层，导致其频率特性降低。而MIM电容可以提供较好的频率以及温度相关特性。此外，在半导体制造中，MIM电容可形成于层间金属以及铜互连制程，也降低了与CMOS前端工艺整合的困难度及复杂度。
传统的MIM电容如图1所示，包括基底100和位于其上的下极板金属101、电介质层102以及上极板金属103，其中，下极板金属101、电介质层102和上极板金属103形成两层金属之间夹电介质层的三明治结构。从上述结构可知，MIM电容是面积电容，其电容值的大小取决于电介质层102的厚度，以及上极板金属103与下极板金属101所相对应面积。
如图1所示，在传统的MIM电容器结构中，下极板金属101的面积通常大于上极板金属103的面积，即下极板金属101一般延伸至上极板金属103的边界之外，此时电容器的上极板金属103与下极板金属101的有效相对应面积由下极板金属101决定。在MIM电容的制造过程中，在进行金属刻蚀以形成上极板金属103的刻蚀过程中，电介质层102往往很容易被刻蚀，这就导致电介质层102下方的下极板金属101在沿上极板金属103边缘的部分很容易被刻蚀而遭到破坏，进而导致MIM电容器的缺陷和不良。
因此，为了解决上述问题，需要提出一种新的MIM电容器的制造方法。
发明内容
针对现有技术的不足，本发明提供了一种MIM电容器及其制造方法，解决了现有技术中下极板金属容易被刻蚀的问题。
一方面，本发明实施例提供一种MIM电容器的制造方法，该方法包括如下步骤：
步骤S101：提供基底；
步骤S102：在所述基底上形成下极板金属；
步骤S103：在所述基底上形成电介质层；
步骤S104：在所述电介质层上形成金属层；
步骤S105：对所述金属层进行刻蚀形成上极板金属，其中，所述上极板金属在沿平行于所述下极板金属的各个方向上均延伸至所述下极板金属的边缘的外侧。
其中，所述步骤S102包括：
在所述基底上刻蚀形成凹槽；
在所述凹槽内填充金属；
进行CMP处理，去除所述凹槽中溢出的金属，形成位于所述凹槽内的下极板金属。
其中，在所述步骤S103中，所述电介质层的材料为氮化硅。
其中，在所述步骤S104中，所述形成金属层的方法为：电镀或者物理气相沉积。
其中，所述步骤S105包括：
在所述金属层上形成一层图案化的光刻胶，所述图形化的光刻胶覆盖所述金属层上要形成上极板金属的区域；
通过湿法刻蚀去除所述金属层未被所述图形化的光刻胶覆盖的部分，以形成上极板金属；
剥离掉所述图形化的光刻胶。
其中，所述下极板金属的材料为铜，和/或，所述上极板金属的材料为铜。
其中，所述下极板金属的形状与所述上极板金属的形状一致。
其中，在所述步骤S105之后还包括：
步骤S106：在所述上极板金属上形成金属间介电层，所述金属间介电层在所述上极板金属的正上方形成有过孔；
步骤S107：在所述金属间介电层上形成上层金属层，所述上层金属层通过所述过孔与所述上极板金属相连。
其中，所述下极板金属与位于其下方的下层金属层通过过孔相连
另一方面，本发明实施例提供一种MIM电容器，该MIM电容器包括：
基底，形成于所述基底上的下极板金属；
形成于所述基底和所述下极板金属上方的电介质层；
形成于所述电介质层上方的上极板金属；
其中，所述上极板金属在沿平行于所述下极板金属的各个方向上均延伸至所述下极板金属的边缘的外侧。
其中，所述电介质层的材料为氮化硅。
其中，所述下极板金属的材料为铜，和/或，所述上极板金属的材料为铜。
其中，所述下极板金属的形状与所述上极板金属的形状一致。
其中，所述下极板金属与位于其下方的下层金属层通过过孔相连。
其中，所述MIM电容器还包括位于所述上极板金属上方的金属间介电层以及位于所述金属间介电层上方的上层金属层，其中，所述金属间介电层在所述上极板金属的正上方形成有过孔，所述上层金属层通过所述过孔与所述上极板金属相连。
本发明实施例的MIM电容器的制造方法，由于形成的上极板金属在沿平行于下极板金属的各个方向上均延伸至下极板金属的边缘的外侧，因此避免了在刻蚀形成上极板金属的过程中下极板金属被不当刻蚀，提高了制造的MIM电容器的良率。本发明实施例的MIM电容器，由于上极板金属在沿平行于下极板金属的各个方向上均延伸至下极板金属的边缘的外侧，因此避免了在刻蚀形成上极板金属的过程中下极板金属被不当刻蚀，具有更好的良率。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为现有技术中的MIM电容器的结构的剖面图；
图2A-图2E为本发明实施例的一种MIM电容器的制造方法的各步骤完成后形成的结构的剖面图；
其中，图2D为本发明实施例的一种MIM电容器的典型结构的剖视图；
图3为本发明实施例提出的一种MIM电容器的制造方法的流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该规格书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例。这样，可以预期由于例如制造技术和/或容差导致的从所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不意图显示器件的区的实际形状且并不意图限定本发明的范围。
除非另外定义，在此使用的所有术语(包括技术和科学术语)具有与本发明领域的普通技术人员所通常理解的相同的含义。还将理解，诸如普通使用的字典中所定义的术语应当理解为具有与它们在相关领域和/或本规格书的环境中的含义一致的含义，而不能在理想的或过度正式的意义上解释，除非这里明示地这样定义。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明提出的MIM电容器及其的制造方法。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例1
下面，参照图2A-2E和图3来描述本发明提出的MIM电容器的制造方法的一个示例性方法的详细步骤。其中，图2A-图2E为本发明实施例的一种MIM电容器的制造方法的各步骤完成后形成的结构的剖面图；其中，图2D为本发明实施例的一种MIM电容器的典型结构的剖视图；图3为本发明实施例提出的一种MIM电容器的制造方法的流程图。
本发明实施例提供的MIM电容器的制造方法，具体包括如下步骤：
步骤1、提供一基底100，如图2A所示。
其中，本发明实施例的MIM电容器可以形成在单独的基底上，也可以形成在半导体器件的IMD（金属间介电层）上。
在本发明实施例中，该基底200可以是硅衬底，可以是半导体器件的IMD，也可以是其他材料的基底。并且，基底200可以为平面，也可以在该基底200上的预定区域内形成凹槽。本发明实施例对基底200的形状、结构、材料等，并不进行限定。
作为示例，在本实施例中，所述基底200为半导体衬底。示例性的，其选用的半导体衬底选用单晶硅材料构成。在所述半导体衬底中形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构，所述隔离结构将半导体衬底分为NMOS区和PMOS区。所述半导体衬底中还形成有各种阱(well)结构，为了简化，图示中予以省略。上述形成阱(well)结构、隔离结构、栅极结构的工艺步骤已经为本领域技术人员所熟习，在此不再详细加以描述。
步骤2、在基底200上形成下极板金属201，形成后的图形如图2A所示。
其中，形成下极板金属201的方法可以为：在基底200上的预定区域的凹槽内填充金属，比如铜，通过CMP去除凹槽中溢出的金属，形成下极板金属201。其中，所述预定区域为形成MIM电容器的下极板金属的区域。其中，所示凹槽可以为在步骤1提供的基底上直接包含，也可以在本步骤2之前（步骤1之后）在基底200上先通过刻蚀工艺形成凹槽，在此不做限定。
形成下极板金属201的方法还可以为：在基底200上形成一层金属层（记作第一金属层），比如铜，利用普通掩膜工艺进行刻蚀处理，去除要形成的下极板金属201的区域之外的金属，形成下极板金属201。
其中，前述形成金属层的方法（包括填充金属的方法），可以采用电镀或者化学气相沉积法（CVD）。
其中，下极板金属201的材料为铝或铜，优选为铜。
其中，下极板金属201的形状可以为圆形、菱形、矩形或者其他任意形状。优选的，下极板金属201的形状为矩形。
在实际应用中，由于MIM电容器一般应用于半导体集成电路，因此，其下极板金属201往往还需要与其下方的金属层（记作下层金属层）相连。作为本实施例的一个示例，基底200为IMD，下极板金属201与其下方的金属层通过位于IMD中的过孔相连。即，下极板金属201可以与位于所述基底200下方的下层金属层通过过孔相连。
步骤3、在基底200上形成一层电介质层202，形成后的图形如图2B所示。
所述电介质层202的材质可以为常用的SiO2，也可以为高K材料，如SiN或者Al2O3等，有利于提高所形成的MIM电容器的电容值，可以采用化学气相沉积法（CVD）或者原子沉积法（ALD）形成。在本实施例中，优选的，所述电介质层202的材质为氮化硅（SiN），采用化学气相沉积CVD形成，厚度为2nm~50nm。
步骤4、在所述电介质层202的上方形成金属层2030（记作第二金属层），如图2C所示。
其中，金属层2030用于形成MIM电容器的上极板金属。形成金属层230的方法，可以采用电镀或者物理气相沉积法。
其中，金属层2030的材料为铝或铜，优选为铜。
步骤5、对金属层2030进行刻蚀形成上极板金属203，其中，上极板金属203在沿平行于下极板金属201的各个方向上均延伸至下极板金属201的边缘的外侧；形成后的图形如图2D所示。
示例性的，对金属层2030进行刻蚀形成上极板金属203的方法，可以为：首先，在金属层2030上形成一层图案化的光刻胶，所述光刻胶覆盖要形成上极板金属203的区域；然后，通过湿法刻蚀去除金属层2030未被光刻胶覆盖的部分，以形成上极板金属203；最后，剥离掉光刻胶。当然，还可以采用其他方法对金属层2030进行刻蚀形成上极板金属203，此处不再赘述。
其中，上极板金属203的形状可以为圆形、菱形、矩形或者其他任意形状。优选的，上极板金属203的形状与下极板金属201的形状一致。更有选的，上极板金属203的形状与下极板金属201的形状一致，且均为矩形。
在本实施例中，由于上极板金属203在沿平行于下极板金属201的各个方向上均延伸至下极板金属201的边缘的外侧，因此在刻蚀形成上极板金属203的过程中，即使下方的电介质层202被刻蚀破坏，也不会刻蚀到下极板金属201，而仅仅可能刻蚀被破坏的电介质层202下方的基底200（比如IMD）。即这一结构很好的保护了下极板金属201，提高了制造的MIM电容器的良率。
至此，完成了本发明实施例的示例性的MIM电容器的制造方法的介绍。在实际应用中，由于MIM电容器一般应用于半导体集成电路，因此，其上极板金属203往往还需与其上一层的金属相连，因此，本发明实施例还可包括如下步骤。
步骤6、在上极板金属203上形成金属间介电层204，所述金属间介电层204在上极板金属203的正上方形成有过孔205，如图2E所示。
示例性的，具体方式可以为：在上极板金属203上沉积一层金属间介电层204；然后，对所述金属间介电层204进行刻蚀，在所述金属间介电层204位于所述上极板金属203的正上方的位置刻蚀出过孔205。当然，还可以通过其他方式来实现，在此不作限定。
其中，金属间介电层204可以为单层结构，也可以为多层结构，在此并不作限定。
步骤7、在金属间介电层204上形成金属层206（记作上层金属层），金属层206通过过孔205与上极板金属203相连，如图2E所示。
其中，金属层206可以为任意形状，金属层206可以位于金属间介电层204的上表面，也可以位于金属间介电层204上方的凹槽内（图2E即为这种情况），在此不作限定。在实际的半导体器件制造中，对金属层206的形状、位置及材料等，可以根据实际情况进行选择和设置，在此不作限定。形成金属层206的方法，可以为在形成有凹槽的金属间介电层204中形成金属，然后进行CMP处理，也可以为在金属间介电层204上形成金属薄膜后进行刻蚀处理形成，还可以为其他可行的方式，在此亦不作限定。
经过步骤6和步骤7，最终形成的图形如图2E所示。
本发明实施例的MIM电容器的制造方法，由于形成的上极板金属在沿平行于下极板金属的各个方向上均延伸至下极板金属的边缘的外侧，因此避免了在刻蚀形成上极板金属的过程中下极板金属被不当刻蚀，提高了制造的MIM电容器的良率。
参照图3，其中示出了本发明提出的MIM电容器的制造方法中的一种典型方法的流程图，用于简要示出整个制造工艺的流程。该方法具体包括：
步骤S101：提供基底；
步骤S102：在所述基底上形成下极板金属；
步骤S103：在所述基底上形成电介质层；
步骤S104：在所述电介质层上形成金属层；
步骤S105：对所述金属层进行刻蚀形成上极板金属，其中，所述上极板金属在沿平行于所述下极板金属的各个方向上均延伸至所述下极板金属的边缘的外侧。
实施例2
本发明实施例提供一种MIM电容器，可以采用实施例1所述的制造方法制得。其结构具体如下：
本发明实施例提供一种MIM电容器，如图2D所示，所述MIM电容器包括：
基底200，形成于所述基底200上的下极板金属201；
形成于所述基底200和所述下极板金属201上方的电介质层202；
形成于所述电介质层202上方的上极板金属203；
其中，所述上极板金属203在沿平行于所述下极板金属201的各个方向上均延伸至所述下极板金属201的边缘的外侧。
其中，电介质层202的材料优选为氮化硅。
其中，所述下极板金属201的材料为铜，和/或，所述上极板金属203的材料为铜。
优选的，所述下极板金属203的形状与所述上极板金属201的形状一致。
进一步的，所述下极板金属201与位于其下方的下层金属层通过过孔相连（图中未示出）；比如，下极板金属201与位于基底200下方的下层金属层通过基底200中的过孔相连（图中未示出）。
进一步的，如图2E所示，本发明实施例的MIM电容器还包括：位于所述上极板金属203上方的金属间介电层204以及位于所述金属间介电层204上方的上层金属层206，其中，所述金属间介电层204在所述上极板金属203的正上方形成有过孔205，所述上层金属层206通过所述过孔205与所述上极板金属203相连。
关于本发明实施例的MIM电容器的具体结构、材质等特征，均可以参照实施例1，在此不再赘述。
本发明实施例提供的MIM电容器，由于上极板金属在沿平行于下极板金属的各个方向上均延伸至下极板金属的边缘的外侧，因此避免了在刻蚀形成上极板金属的过程中下极板金属被不当刻蚀，具有更好的良率。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (15)

1.一种MIM电容器的制造方法，其特征在于，所述方法包括：
步骤S101：提供基底；
步骤S102：在所述基底上形成下极板金属；
步骤S103：在所述基底上形成电介质层；
步骤S104：在所述电介质层上形成金属层；
步骤S105：对所述金属层进行刻蚀形成上极板金属，其中，所述上极板金属在沿平行于所述下极板金属的各个方向上均延伸至所述下极板金属的边缘的外侧。
2.如权利要求1所述的MIM电容器的制造方法，其特征在于，所述步骤S102包括：
在所述基底上刻蚀形成凹槽；
在所述凹槽内填充金属；
进行CMP处理，去除所述凹槽中溢出的金属，形成位于所述凹槽内的下极板金属。
3.如权利要求1所述的MIM电容器的制造方法，其特征在于，在所述步骤S103中，所述电介质层的材料为氮化硅。
4.如权利要求1所述的MIM电容器的制造方法，其特征在于，在所述步骤S104中，所述形成金属层的方法为：电镀或者物理气相沉积。
5.如权利要求1所述的MIM电容器的制造方法，其特征在于，所述步骤S105包括：
在所述金属层上形成一层图案化的光刻胶，所述图形化的光刻胶覆盖所述金属层上要形成上极板金属的区域；
通过湿法刻蚀去除所述金属层未被所述图形化的光刻胶覆盖的部分，以形成上极板金属；
剥离掉所述图形化的光刻胶。
6.如权利要求1所述的MIM电容器的制造方法，其特征在于，所述下极板金属的材料为铜，和/或，所述上极板金属的材料为铜。
7.如权利要求1所述的MIM电容器的制造方法，其特征在于，所述下极板金属的形状与所述上极板金属的形状一致。
8.如权利要求1~7任一项所述的MIM电容器的制造方法，其特征在于，在所述步骤S105之后还包括：
步骤S106：在所述上极板金属上形成金属间介电层，所述金属间介电层在所述上极板金属的正上方形成有过孔；
步骤S107：在所述金属间介电层上形成上层金属层，所述上层金属层通过所述过孔与所述上极板金属相连。
9.如权利要求1~7任一项所述的MIM电容器的制造方法，其特征在于，所述下极板金属与位于其下方的下层金属层通过过孔相连。
10.一种MIM电容器，其特征在于，所述MIM电容器包括：
基底，形成于所述基底上的下极板金属；
形成于所述基底和所述下极板金属上方的电介质层；
形成于所述电介质层上方的上极板金属；
其中，所述上极板金属在沿平行于所述下极板金属的各个方向上均延伸至所述下极板金属的边缘的外侧。
11.如权利要求10所述的MIM电容器，其特征在于，所述电介质层的材料为氮化硅。
12.如权利要求10所述的MIM电容器，其特征在于，所述下极板金属的材料为铜，和/或，所述上极板金属的材料为铜。
13.如权利要求10所述的MIM电容器，其特征在于，所述下极板金属的形状与所述上极板金属的形状一致。
14.如权利要求10~13任一项所述的MIM电容器，其特征在于，所述下极板金属与位于其下方的下层金属层通过过孔相连。
15.如权利要求10~13任一所述的MIM电容器，其特征在于，所述MIM电容器还包括位于所述上极板金属上方的金属间介电层以及位于所述金属间介电层上方的上层金属层，其中，所述金属间介电层在所述上极板金属的正上方形成有过孔，所述上层金属层通过所述过孔与所述上极板金属相连。
CN201210396686.1A 2012-10-18 2012-10-18 一种mim电容器及其制造方法 Pending CN103779181A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210396686.1A CN103779181A (zh) 2012-10-18 2012-10-18 一种mim电容器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210396686.1A CN103779181A (zh) 2012-10-18 2012-10-18 一种mim电容器及其制造方法

Publications (1)

Publication Number Publication Date
CN103779181A true CN103779181A (zh) 2014-05-07

Family

ID=50571312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210396686.1A Pending CN103779181A (zh) 2012-10-18 2012-10-18 一种mim电容器及其制造方法

Country Status (1)

Country Link
CN (1) CN103779181A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281414A (zh) * 2018-01-17 2018-07-13 北京北方华创微电子装备有限公司 一种电容及其制作方法、半导体设备
CN108461417A (zh) * 2018-01-17 2018-08-28 北京北方华创微电子装备有限公司 半导体设备
WO2019140994A1 (zh) * 2018-01-17 2019-07-25 北京北方华创微电子装备有限公司 电容、电容制作方法及半导体设备
CN112928207A (zh) * 2019-12-06 2021-06-08 和舰芯片制造(苏州)股份有限公司 一种改善电容耐压性的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1348201A (zh) * 2000-10-13 2002-05-08 联华电子股份有限公司 电容器的连线结构的制造方法
CN1862818A (zh) * 2005-05-13 2006-11-15 株式会社瑞萨科技 半导体器件及其制造方法
US20070202656A1 (en) * 2006-01-11 2007-08-30 Kang-Wook Park Method of fabricating a semiconductor device
US20070298580A1 (en) * 2003-04-03 2007-12-27 Samsung Electronics Co., Ltd. Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating
CN101958235A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器的制造方法
CN101989620A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1348201A (zh) * 2000-10-13 2002-05-08 联华电子股份有限公司 电容器的连线结构的制造方法
US20070298580A1 (en) * 2003-04-03 2007-12-27 Samsung Electronics Co., Ltd. Dual damascene interconnection with metal-insulator-metal capacitor and method of fabricating
CN1862818A (zh) * 2005-05-13 2006-11-15 株式会社瑞萨科技 半导体器件及其制造方法
US20070202656A1 (en) * 2006-01-11 2007-08-30 Kang-Wook Park Method of fabricating a semiconductor device
CN101958235A (zh) * 2009-07-16 2011-01-26 中芯国际集成电路制造(上海)有限公司 金属-绝缘体-金属电容器的制造方法
CN101989620A (zh) * 2009-08-04 2011-03-23 中芯国际集成电路制造(上海)有限公司 Mim电容器及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281414A (zh) * 2018-01-17 2018-07-13 北京北方华创微电子装备有限公司 一种电容及其制作方法、半导体设备
CN108461417A (zh) * 2018-01-17 2018-08-28 北京北方华创微电子装备有限公司 半导体设备
WO2019140994A1 (zh) * 2018-01-17 2019-07-25 北京北方华创微电子装备有限公司 电容、电容制作方法及半导体设备
JP2021511681A (ja) * 2018-01-17 2021-05-06 ベイジン・ナウラ・マイクロエレクトロニクス・イクイップメント・カンパニー・リミテッドＢｅｉｊｉｎｇ ＮＡＵＲＡ Ｍｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ Ｅｑｕｉｐｍｅｎｔ Ｃｏ．，ＬＴＤ キャパシタ、キャパシタの製造方法、及び半導体装置
JP7057445B2 (ja) 2018-01-17 2022-04-19 ベイジン・ナウラ・マイクロエレクトロニクス・イクイップメント・カンパニー・リミテッド キャパシタ、キャパシタの製造方法、及び半導体装置
CN112928207A (zh) * 2019-12-06 2021-06-08 和舰芯片制造(苏州)股份有限公司 一种改善电容耐压性的方法

Similar Documents

Publication Publication Date Title
US7629222B2 (en) Method of fabricating a semiconductor device
US8525296B1 (en) Capacitor structure and method of forming the same
US8362577B2 (en) Resonator including a microelectromechanical system structure with first and second structures of silicon layers
US7411270B2 (en) Composite capacitor and method for forming the same
KR20010082647A (ko) 집적 회로에 사용하기 위한 서로 맞물린 커패시터 구조체
CN103782387A (zh) 单片集成有源缓冲器
US20140159197A1 (en) Self-aligned deep trench capacitor, and method for making the same
US10008560B2 (en) Capacitors in integrated circuits and methods of fabrication thereof
CN103779181A (zh) 一种mim电容器及其制造方法
CN110634845A (zh) Mim电容的制造方法及一mim电容
CN102237295B (zh) 半导体结构制造方法
CN101378057B (zh) 金属-绝缘体-金属电容器及其制造方法
CN106328546B (zh) 一种半导体器件及其制造方法、电子装置
CN101924074A (zh) Cmos传感器及其制造方法
CN113130746A (zh) 半导体结构及其形成方法
CN103579008A (zh) 一种焊盘结构及其制备方法
US20090161291A1 (en) Capacitor for Semiconductor Device and Method of Manufacturing the Same
CN105304566A (zh) 一种半导体器件及其制造方法、电子装置
CN105575906A (zh) 一种半导体器件的制造方法和电子装置
CN109711230A (zh) 一种半导体指纹传感器及其制作方法、电子装置
US8404591B2 (en) Method of fabricating complementary metal-oxide-semiconductor (CMOS) device
CN105304609B (zh) 金属层-绝缘层-金属层电容器及其制作方法
CN105405751A (zh) 一种半导体器件及其制造方法、电子装置
CN106298627B (zh) 一种半导体器件的制造方法和电子装置
CN105097688A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140507