CN103451611A

CN103451611A - 适用于栅介质层的低漏电流HfO2 薄膜的制备方法

Info

Publication number: CN103451611A
Application number: CN2013103846652A
Authority: CN
Inventors: 唐武; 杨宇桐
Original assignee: University of Electronic Science and Technology of China
Current assignee: University of Electronic Science and Technology of China
Priority date: 2013-08-29
Filing date: 2013-08-29
Publication date: 2013-12-18
Anticipated expiration: 2033-08-29
Also published as: CN103451611B

Abstract

本发明涉及半导体技术。本发明解决了现有HfO₂栅介质薄膜材料的制备工艺不利于薄膜的规模化制备的问题，提供了一种适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其技术方案可概括为：首先将表面清洁后且去除表面自然氧化层的硅基片放入真空室基底，然后将表面打磨清洁处理后的金属铪靶作为靶材放入真空室靶位，关闭靶材挡板，利用高真空多功能射频溅射镀膜设备，对真空室抽真空，对基片进行反溅清洁，反溅清洁后打开并调整射频电源及其功率，进行预溅射，最后调整氩气通量，打开靶材挡板预沉积一层极薄的铪膜，通入氧气正式进行二氧化铪薄膜的溅射，形成二氧化铪薄膜。本发明的有益效果是，方便规模化制备，适用于MOS电容。

Description

适用于栅介质层的低漏电流HfO2 薄膜的制备方法

技术领域

本发明涉及半导体技术，特别涉及高介电常数HfO₂（二氧化铪）薄膜。

背景技术

随着超大规模集成电路集成度的不断增大，作为集成电路主要器件的金属氧化物半导体（MOS）器件尺寸不断缩小，栅极氧化层的厚度也随之不断减小。当传统的SiO₂（二氧化硅）栅极氧化层厚度小到其阈值（2～3nm左右）时，氧化层承受的高电场强度将引起直接隧穿等问题，导致漏电流急剧增加，从而影响器件的稳定性乃至影响其正常工作。为了降低超薄栅介质MOS器件的栅极漏电，可以采用高介电常数（高K）栅介质代替SiO₂。根据高K介质材料等效氧化层厚度的定义，当高K介质材料的K值大于SiO₂的K值时，其厚度小于达到相同单位面积电容值的SiO₂的厚度。因此寻找合适的高K栅介质材料可以保证栅介质层厚度减小的同时漏电流不会增大。由于铪（Hf）系氧化物、氮氧化物及准二元合金等材料体系具有较高的K值，较大的禁带宽度以及良好的热稳定性和化学稳定性，近年来成为高K栅介质的研究热点。其中HfO₂除了具有以上特性外，还具有与Si有较大的导带和价带偏移，与Si的晶格匹配度较高，工艺兼容度良好等性质，成为最热门的高K栅介质材料之一。除了上述性质外，高K栅介质的漏电流机制也是一个重要的特点，它不仅能反应栅介质的材料特性、界面特性以及可靠性等问题，同时也能为栅介质的漏电流密度的降低提供理论指导，因此具有十分重要的意义。因此，研究HfO₂栅介质薄膜材料的制备工艺对于抑制和减小薄膜漏电流的影响是非常有必要的。HfO₂薄膜的漏电流运输机制与依存的电场和温度关系密切，常见的机制包括直接隧穿，Fowler-Nordheim隧穿，肖特基发射，Frenkel-Poole发射等等。降低薄膜漏电的方式主要是围绕降低薄膜结构缺陷密度，降低介质层与半导体界面态密度和抑制薄膜晶化等方面进行的。根据已有的研究发现，向HfO₂中掺入适量非金属元素，构建HfO₂二元合金薄膜，在HfO₂与Si界面处引入特定界面层等等技术，都能有效的降低薄膜漏电流，改善薄膜的电学性质。Kang等对含5%和25%的N在950℃后沉积退火的HfO_xN_y膜层进行了对比研究，发现在栅压为1V时，后者栅漏电流减小了两个数量级。Potter等利用低温电子束蒸发HfO₂-Al₂O₃复合物在未加热P型Si衬底上制备了掺铝的HfO₂薄膜，退火后漏电流可降到3×10^-9A/cm²。Kamiyama等研究HfO₂栅介质层与栅极间ALD淀积0.5nm厚的Hf硅酸盐（Hf占56%）的界面层结构得出，Hf硅酸盐层可阻止高温激活退火中多晶硅电极与HfO₂栅介质层得反应，获得的界面陷阱密度小于5×10¹⁰cm²，大大减小了漏电流。然而以上处理方法在同种工艺的过程中较小的差别会导致薄膜出现较大的性能差异，而且需要较为昂贵的设备和复杂的工艺成都，不利于薄膜的规模化制备。

发明内容

本发明的目的是克服目前HfO₂栅介质薄膜材料的制备工艺不利于薄膜的规模化制备的缺点，提供一种适用于栅介质层的低漏电流HfO₂薄膜的制备方法。

本发明解决其技术问题，采用的技术方案是，适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，包括以下步骤：

步骤1、对硅基片进行表面清洁处理，并去除硅基片表面的自然氧化层，放入真空室基底；

步骤2、对金属铪靶进行表面打磨清洁处理，放入真空室靶位，靶位与基底相对应并具有一定垂直距离，且将靶材挡板关闭，所述靶材挡板设置在靶位上，且位于靶材与基底之间靠近靶材的位置；

步骤3、利用高真空多功能射频溅射镀膜设备，对真空室进行抽真空；

步骤4、通入适量氩气并打开偏压装置对基片进行反溅清洁，反溅清洁一定时间后关闭偏压设备，打开射频电源并调整射频电源功率；

步骤5、进行预溅射，对靶材进行表面清洁；

步骤6、调整氩气通量，打开靶材挡板，预沉积一层极薄的铪膜，通入氧气正式进行二氧化铪薄膜的溅射，形成二氧化铪薄膜。

具体的，步骤1中，所述硅基片为电阻率为3-5Ω·cm、晶向（100）的n型硅基片。

进一步的，所述步骤1具体为：将硅基片用超声波清洗仪在丙酮和酒精中分别清洗一段固定时间以进行表面清洁处理，烘干后放入一定浓度的氢氟酸溶液中浸泡一段时间以除去硅基片表面的自然氧化层，使用离子水清洗该硅基片，在氮气气氛下完全干燥后放入真空室基底。

具体的，所述一段固定时间为10～15分钟，一定浓度为5%浓度，一段时间为1～2分钟。

再进一步的，步骤2中，所述一定垂直距离为50mm。

具体的，步骤3中，所述预抽背底真空的真空度小于等于1×10^-4Pa。

再进一步的，步骤4中，所述射频电源功率为250W～300W，一定时间为15～20分钟。

具体的，步骤6中，所述极薄的铪膜为0.5～1nm厚度的铪膜；所述预沉积铪膜的时间为20秒。

再进一步的，步骤6中，所述氩气通量为120sccm，氧气通量为30sccm。

本发明的有益效果是，通过上述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，利用较为成熟的射频磁控溅射技术制备二氧化铪薄膜，方便规模化制备，且经过预沉积极薄铪层的处理，使二氧化铪薄膜的漏电流减小。

附图说明

图1为本发明适用于栅介质层的低漏电流HfO₂薄膜的制备方法的流程图；

图2为常规MOS结构的I-V测试结果图；

图3为本发明实施例中采用适用于栅介质层的低漏电流HfO₂薄膜的制备方法后形成MOS结构的I-V测试结果图。

具体实施方式

下面结合附图及实施例，详细描述本发明的技术方案。

本发明适用于栅介质层的低漏电流HfO₂薄膜的制备方法的流程图参见图1，其方法具体为：首先对硅基片进行表面清洁处理，并去除硅基片表面的自然氧化层，放入真空室基底，然后对金属铪靶进行表面打磨清洁处理，放入真空室靶位，靶位与基底相对应并具有一定垂直距离，且将靶材挡板关闭，所述靶材挡板设置在靶位上，且位于靶材与基底之间靠近靶材的位置，再利用高真空多功能射频溅射镀膜设备，对真空室进行抽真空，然后通入适量氩气并打开偏压装置对基片进行反溅清洁，反溅清洁一定时间后关闭偏压设备，打开射频电源并调整射频电源功率，再进行预溅射，对靶材进行表面清洁，最后调整氩气通量，打开靶材挡板预沉积一层极薄的铪膜，通入氧气正式进行二氧化铪薄膜的溅射，形成二氧化铪薄膜。

实施例

本例中采用QX-500高真空多功能镀膜设备，本例中适用于栅介质层的低漏电流HfO₂薄膜的制备方法，包括如下步骤：

A、对硅基片进行表面清洁处理，并去除硅基片表面的自然氧化层，放入真空室基底。

本步骤中，硅基片为10mm×10mm的电阻率为3-5Ω·cm、晶向（100）的n型硅基片，本步骤具体为：将硅基片用超声波清洗仪在丙酮和酒精中分别清洗一段固定时间以进行表面清洁处理，该一段固定时间为10～15分钟，烘干后放入一定浓度的氢氟酸溶液中浸泡一段时间以除去硅基片表面的自然氧化层，该一定浓度可以为5%左右，该一段时间为1～2分钟，使用离子水清洗该硅基片，在氮气气氛下完全干燥后放入真空室基底。

B、对金属铪靶进行表面打磨清洁处理，放入真空室靶位，靶位与基底相对应并具有一定垂直距离，且将靶材挡板关闭，该靶材挡板设置在靶位上，且位于靶材与基底之间靠近靶材的位置，未正式溅射时处于关闭状态，在下述的预溅射过程中起到阻挡靶原子的作用。

本步骤中，一定垂直距离可以为50mm左右，其为可调参数，根据实际情况可自行设定，靶材与靶材挡板之间垂直距离为1～2厘米。

C、利用高真空多功能射频溅射镀膜设备，对真空室进行抽真空。

本步骤中，预抽背底真空的真空度小于等于1×10^-4Pa，即至少为1×10^-4Pa。

D、通入适量氩气并打开偏压装置对基片进行反溅清洁，反溅清洁一定时间后关闭偏压设备，打开射频电源并调整射频电源功率。

本步骤中，该射频电源功率为250W～300W，该一定时间为15～20分钟，此时通入适量氩气是指：氩气通量为120sccm。反溅清洁是指：将真空金属腔体外壳接地同时接偏压电源输出正极，将基片接偏压电源输出负极，当偏压电源输出的负偏压值足够高，到达的高能离子会将基片表面的原子溅射下来，这种将基材原子溅射下来的过程称为“反溅射”。可以清除基片表面的氧化层、加工毛刺、油渍和污物，故又称为基片的“反溅清洗”。此处由偏压装置完成这一过程，由于各种设备不尽相同，反溅过程也不是溅射薄膜的重要步骤，所以不需详述。

E、进行预溅射，对靶材进行表面清洁。

F、调整氩气通量，打开靶材挡板预沉积一层极薄的铪膜，通入氧气正式进行二氧化铪薄膜的溅射，形成二氧化铪薄膜。

本步骤中，预沉积铪膜的时间为20秒左右，该极薄的铪膜为0.5～1nm厚度的铪膜，该预沉积铪膜的时间是预溅射一层极薄铪膜的时间，此处预沉积铪20秒左右可获得1～2nm的铪膜。不同设备会有差别，以厚度为准。此时的氩气通量为120sccm，氧气通量为30sccm。

二氧化铪薄膜沉积完成后对薄膜进行电极生长，同样利用磁控溅射在二氧化铪薄膜表面沉积Au上电极，沉积时使用金属掩膜板形成电极图形。对底电极通过磁控溅射沉积Pt电极，形成MOS电容结构。由于在二氧化铪与硅基片的界面处氧原子具有较快的扩散速度，当薄膜在有氧的气氛下沉积时，溅射室内的活性氧原子易穿过二氧化铪层到达硅衬底形成二氧化硅界面层。这个低k的极薄介质层不仅会使介质层的有效k值降低，同时会使硅与二氧化硅界面各种电荷和陷阱的密度增大。因此在制备过程中需要改善二氧化铪-硅界面层质量，通过在硅基片上预沉积一层极薄的铪，可以在进行二氧化铪沉积时有效地避免活性氧原子与硅发生反应，抑制二氧化硅界面层的生长，并能减少界面处的结构缺陷和电子陷阱。沉积得到的二氧化铪薄膜可以获得较高的k值以及较低密度的结构缺陷，进行电极生长形成MOS电容结构后，由I-V测试可得到比一般高k材料更小的漏电流。

使用Agilent4156C精密半导体参数分析仪对MOS结构进行I-V测试，未采用本发明所述方法的常规MOS结构的I-V测试结果图参见图2，采用本发明所述方法的MOS结构的I-V测试结果图参见图3，从附图的结果可以看出，经过预沉积极薄Hf层的处理，HfO₂薄膜的漏电流减小了约1个数量级。

Claims

1.适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，包括以下步骤：

步骤5、进行预溅射，对靶材进行表面清洁；

2.根据权利要求1所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，所述硅基片为电阻率为3-5Ω·cm、晶向（100）的n型硅基片。

3.根据权利要求1所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，所述步骤1具体为：将硅基片用超声波清洗仪在丙酮和酒精中分别清洗一段固定时间以进行表面清洁处理，烘干后放入一定浓度的氢氟酸溶液中浸泡一段时间以除去硅基片表面的自然氧化层，使用离子水清洗该硅基片，在氮气气氛下完全干燥后放入真空室基底。

4.根据权利要求3所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，所述一段固定时间为10～15分钟，一定浓度为5%浓度，一段时间为1～2分钟。

5.根据权利要求1所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，步骤2中，所述一定垂直距离为50mm。

6.根据权利要求1所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，步骤3中，所述预抽背底真空的真空度小于等于1×10^-4Pa。

7.根据权利要求1所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，步骤4中，所述射频电源功率为250W～300W，一定时间为15～20分钟。

8.根据权利要求1所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，步骤6中，所述极薄的铪膜为0.5～1nm厚度的铪膜。

9.根据权利要求1所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，步骤6中，所述预沉积铪膜的时间为20秒。

10.根据权利要求1或2或3或4或5或6或7或8或9所述适用于栅介质层的低漏电流HfO₂薄膜的制备方法，其特征在于，步骤6中，所述氩气通量为120sccm，氧气通量为30sccm。