CN207602562U - 电容器及半导体存储器 - Google Patents
电容器及半导体存储器 Download PDFInfo
- Publication number
- CN207602562U CN207602562U CN201721877327.2U CN201721877327U CN207602562U CN 207602562 U CN207602562 U CN 207602562U CN 201721877327 U CN201721877327 U CN 201721877327U CN 207602562 U CN207602562 U CN 207602562U
- Authority
- CN
- China
- Prior art keywords
- layer
- support layer
- electrode
- capacitor
- supporting structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本实用新型涉及一种电容器及半导体存储器,电容器包括设置在绝缘层上的电极支撑结构,电极支撑结构具有电容成型孔,在电容成型孔中和电极支撑结构外部填充上电极填充物,电极支撑结构包括由下至上依次间隔设置的底部支撑层、第一中间支撑层、第二中间支撑层以及顶部支撑层,底部支撑层与第一中间支撑层之间的间距,第一中间支撑层与第二中间支撑层之间的间距均大于第二中间支撑层与顶部支撑层之间的间距。半导体存储器包括上述的电容器。本实用新型提高了支撑结构的强度,使电容器轮廓较垂直化,提高最终形成的半导体存储器的性能。
Description
技术领域
本实用新型涉及半导体技术领域,特别涉及一种电容器及半导体存储器。
背景技术
电容器作为集成电路中的必要组件之一,在电路中具有电压调整和滤波等功能。电容器的电容与极板的面积以及上电极填充物的介电常数成正比,与上电极填充物的厚度成反比。因此为了获得较大的电容需要在衬底上形成较大深度的电容成型孔,利用电容成型孔侧壁提供主要的极板面积。但是随着半导体器件的尺寸不断减小,电容成型孔深度增大的同时还需要减小电容成型孔开口尺寸,以大幅度的增加电容成型孔的深宽比。如图1所示,在衬底100上形成多个电容成型孔101,而随着电容成型孔101深度的增加,会引起电容成型孔101周围的下电极102弯曲或倒塌的现象,从而使相邻的下电极接触出现短路。
在背景技术中公开的上述信息仅用于加强对本实用新型的背景的理解,因此其可能包含没有形成为本领域普通技术人员所知晓的现有技术的信息。
实用新型内容
有鉴于此,本实用新型实施例提供一种电容器及半导体存储器,以解决或缓解现有技术中存在的技术问题,至少提供一种有益的选择。
本实用新型实施例的技术方案是这样实现的:
根据本实用新型的一个实施例,提供一种电容器,包括:
衬底,所述衬底上设置绝缘层,所述绝缘层中设置有多个存储节点接触塞;
下电极,包括下电极层及用于支撑所述下电极层的电极支撑结构,所述电极支撑结构设置在所述绝缘层上,所述电极支撑结构具有多个电容成型孔,所述下电极层形成于所述电容成型孔中并接合于所述存储节点接触塞;以及
上电极,包括上电极填充物,所述上电极填充物填充在所述电容成型孔中且覆盖所述电极支撑结构;
其中,所述电极支撑结构包括由下至上依次间隔设置的底部支撑层、第一中间支撑层、第二中间支撑层以及顶部支撑层,所述底部支撑层设置在所述绝缘层的上表面上;所述底部支撑层与所述第一中间支撑层之间的间距以及所述第一中间支撑层与所述第二中间支撑层之间的间距的任一间距均大于所述第二中间支撑层与所述顶部支撑层之间的间距;所述底部支撑层、所述第一中间支撑层、所述第二中间支撑层以及所述顶部支撑层的总厚度不大于所述电极支撑结构由所述顶部支撑层的上表面至所述底部支撑层的下表面的高度的10%。
在一些实施例中,所述顶部支撑层的厚度大于所述第一中间支撑层和所述第二中间支撑层的任一厚度,并且所述第一中间支撑层和所述第二中间支撑层的任一厚度均大于所述底部支撑层的厚度。
在一些实施例中,所述第二中间支撑层设置位置高于所述电极支撑结构一半的高度。
在一些实施例中,所述电容成型孔的位置与所述存储节点接触塞的位置相对应,并且所述电容成型孔的底部开口尺寸大于所述存储节点接触塞的表面尺寸,以使所述下电极层包覆至所述存储节点接触塞的侧面。
在一些实施例中,所述存储节点接触塞的顶部凸出于所述绝缘层的所述上表面。
在一些实施例中,所述底部支撑层的上表面水平设置,所述底部支撑层的下表面凹凸设置。
在一些实施例中,所述上电极还包括上电极层,在所述下电极层和所述上电极层之间设置电容介质层,所述电容介质层覆盖所述下电极层的内表面及外表面。
在一些实施例中,所述下电极层的外表面具有与所述电极支撑结构连接的支撑面以及所述电容介质层覆盖的外电极面,所述外电极面和所述支撑面的比值大于9。
根据本实用新型的一个实施例,提供一种半导体存储器,包括上述的电容器。
根据本实用新型的一个实施例,提供一种电容器,包括:
衬底,所述衬底上设置绝缘层,所述绝缘层中设置有多个存储节点接触塞;
下电极,包括下电极层及用于支撑所述下电极层的电极支撑结构,所述电极支撑结构设置在所述绝缘层上,所述电极支撑结构具有多个电容成型孔,所述下电极层形成于所述电容成型孔中并接合于所述存储节点接触塞;以及
上电极,包括上电极填充物,所述上电极填充物填充在所述电容成型孔中且覆盖所述电极支撑结构;
其中,所述电极支撑结构包括由下至上依次间隔设置的底部支撑层、两个或两个以上中间支撑层、以及顶部支撑层,所述底部支撑层设置在所述绝缘层的上表面上;所述两个或两个以上中间支撑层平行于所述衬底的中间线,高于所述电极支撑结构由所述底部支撑层至所述顶部支撑层平行于所述衬底的中间线。
在一些实施例中,所述存储节点接触塞的顶部凸出于所述绝缘层的所述上表面,所述电容成型孔的位置与所述存储节点接触塞的位置相对应,并且所述电容成型孔的底部开口尺寸大于所述存储节点接触塞的表面尺寸,以使所述下电极层包覆至所述存储节点接触塞的侧面。
在一些实施例中,所述底部支撑层的上表面水平设置,所述底部支撑层的下表面凹凸设置。
在一些实施例中,所述上电极还包括上电极层,在所述下电极层和所述上电极层之间设置电容介质层,所述电容介质层覆盖所述下电极层的内表面及外表面。
在一些实施例中,所述下电极层的外表面具有与所述电极支撑结构连接的支撑面以及所述电容介质层覆盖的外电极面,所述外电极面和所述支撑面的比值大于9。
本实用新型实施例由于采用以上技术方案,其具有以下优点:本实用新型实施例的第一牺牲层和第二牺牲层通过两次沉积形成,因此提高了形成电容成型孔的垂直化程度。本实用新型实施例由于设置了三层牺牲层和四层支撑层,因此提高了支撑结构的强度,使电容器轮廓较垂直化,能够减小短路现象及电容下电极倒塌现象的发生,提高最终形成的半导体器件的性能。
上述概述仅仅是为了说明书的目的,并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外,通过参考附图和以下的详细描述,本实用新型进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中,除非另外规定,否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解,这些附图仅描绘了根据本实用新型公开的一些实施方式,而不应将其视为是对本实用新型范围的限制。
图1为现有技术中电容器局部结构示意图。
图2为本实用新型实施例的电容器的整体结构示意图。
图3为本实用新型实施例的电容器的形成方法流程图。
图4为本实用新型实施例的电容器的复合层的形成示意图。
图5为本实用新型实施例的电容器的电容成型孔的形成示意图。
图6为本实用新型实施例的电容器的下电极层的形成示意图。
图7为本实用新型实施例的电容器的间隙的形成示意图。
图8为本实用新型实施例的电容器的电容介质层和上电极层的形成示意图。
图9为本实用新型实施例的电容器的第一底部支撑部的形成示意图。
图10为本实用新型实施例的电容器的去除第一底部支撑部的空洞的示意图。
图11为本实用新型实施例的电容器的第二底部支撑部的形成示意图。
附图标号说明:
现有技术:
100-衬底; 101-电容成型孔; 102-下电极。
本实用新型:
200-衬底; 210-绝缘层; 220-存储节点接触塞;
300-下电极; 310-电极支撑结构; 320-电容成型孔;
601-下电极层; 602-电容介质层; 603-上电极层;
400-上电极; 410-上电极填充物; 311-底部支撑层;
312-第一中间支撑层; 313-第二中间支撑层; 314-顶部支撑层;
321-间隙; 500-复合层; 510-第一牺牲层;
520-第二牺牲层; 530-第三牺牲层; 515-容纳空间;
3111-第一底部支撑部; 3112-空洞; 3113-第二底部支撑部;
S100~S700-步骤。
具体实施方式
在下文中,仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样,在不脱离本实用新型的精神或范围的情况下,可通过各种不同方式修改所描述的实施例。因此,附图和描述被认为本质上是示例性的而非限制性的。
在本实用新型的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或组件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本实用新型的限制。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本实用新型中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接,还可以是通信;可以是直接相连,也可以通过中间媒介间接相连,可以是两个组件内部的连通或两个组件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本实用新型中的具体含义。
在本实用新型中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本实用新型的不同结构。为了简化本实用新型的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本实用新型。此外,本实用新型可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本实用新型提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
定义本实用新型各附图的上方位为“上”,各附图的下方位为“下”。应当理解为各实施例中限定的“上”和“顶部”即为各附图中的上侧位置,“底部”和“下”即为各附图中的下侧位置。其他有关方位描述的词语均应当理解为以上述定义为参考基准而描述的位置关系。
根据本实用新型实施例提供一种电容器,如图2所示,包括:
衬底200,衬底200上设置绝缘层210,绝缘层210中设置有多个间隔布置的存储节点接触塞220。衬底200可采用现有技术中电容器的常用衬底结构,因此在本实用新型实施例中不做限定,可根据需要对衬底200进行适应性选择。
下电极300,下电极300包括下电极层601及用于支撑下电极层601的电极支撑结构310。电极支撑结构310设置在绝缘层210上,电极支撑结构310具有多个电容成型孔320。下电极层601形成于电容成型孔320中并接合于存储节点接触塞220。
具体的,在电容成型孔320的表面和电极支撑结构310的表面覆盖有下电极层601,在下电极层601表面依次覆盖电容介质层602和上电极层603。即下电极层601和上电极层603之间设置电容介质层602,电容介质层602覆盖下电极层601的内表面及外表面。
在一个可选的实施例中,下电极层601形成在电极支撑结构310的侧表面和电容成型孔320的表面。
上电极400,上电极400包括上电极填充物410,上电极填充物410填充在电容成型孔320中,且覆盖电极支撑结构310。上电极填充物410与上电极层603接触。
其中,电极支撑结构310包括由下至上依次间隔设置的底部支撑层311、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314,底部支撑层311设置在绝缘层210的上表面上。底部支撑层311与第一中间支撑层312之间的间距以及第一中间支撑层312与第二中间支撑层313之间的间距的任一间距,均大于第二中间支撑层313与顶部支撑层314之间的间距。底部支撑层311、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314的总厚度不大于电极支撑结构310由顶部支撑层314的上表面至底部支撑层311的下表面的高度的10%。通过控制各支撑层总厚度及两中间支撑层往上略提高的悬空高度,得到足够支撑下电极层601的能力,使得电容成型孔320的深宽比能进一步提高。
在一个优选的实施例中,底部支撑层311、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314均水平设置。底部支撑层311与第一中间支撑层312之间的间距约为电极支撑结构310高度的35%。第一中间支撑层312与第二中间支撑层313之间的间距约为电极支撑结构310高度的35%。第二中间支撑层313与顶部支撑层314之间的间距约为电极支撑结构310高度的23.5%。
为了保证电极支撑结构310上形成的电容成型孔320垂直化且不会倒塌,顶部支撑层314的厚度大于第一中间支撑层312和第二中间支撑层313的任一厚度。第一中间支撑层312和第二中间支撑层313的任一厚度均大于底部支撑层311的厚度。
在一个优选的实施例中,底部支撑层311的厚度约为电极支撑结构310高度的1%。第一中间支撑层312的厚度约为电极支撑结构310高度的1.5%。第二中间支撑层313的厚度约为电极支撑结构310高度的1.5%。顶部支撑层314的厚度约为电极支撑结构310高度的1.8%。
如图2所示,为了进一步的保证形成的电极支撑结构310不会倒塌,造成电容器短路,可以将第二中间支撑层313设置位置高于电极支撑结构310一半的高度处。从而提高整个电极支撑结构310内部构架的重心位置。
如图2所示,电容成型孔320与存储节点接触塞220的位置相对应。各电容成型孔320之间设置多个间隙321。电容成型孔320的底部开口尺寸大于存储节点接触塞220的表面尺寸,以使下电极层601包覆至存储节点接触塞220的侧面。
在形成电容成型孔320时,为了尽量避免在蚀刻过程中对逐渐形成的电容成型孔320的侧壁形成侧蚀,可将存储节点接触塞220的顶部凸出于绝缘层210的上表面设置。从而相对减少蚀刻时间,更快的使电容成型孔320底部显露出存储节点接触塞220。并且有利于在存储节点接触塞220的侧面被下电极层601包覆。
在一个实施例中,为了保证形成的电极支撑结构310的内部结构均能够水平布置,因此底部支撑层311的上表面需要保证水平,从而使得后续在底部支撑层311上形成的第一中间支撑层312、第二中间支撑层313以及顶部支撑层314水平。进而提高电极支撑结构310的整体强度和结构稳定性,避免出现电极支撑结构310倒塌的现象发生。底部支撑层311的下表面凹凸设置。
在一个实施例中,下电极层601的外表面具有与电极支撑结构310连接的支撑面以及电容介质层602覆盖的外电极面,外电极面和支撑面的比值大于9。
根据本实用新型实施例提供一种电容器制造方法,如图3所示,包括以下步骤:
步骤S100:如图4所示,提供衬底200。在衬底200上形成绝缘层210,在绝缘层210中间隔形成多个存储节点接触塞220。
衬底200结构和形成方式可采用与现有电容器的衬底结构和形成方式相同或相近似的方式。图4中的衬底200仅为示意图,衬底200可为多层结构。
步骤S200:如图4所示,形成复合层500在绝缘层210上。包括在绝缘层210上形成底部支撑层311,底部支撑层311覆盖存储节点接触塞220。在底部支撑层311上依次形成第一牺牲层510、第一中间支撑层312、第二牺牲层520、第二中间支撑层313、第三牺牲层530和顶部支撑层314。
其中,第一牺牲层510和第二牺牲层520的任一厚度大于第三牺牲层530的厚度。底部支撑层311、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314的总厚度不大于复合层500厚度的10%。
在一个实施方式中,“依次形成”可以理解为,在底部支撑层311的上表面沉积第一牺牲层510,在第一牺牲层510的上表面沉积第一中间支撑层312,在第一中间支撑层312的上表面沉积第二牺牲层520,在第二牺牲层520的上表面沉积第二中间支撑层313,在第二中间支撑层313的上表面沉积第三牺牲层530,在第三牺牲层530的上表面沉积顶部支撑层314。
复合层500采用三层牺牲层和四层支撑层结构的形式,提高了电容器的强度和垂直化程度。其中,通过调整三层牺牲层(第一牺牲层510、第二牺牲层520和第三牺牲层530)的厚度可以使形成的电容能够达到规定高度。
在一个可选的实施方式中,在顶部支撑层314上还可形成第四牺牲层(图中未示出),第四牺牲层的形成方式与现有技术中的牺牲层形成方式相同或相近似。本实施例中第四牺牲层包含的材料与现有技术中所采用的牺牲层所包含的材料层相同,具体材料层和材料层的形成方式可根据工作需要进行选择。优选的,第四牺牲层包含多晶硅层。
步骤S300:如图7所示,形成电容成型孔320在复合层500中。复合层500上沿竖直方向形成多个电容成型孔320。部分电容成型孔320底部暴露对应的存储节点接触塞220的顶部。各电容成型孔320之间的复合层500构成电极支撑结构310。
步骤S400:如图7所示,形成下电极层601在电容成型孔320中,下电极层601接合于存储节点接触塞220。
步骤S500:如图8所示,去除第一牺牲层510、第二牺牲层520及第三牺牲层530,以显露下电极层601的外表面。
步骤S600:如图8所示,形成电容介质层602于下电极层601的内表面及外表面。
步骤S700:如图2所示,形成上电极填充物410在电容成型孔320中,且覆盖电极支撑结构310。
在一个实施例中,形成电容成型孔320的具体步骤为:
如图5所示,形成多个电容成型孔320在复合层500中,各电容成型孔320的底部暴露对应的存储节点接触塞220的顶部。
如图6所示,形成下电极层601在电容成型孔320的内侧壁和底面,下电极层601覆盖存储节点接触塞220。
如图7所示,形成多个间隙321在复合层500中,间隙321形成在各电容成型孔320之间,各间隙321底部暴露底部支撑层311。间隙321的侧壁为下电极层601。
如图8所示,在下电极层601的上表面依次形成电容介质层602和上电极层603。
在一个实施例中,上电极层603和下电极层601的材料可包含氮化钛(TiN),电容介质层602包含氧化钛层(TiOx)或/与氧化锆层(ZrOx)。
步骤S400:如图2所示,形成上电极填充物410在电容成型孔320中,且覆盖电极支撑结构310。上电极填充物410与上电极层603接触。
在一个基于步骤S200的实施例中,如图4所示,第一牺牲层510和第二牺牲层520均采用分两次进行沉积的方式。即将第一牺牲层510分两部分沉积,第二牺牲层520分两部分沉积。这种沉积方式可以使得第一牺牲层510和第二牺牲层520的沉积效果更好。从而提高第一牺牲层510和第二牺牲层520的强度和致密性。帮助后续形成的电容成型孔320较垂直化,从而避免在后续制程过程中形成的电极支撑结构310强度和垂直化程度不够,出现倒塌或弯曲现象。
在一个具体的实施例中,第一牺牲层510第一次沉积的厚度约为150~220nm(包括端点值),第一牺牲层510第二次沉积的厚度约为350~400nm(包括端点值)。第二牺牲层520第一次沉积的厚度约为180~280nm(包括端点值),第二牺牲层520第二次沉积的厚度约为280~400nm(包括端点值)。
在另一个具体的实施例中,底部支撑层311、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314均水平设置。第一牺牲层510(即底部支撑层311与第一中间支撑层312之间的间距)约为电极支撑结构310高度的35%。第二牺牲层520(即第一中间支撑层312与第二中间支撑层313之间的间距)约为电极支撑结构310高度的35%。第三牺牲层530(即第二中间支撑层313与顶部支撑层314之间的间距)约为电极支撑结构310高度的23.5%。
在一个实施例中,顶部支撑层314的厚度大于第一中间支撑层312和第二中间支撑层313的厚度,第一中间支撑层312的厚度和第二中间支撑层313的厚度均大于底部支撑层311的厚度。
在一个具体的实施例中,底部支撑层311的厚度约为电极支撑结构310高度的1%。第一中间支撑层312的厚度约为电极支撑结构310高度的1.5%。第二中间支撑层313的厚度约为电极支撑结构310高度的1.5%。顶部支撑层314的厚度约为电极支撑结构310高度的1.8%。
为了进一步的保证形成的电极支撑结构310不会倒塌,造成电容器短路,可以将第二中间支撑层313设置位置高于电极支撑结构310一半的高度处。从而提高整个电极支撑结构310内部构架的重心位置。
需要说明的是,在上述各实施例中,底部支撑层311、第一牺牲层510、第一中间支撑层312、第二牺牲层520、第二中间支撑层313、第三牺牲层530以及顶部支撑层314的沉积厚度根据实际情况进行选择,并不限于本实施例中的沉积厚度。
为了进一步的提高垂直化程度,第一牺牲层510的硬度可以小于第二牺牲层520的硬度。即使得位于下方的第一牺牲层510比位于上方的第二牺牲层520质地软。以使蚀刻第一牺牲层510的速度快于蚀刻第二牺牲层520的速度。从而避免由于蚀刻速率影响带来的对形成的电容成型孔320孔壁的侧视现象。
在一个实施例中,当第一牺牲层510和第二牺牲层520均包含硼磷硅玻璃(BPSG)时,第一牺牲层510中的硼磷浓度比例为B%:2~4wt%,P%:2~5wt%。第二牺牲层520中的硼磷浓度比例为B%:1~3wt%P%:2~4wt%。
在一个可变的实施例中,第一牺牲层510和第二牺牲层520均包含材质相对较硬的硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。
在一个基于步骤S300的实施例中,如图4所示,电容成型孔320的形成方式可以采用通过蚀刻的方式分别去除底部支撑层311、第一牺牲层510、第二牺牲层520、第三牺牲层530、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314。
其中,通过第一蚀刻气体蚀刻底部支撑层311、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314。第一蚀刻气体包含氟基气体和氧气。通过第二蚀刻气体蚀刻第一牺牲层510、第二牺牲层520和第三牺牲层530。第二蚀刻气体包含氟基气体、氧气和三氟化氮。第一牺牲层510、第二牺牲层520以及第三牺牲层530可以通过湿蚀刻方式去除。
在一个优选的实施例中,顶部支撑层314的蚀刻气体混合物包含氟基气体(CHF3,CH2F2,C4F6)和氧气。蚀刻条件为压力5~30mTorr,工作频率和瓦数为2MHZ,3000~5000W;27MHZ,100~400W;60MHZ,200~700W三种条件下进行蚀刻。
第三牺牲层530的蚀刻气体混合物包含氟基气体(C4F6,C4F8)、氧气以及三氟化氮(NF3)。蚀刻条件为压力5~25mTorr,工作频率和瓦数为2MHZ,4000~8000W;27MHZ,100~500W;60MHZ,700~1500W三种条件下进行蚀刻。
第一中间支撑层312和第二中间支撑层313的蚀刻气体混合物包含氟基气体(C4F6,C4F8,CH2F2)和氧气。蚀刻条件为压力5~25mTorr,工作频率和瓦数为2MHZ,1000~3000W;27MHZ,50~400W;60MHZ,100~500W三种条件下进行蚀刻。
第一牺牲层510和第二牺牲层520的蚀刻气体混合物包含氟基气体(C4F6,C4F8)、氧气以及三氟化氮(NF3)。蚀刻条件为压力5~25mTorr,工作频率和瓦数为2MHZ,5000~8000W;27MHZ,100~400W;60MHZ,800~1500W三种条件下进行蚀刻。
在一个基于步骤S200的实施例中,为了避免衬底200与上电极填充物410接触发生短路,底部支撑层311可分两次进行沉积。底部支撑311的具体形成过程为:
如图9所示,在衬底200上沉积第一底部支撑部3111,第一底部支撑部3111覆盖存储节点接触塞220。
如图10所示,整平第一底部支撑部3111至暴露存储节点接触塞220的顶面,以去除第一底部支撑部3111中的空洞3112,并修正第一底部支撑部3111的上表面平坦度。
如图11所示,在第一底部支撑部3111上沉积第二底部支撑部3113,第二底部支撑部3113覆盖存储节点接触塞220的顶面。最终形成底部支撑层311。
在一个具体实施方式中,第一底部支撑部3111的沉积厚度约为10~30nm,第二底部支撑部3113的沉积厚度约10~30nm。底部支撑层311分两次沉积的目的是使最终形成的底部支撑层311较致密不会有空洞出现从而导致短路现象发生。
为了提高电极支撑结构310的整体强度,如图2、图8所示,在形成间隙321之后,去除电极支撑结构310中的第一牺牲层510、第二牺牲层520以及第三牺牲层530,以形成多个容纳空间515。在容纳空间515的内侧表面形成电容介质层602。在容纳空间515中填充上电极填充物410。
在一些实施例中,底部支撑层311、第一中间支撑层312、第二中间支撑层313以及顶部支撑层314的材料均可包含氮化硅。第三牺牲层530的材料可包含正硅酸乙酯(TEOS)。第一牺牲层510和第二牺牲层520的材料均可包含硼磷硅玻璃(BPSG)或磷硅玻璃(PSG)。
本实用新型实施例中制成的电容器可以应用于20nm以下级别的电容。
根据本实用新型另一实施例提供一种电容器,包括:
衬底200,衬底200上设置绝缘层210,绝缘层210中设置有多个存储节点接触塞220。
下电极300,包括下电极层601及用于支撑下电极层601的电极支撑结构310,电极支撑结构310设置在绝缘层210上,电极支撑结构310具有多个电容成型孔320,下电极层601形成于电容成型孔320中并接合于存储节点接触塞220。
上电极400,包括上电极填充物410,上电极填充物410填充在电容成型孔320中且覆盖电极支撑结构310。
其中,电极支撑结构310包括由下至上依次间隔设置的底部支撑层311、两个或两个以上中间支撑层(可以是第一中间支撑层312和/或第二中间支撑层313)、以及顶部支撑层314,底部支撑层311设置在绝缘层210的上表面上;两个或两个以上中间支撑层平行于衬底200的第一中间线,高于电极支撑结构310由底部支撑层311至顶部支撑层314平行于衬底200的第二中间线。第一中间线可以理解为首尾中间支撑层所夹区域的中间位置所处平面上的直线。第二中间线可以理解为底部支撑层311和顶部支撑层314所夹区域的中间位置所处平面上的直线。
在一个实施例中,存储节点接触塞220的顶部凸出于绝缘层210的上表面,电容成型孔320与存储节点接触塞220的位置相对应。各电容成型孔320之间设置多个间隙321。电容成型孔320的底部开口尺寸大于存储节点接触塞220的表面尺寸,以使下电极层601包覆至存储节点接触塞220的侧面。
在一个实施例中,底部支撑层311的上表面水平设置,底部支撑层311的下表面凹凸设置。
在一个实施例中,上电极还包括上电极层603,在下电极层601和上电极层603之间设置电容介质层602,电容介质层602覆盖下电极层601的内表面及外表面。
在一个实施例中,下电极层601的外表面具有与电极支撑结构310连接的支撑面以及电容介质层602覆盖的外电极面,外电极面和支撑面的比值大于9。
根据本实用新型又一实施例提供一种半导体存储器(图中未示出),包括上述实施例中的电容器。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到其各种变化或替换,这些都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以所述权利要求的保护范围为准。
Claims (14)
1.一种电容器,其特征在于,包括:
衬底,所述衬底上设置绝缘层,所述绝缘层中设置有多个存储节点接触塞;
下电极,包括下电极层及用于支撑所述下电极层的电极支撑结构,所述电极支撑结构设置在所述绝缘层上,所述电极支撑结构具有多个电容成型孔,所述下电极层形成于所述电容成型孔中并接合于所述存储节点接触塞;以及
上电极,包括上电极填充物,所述上电极填充物填充在所述电容成型孔中且覆盖所述电极支撑结构;
其中,所述电极支撑结构包括由下至上依次间隔设置的底部支撑层、第一中间支撑层、第二中间支撑层以及顶部支撑层,所述底部支撑层设置在所述绝缘层的上表面上;所述底部支撑层与所述第一中间支撑层之间的间距以及所述第一中间支撑层与所述第二中间支撑层之间的间距的任一间距均大于所述第二中间支撑层与所述顶部支撑层之间的间距;所述底部支撑层、所述第一中间支撑层、所述第二中间支撑层以及所述顶部支撑层的总厚度不大于所述电极支撑结构由所述顶部支撑层的上表面至所述底部支撑层的下表面的高度的10%。
2.如权利要求1所述的电容器,其特征在于,所述顶部支撑层的厚度大于所述第一中间支撑层和所述第二中间支撑层的任一厚度,并且所述第一中间支撑层和所述第二中间支撑层的任一厚度均大于所述底部支撑层的厚度。
3.如权利要求1所述的电容器,其特征在于,所述第二中间支撑层设置位置高于所述电极支撑结构一半的高度。
4.如权利要求1所述的电容器,其特征在于,所述电容成型孔的位置与所述存储节点接触塞的位置相对应,并且所述电容成型孔的底部开口尺寸大于所述存储节点接触塞的表面尺寸,以使所述下电极层包覆至所述存储节点接触塞的侧面。
5.如权利要求1所述的电容器,其特征在于,所述存储节点接触塞的顶部凸出于所述绝缘层的所述上表面。
6.如权利要求5所述的电容器,其特征在于,所述底部支撑层的上表面水平设置,所述底部支撑层的下表面凹凸设置。
7.如权利要求1至6任一项所述的电容器,其特征在于,所述上电极还包括上电极层,在所述下电极层和所述上电极层之间设置电容介质层,所述电容介质层覆盖所述下电极层的内表面及外表面。
8.如权利要求7所述的电容器,其特征在于,所述下电极层的外表面具有与所述电极支撑结构连接的支撑面以及所述电容介质层覆盖的外电极面,所述外电极面和所述支撑面的比值大于9。
9.一种半导体存储器,其特征在于,包括如权利要求1所述的电容器。
10.一种电容器,其特征在于,包括:
衬底,所述衬底上设置绝缘层,所述绝缘层中设置有多个存储节点接触塞;
下电极,包括下电极层及用于支撑所述下电极层的电极支撑结构,所述电极支撑结构设置在所述绝缘层上,所述电极支撑结构具有多个电容成型孔,所述下电极层形成于所述电容成型孔中并接合于所述存储节点接触塞;以及
上电极,包括上电极填充物,所述上电极填充物填充在所述电容成型孔中且覆盖所述电极支撑结构;
其中,所述电极支撑结构包括由下至上依次间隔设置的底部支撑层、两个或两个以上中间支撑层、以及顶部支撑层,所述底部支撑层设置在所述绝缘层的上表面上;所述两个或两个以上中间支撑层平行于所述衬底的中间线,高于所述电极支撑结构由所述底部支撑层至所述顶部支撑层平行于所述衬底的中间线。
11.如权利要求10所述的电容器,其特征在于,所述存储节点接触塞的顶部凸出于所述绝缘层的所述上表面,所述电容成型孔的位置与所述存储节点接触塞的位置相对应,并且所述电容成型孔的底部开口尺寸大于所述存储节点接触塞的表面尺寸,以使所述下电极层包覆至所述存储节点接触塞的侧面。
12.如权利要求10所述的电容器,其特征在于,所述底部支撑层的上表面水平设置,所述底部支撑层的下表面凹凸设置。
13.如权利要求10、11或12所述的电容器,其特征在于,所述上电极还包括上电极层,在所述下电极层和所述上电极层之间设置电容介质层,所述电容介质层覆盖所述下电极层的内表面及外表面。
14.如权利要求10所述的电容器,其特征在于,所述下电极层的外表面具有与所述电极支撑结构连接的支撑面以及所述电容介质层覆盖的外电极面,所述外电极面和所述支撑面的比值大于9。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721877327.2U CN207602562U (zh) | 2017-12-28 | 2017-12-28 | 电容器及半导体存储器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201721877327.2U CN207602562U (zh) | 2017-12-28 | 2017-12-28 | 电容器及半导体存储器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN207602562U true CN207602562U (zh) | 2018-07-10 |
Family
ID=62769249
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201721877327.2U Expired - Fee Related CN207602562U (zh) | 2017-12-28 | 2017-12-28 | 电容器及半导体存储器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN207602562U (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108206174A (zh) * | 2017-12-28 | 2018-06-26 | 睿力集成电路有限公司 | 电容器、电容器制造方法及半导体存储器 |
CN113161484A (zh) * | 2021-04-19 | 2021-07-23 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
-
2017
- 2017-12-28 CN CN201721877327.2U patent/CN207602562U/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108206174A (zh) * | 2017-12-28 | 2018-06-26 | 睿力集成电路有限公司 | 电容器、电容器制造方法及半导体存储器 |
CN113161484A (zh) * | 2021-04-19 | 2021-07-23 | 长鑫存储技术有限公司 | 半导体结构的制备方法及半导体结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108206174A (zh) | 电容器、电容器制造方法及半导体存储器 | |
CN110504284A (zh) | 柱状电容器阵列结构及制备方法 | |
CN101335242B (zh) | 半导体器件的制造方法 | |
TWI440140B (zh) | 記憶體電容結構與其製作方法 | |
CN207602562U (zh) | 电容器及半导体存储器 | |
TW201814913A (zh) | 三維電容結構 | |
CN109952644A (zh) | 三维存储器件中的阶梯形成 | |
CN102646640B (zh) | 形成存储节点的方法及使用其形成电容器的方法 | |
CN109148426A (zh) | 电容结构及其形成方法 | |
CN108155152A (zh) | 导体结构、电容器阵列结构及制备方法 | |
CN109148427A (zh) | 电容结构及其形成方法 | |
CN208142182U (zh) | 柱状电容器阵列结构 | |
CN108281414A (zh) | 一种电容及其制作方法、半导体设备 | |
JP2020512694A (ja) | 酸化物における正弦波形コンデンサアーキテクチャ | |
CN104377191A (zh) | 与集成电路工艺兼容的电容结构及其制备方法 | |
CN107564892A (zh) | 电容器及其形成方法、半导体器件 | |
US8202443B2 (en) | Method of manufacturing a capacitor | |
TWI471978B (zh) | 半導體元件及其製造方法 | |
US5688726A (en) | Method for fabricating capacitors of semiconductor device having cylindrical storage electrodes | |
CN208835056U (zh) | 一种半导体结构 | |
KR20090068776A (ko) | 반도체 소자의 캐패시터 및 그 제조 방법 | |
CN208767297U (zh) | 电容结构 | |
KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
TWI399831B (zh) | 堆疊式隨機動態存取記憶體之電容結構之製造方法 | |
KR101630781B1 (ko) | 반도체 소자의 커패시터 하부 전극 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right | ||
TR01 | Transfer of patent right |
Effective date of registration: 20180929 Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee after: Changxin Storage Technology Co., Ltd. Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui Patentee before: Ever power integrated circuit Co Ltd |
|
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180710 Termination date: 20191228 |