CN101335242B - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN101335242B
CN101335242B CN2007103063445A CN200710306344A CN101335242B CN 101335242 B CN101335242 B CN 101335242B CN 2007103063445 A CN2007103063445 A CN 2007103063445A CN 200710306344 A CN200710306344 A CN 200710306344A CN 101335242 B CN101335242 B CN 101335242B
Authority
CN
China
Prior art keywords
storage node
layer
coating
amorphous carbon
sacrifice layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2007103063445A
Other languages
English (en)
Other versions
CN101335242A (zh
Inventor
李起正
卢载盛
廉胜振
宋翰相
吉德信
金荣大
金珍赫
都官佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN101335242A publication Critical patent/CN101335242A/zh
Application granted granted Critical
Publication of CN101335242B publication Critical patent/CN101335242B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • H01L28/82Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/033Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种制造电容器的方法,该方法包括:在衬底的上部上形成具有多个沟槽的牺牲层;在沟槽中形成储存节点;通过移除牺牲层的一部分来暴露出储存节点的上部;形成支撑物以支撑储存节点的暴露的上部;移除在支撑物下方的牺牲层;以及移除支撑物。

Description

半导体器件的制造方法
相关申请交叉引用
本申请要求2007年6月27日申请的韩国专利申请10-2007-0063768的优先权,其全文通过引用并入本文。
技术领域
本发明涉及一种半导体制造方法,更特别涉及一种制造电容器的方法。
背景技术
近年来,随着由于对微型尺寸半导体的需求使得存储器件的集成度提升,单位单元区域减少且操作电压降低。然而,即使单元区域的尺寸减少,存储器件仍然需要至少25fF/单元的电荷电容,以防止发生软错误(softerror)以及防止刷新(refresh)时间缩短。
已发展出具有高介电常数的高介电层,例如氧化铪(HfO2)层及氧化锆(ZrO2)层,以确保范围在约10±2
Figure 2007103063445_0
内的等效氧化物厚度(TOX)。因此,基于凹陷形储存节点结构的金属-绝缘体-金属(MIM)电容器已应用在80nm水平的动态随机存取存储(DRAM)器件。然而,由于采用低于70nm水平的金属化过程的半导体DRAM器件无法在凹陷形储存节点结构中充分地确保约0.84μm2/单元的有效面积,半导体DRAM器件无法获得超过25fF/单元的单元电容。因此,在60nm水平的器件中采用具有圆柱状结构的MIM电容器。
图1表示具有圆柱状结构的常规储存节点。
在下层11上方形成多个圆柱状储存节点12。为了制造圆柱状储存节点12,实施使用牺牲层的湿式蚀刻过程(称为完全汲出过程(full dip outprocess))和干燥过程。当储存节点12的高度H对储存节点12的宽度W的比例超过约12∶1时,在湿式蚀刻过程之后的干燥过程中,在相邻的储存节点之间的水痕(water mark)可被蒸发,从而造成倾斜现象(leaningphenomenon)。
如图2所示,由于倾斜现象而造成的储存节点桥接(SN bridge),导致双位故障(dual bit failure),因此使储存节点的高度增加以获得大于25fF/单元的电荷电容的方法受到限制。
图2表示在形成圆柱状储存节点的常规方法中形成的储存节点桥接。由于在相邻的储存节点之间的倾斜现象导致储存节点桥接。因此,在低于60nm水平的DRAM中,需要一种能克服上述限制的可选技术。
发明内容
本发明的实施方案涉及一种制造电容器的方法,该方法可在制造圆柱状储存节点时防止倾斜现象。
根据本发明的一个方面,一种制造电容器的方法包括在衬底上部形成牺牲层。在牺牲层中形成多个沟槽。在沟槽中形成圆柱状储存节点。通过移除牺牲层的一部分来暴露出每个储存节点的上部。形成支撑物以支撑储存节点的暴露的上部。移除在支撑物下方的牺牲层。然后移除支撑物。
根据本发明的另一个方面,一种制造电容器的方法包括在衬底的单元区域上形成牺牲层。该衬底还具有周边区域。在牺牲层中形成多个沟槽。在沟槽中形成储存节点。通过移除牺牲层的一部分来暴露出每个储存节点的上部。形成支撑物以支撑牺牲层的暴露的上部和储存节点的暴露的上部。在支撑物上形成覆盖层。使用覆盖单元区域且暴露出周边区域的掩模,从周边区域中移除覆盖层。在单元区域中移除掩模,并且在周边区域中移除支撑物。移除保留在单元区域中的覆盖层和保留在单元区域和周边区域中的牺牲层。然后移除在单元区域中的支撑物。
附图说明
图1表示常规的圆柱状储存节点。
图2表示在形成圆柱状储存节点的常规方法中形成的储存节点桥接。
图3A至3I表示具有根据本发明的第一实施方案的圆柱状储存节点的电容器的制造方法的截面图。
图4A表示用于圆柱状储存节点目标区域的沟槽的俯视图。
图4B表示储存节点被隔离后的显微视图。
图4C表示在根据图3D所示过程形成非晶碳层后的显微视图。
图4D表示在根据图3E所示过程实施间隔物蚀刻过程后的所得结构的显微视图。
图4E表示在实施完全汲出过程后的所得结构的显微视图。
图4F表示在实施灰化处理后的所得结构的显微视图。
图4G表示根据本发明的第一实施方案的最终储存节点的内部截面的显微视图。
图4H表示根据本发明的第一实施方案的最终储存节点的俯视图。
图5A至5D表示具有根据本发明的第二实施方案的圆柱状储存节点的电容器的制造方法的截面图。
图6A表示根据本发明的第三实施方案的完全汲出过程的示意图。
图6B和6C表示具有根据本发明的第三实施方案的圆柱状储存节点的电容器的制造方法的截面图。
图6D表示根据本发明的第三实施方案的所得结构的显微视图。
具体实施方式
本发明涉及一种制造电容器的方法。该电容器能够克服由于在湿式蚀刻过程中相邻的储存节点之间的倾斜现象所造成的桥接所引起的双位故障。当增加储存节点的高度以通过增加储存节点的面积而获得较大的单元电容时产生倾斜现象。储存节点可以是圆柱状的。圆柱状储存节点通常用在低于60nm水平的动态随机存取存储器(DRAM)中。根据本发明的方法允许圆柱状储存节点的高度超过常规水平。
为了制造圆柱状储存节点,实施湿式蚀刻过程和干燥过程,该湿式蚀刻过程采用稀释的氢氟酸(HF)溶液或缓冲氧化物蚀刻剂(BOE)溶液(例如,氟化铵(NH4F)和HF的混合溶液)。由于圆柱状储存节点具有疏水特性,因此在湿式蚀刻过程期间,当储存节点被浸入溶液以后再被移至洗涤槽时,会形成水痕。如果形成水痕,则也可能在相邻的储存节点之间形成桥接。因此,在移动储存节点时或在后续干燥过程期间应避免形成水痕。
当储存节点的表面张力、接触角和高度增加时以及当储存节点的转动惯量与杨式模量值减少时,形成水痕的可能性增加。然而,在湿式蚀刻过程及干燥过程中都无法完全除去形成的水痕。
以下实施方案描述通过形成网状支撑物来实施湿式蚀刻过程(称为完全汲出过程)和干燥过程的方法。该网状支撑物支撑该储存节点,以在湿式蚀刻过程和干燥过程期间防止储存节点发生倾斜。然后,移除该支撑物。
为了实现上述方法,使用通过等离子体增强化学气相沉积(PE-CVD)法形成的非晶碳来形成支撑物。在存储单元阵列区域中,控制由于圆柱状储存节点的交错排列而造成的沿纵向和横向形成的开口面积比例,从而在储存节点上形成具有低阶梯覆盖率的非晶碳。具有网状结构的支撑物通过使用干式蚀刻的间隔物蚀刻过程而形成在储存节点的上部上。
为了在储存节点的上部上形成包括非晶碳且包含网状结构的支撑物,通过重复湿式蚀刻过程和干式蚀刻过程至少一次来形成图案。因此,可能产生例如聚合物残留物或大量非晶碳的缺陷。因此,根据本发明,采用可制造易于量产的非晶碳网状结构的加工方案,以有效地控制降低良品率的严重缺陷。
以下实施方案涉及一种制造具有圆柱状储存节点的电容器的方法,该圆柱状储存节点的高度对底部宽度的长宽比超过约12∶1。
图3A至图3I表示具有根据本发明的第一实施方案的圆柱状储存节点的电容器的制造方法的截面图。
如图3A所示,衬底21具有字线(未图示)、位线(未图示)和绝缘层。该绝缘层具有多层结构并且包括氧化物层。衬底21包括单元区域和周边区域。单元区域区分成沿着A-A’线的第一区域和沿着B-B’线的第二区域。因为电容器的储存节点形成为交错图案,所以使第一区域与第二区域分开。沿着A-A’线的第一区域具有第一部分S1,其在相邻的储存节点之间具有宽间隔,而沿着B-B’线的第二区域具有第二部分S2,其在相邻的储存节点之间具有窄间隔。虽然未图示,但衬底21具有储存节点接触插栓。储存节点接触插栓通过形成多晶硅层、实施化学机械抛光(CMP)过程和在形成接触孔以后实施回蚀刻过程来形成。可在储存节点接触插栓上形成阻挡金属层。阻挡金属可包括钛(Ti)或氮化钛(TiN)。此外,阻挡金属可具有包括Ti层和TiN层的堆叠层。
在衬底21上方顺序形成蚀刻阻挡层22和牺牲层23。蚀刻阻挡层22包括硅层,牺牲层23包括氧化物层。牺牲层23包括等离子体增强原硅酸四乙酯(PE-TEOS)、硼磷硅酸盐玻璃(BPSG)、磷硅酸盐玻璃(PSG)和未掺杂硅酸盐玻璃(USG),并且厚度为约25,000
Figure 2007103063445_1
。牺牲层23将通过在后续过程中的完全汲出过程所移除。
在选择性蚀刻牺牲层23以后,蚀刻过程暂时在蚀刻阻挡层22上方停止。选择性蚀刻蚀刻阻挡层22,以暴露出衬底21的一部分,由此形成沟槽24。沟槽24为储存节点接触插栓目标区域。用于圆柱状储存节点的沟槽24形成为交错图案,如图4A所示,使得沟槽24可应用于低于60nm的高集成DRAM中。
图4A表示圆柱状储存节点的沟槽的俯视图。多个沟槽24以交错图案形成在牺牲层23内。沟槽24的交错图案排列包括沿着A-A’线的第一区域和沿着B-B’线的第二区域。
如图3B所示,在包括沟槽24的第一所得结构上形成用于储存节点25的导电层。通过化学机械抛光(CMP)过程或干式回蚀刻过程来隔离导电层。因此,储存节点25具有包括内壁和外壁的圆柱状结构。外壁接触牺牲层23和蚀刻阻挡层22,而内壁则暴露于储存节点25的外部。储存节点25称作底部电极。
优选地,用于储存节点25的导电层形成为具有约100
Figure 2007103063445_2
至约400
Figure 2007103063445_3
的厚度。用于储存节点25的导电层包括金属材料,例如TiN、钌(Ru)、氧化钌(RuO2)、氮化钽(TaN)、钨(W)、氮化钨(WN)、铱(Ir)、氧化铱(IrO2)、铂(Pt)或其组合物。可通过化学气相沉积法(CVD)或原子层沉积法(ALD)来形成导电层。此外,可通过采用部分CVD法或ALD法的脉冲CVD(PCVD)法、顺序流动沉积(SFD)法或改进的ALD(MALD)法来形成导电层。在沿着A-A’线的第一区域中,在相邻的储存节点之间形成宽间隔S1。在沿着B-B’线的第二区域中,在相邻的储存节点之间形成窄间隔S2。
此外,参照图4B,其示出储存节点被隔离后的显微视图,其中储存节点排列成交错图案。因此,可识别出宽间隔和窄间隔。
如图3C所示,通过湿式蚀刻过程来蚀刻牺牲层23的一部分。湿式蚀刻过程通过将牺牲层23浸入稀释的HF溶液或包括NH4F和HF的混合溶液的缓冲氧化物蚀刻剂(BOE)溶液中来实施。这样的湿式蚀刻过程称为湿式汲出(wet dip out)过程。
通过上述湿式汲出过程来蚀刻在储存节点25之间形成的一部分牺牲层23。根据本发明的第一实施方案,相对于具有约2,000
Figure 2007103063445_4
至约20,000
Figure 2007103063445_5
的厚度(即,相当于牺牲层23的初始厚度(25,000
Figure 2007103063445_6
)的约8%至约80%)的目标T(在单元区域中)部分蚀刻牺牲层23。这种部分蚀刻过程称为部分湿式汲出过程。由于利用厚度大于约2,000
Figure 2007103063445_7
的目标T来移除牺牲层23,所以能减少用以移除牺牲层23的剩余部分的完全汲出过程的加工时间。此外,当利用厚度大于约2,000
Figure 2007103063445_8
的目标T来移除牺牲层23时,非晶碳层的底部表面的厚度可控制在约150
Figure 2007103063445_9
或以下的厚度。在后续的沉积过程中,在沿着A-A’线的第一区域上方形成非晶碳层。
通过部分湿式汲出过程暴露出储存节点25的上部25A,并且通过第一经蚀刻牺牲层23A来支撑储存节点25的剩余部分。
通过部分湿式汲出过程,在周边区域中移除牺牲层23的一部分,使得第二经蚀刻牺牲层23B保留。保留在周边区域中的第二经蚀刻牺牲层23B可比保留在单元区域中的第一经蚀刻牺牲层23A更厚。这是因为部分湿式汲出过程在周边区域中比在单元区域中更广泛地实施,使得在周边区域中的蚀刻率低于单元区域中的蚀刻率。
如图3D所示,在包括储存节点25的暴露的上部25A的第二所得结构上形成碳基层26。碳基层26包括非晶碳。非晶碳层26的厚度范围为约500
Figure 2007103063445_10
至约1,500
Figure 2007103063445_11
非晶碳层26形成为具有约20%或以下的低阶梯覆盖率。通过等离子体增强化学气相沉积(PECVD)法来形成非晶碳层26。
当如上所述形成非晶碳层26时,在具有相邻的储存节点之间的较窄间隔的部分S2和具有相邻的储存节点之间的较宽间隔S1的部分S1中呈现不同的外形。特别是,当部分填充在相邻的储存节点25之间形成的间隙时,在部分S2中重复形成非晶碳层26,使得非晶碳层26变得较密集。相反,在部分S1中,稀疏地形成非晶碳层26而不填充相邻的储存节点25之间的间隙。优选地,如果采用PECVD法,则非晶碳层26形成为突出结构26A。突出物26A在部分S2中彼此交叠,使得非晶碳层26变得较厚。
优选地,在约100W至约1kW的射频(RF)功率范围、约200℃至约600℃的温度范围以及约1Torr至约10Torr的压力范围下,在反应室内实施非晶碳层26的形成。碳源包括环丙烷(C3H6)或C9H12。通过控制碳源量为约0.1slm至约50slm来将碳源注入反应室内。为了稳定或改善沉积特性(例如,沉积率及沉积厚度的均匀度),以约0.1slm至约50slm的量产生惰性气体环境或注入载气。非晶碳层形成为具有低阶梯覆盖率。该惰性气体包括氦(He)气或氩(Ar)气。
图4C表示在根据图3D所示过程形成非晶碳层以后的显微视图。在相邻的储存节点之间具有较窄间隔的部分中比在相邻的储存节点之间具有较宽间隔的部分中形成更密集的非晶碳层。
由于通过部分湿式汲出过程来移除牺牲层23的一部分,使得储存节点的暴露的上部25具有约2,000
Figure 2007103063445_12
以上的高度,因此在相邻的储存节点间具有较宽间隔的部分S1的底部表面上形成的非晶碳层26的厚度可控制在约150
Figure 2007103063445_13
以下(优选约120
Figure 2007103063445_14
)。当该底部表面的厚度如上所述那样薄时,在后续的间隔物蚀刻过程(将于下文中描述)中可减少蚀刻目标。
此外,由于储存节点25的间隔深度相对较深,因此在储存节点25的内侧底部表面上提供碳源以前,突出部彼此结合在一起。因此,在储存节点25的某个高度以下,非晶碳层26不会形成在储存节点25内部。
如图3E所示,非晶碳层26由毯覆式回蚀刻过程(blanket etch-backprocess)间隔物蚀刻,由此形成具有图4D所示的网状支撑物26C。因为由等离子体化学气相沉积(PCVD)过程所形成的非晶碳层26的阶梯覆盖率低于约20%,因此形成网状支撑物26C。
网状支撑物26C同时支撑相邻的储存节点25的暴露的上部。
以下将详细描述形成网状支撑物26C的方法。
在沿着B-B’线的第二区域中的非晶碳层26在相邻的储存节点之间具有约500
Figure 2007103063445_15
至约1,500
Figure 2007103063445_16
的厚度。在沿着A-A’线的第一区域中的非晶碳层26在相邻的储存节点之间的底部表面上具有约200
Figure 2007103063445_17
以下的厚度。当在形成非晶碳层26以后,通过毯覆式回蚀刻过程来控制蚀刻时间以实施目标蚀刻过程时,由于在第二区域中的非晶碳层26密集地形成,所以在沿着B-B’线的第二区域中的非晶碳层26D保留下来。由于在第一区域中的非晶碳层26稀疏地形成在储存节点之间的底部表面上,所以能轻易地移除在沿着A-A’线的第一区域中的非晶碳层26,其中通过部分湿式汲出过程移除牺牲层23的一部分。
图4D表示在根据图3E所示的过程实施间隔物蚀刻过程以后的第三所得结构的显微视图。
如图4D所示,由于在相邻的储存节点之间具有窄间隔的部分中非晶支撑物彼此连接,所以支撑储存节点的上部的非晶支撑物形成支撑物彼此连接的网状结构。即使暴露出在相邻的储存节点之间具有宽间隔的部分中的底部表面,也形成网状结构。
如图3E所示,非晶碳层26D保留在周边区域的表面上。由于在周边区域中比在沿着A-A’线的第一区域的底部表面上更厚地形成初始非晶碳层26,所以在实施间隔物蚀刻过程以后,非晶碳层26保留在周边区域中。沿着A-A’线的第一区域的底部表面上的非晶碳层26由于突出部而形成得比周边区域的平坦部分还要薄。
如图3F所示,在第三所得结构上形成覆盖层27。覆盖层27覆盖储存节点25的上部。覆盖层27包括未掺杂硅酸盐玻璃(USG)氧化物层并且厚度为约500
Figure 2007103063445_18
至约3,000
Figure 2007103063445_19
。换言之,覆盖层27覆盖储存节点的上部25,优选覆盖支撑物26C的上部,而不是完全填满在储存节点25之间的间隙。因此,在形成覆盖层27以后,在支撑物26C下方形成间隙27A。覆盖层27在移除光刻胶图案的后续过程中,防止在覆盖层27下的支撑物26C受到损伤并且防止储存节点25内部受到损伤。
在覆盖层27上形成光刻胶图案28。光刻胶图案28称为周边开口掩模(POM),以保护单元区域并且在周边区域中暴露出覆盖层27。
在周边区域中暴露的覆盖层27通过干式蚀刻过程移除,使得覆盖层27残留在单元区域的上部。
如图3G所示,通过干式蚀刻过程而不是灰化处理来移除在单元区域中的光刻胶图案28。在移除光刻胶图案28的干式蚀刻过程期间,移除残留在周边区域中的非晶碳层26D。由于光刻胶图案28和非晶碳层26D包括有机材料,所以移除光刻胶图案28和非晶碳层26D。利用氧等离子体来实施用于移除光刻胶图案28的干式蚀刻过程。
由于在单元区域中的支撑物26C被覆盖层27所覆盖,所以在光刻胶图案28上实施干式蚀刻过程以后,支撑物26C残留下来。
如图3H所示,将第四所得结构浸入稀释的HF溶液或缓冲氧化物蚀刻剂(BOE)溶液内,由于覆盖层与牺牲层23A和23B由氧化物材料所组成,因而使得在单元区域中的覆盖层27、在储存节点25之间的牺牲层23A和在周边区域中的牺牲层23B被移除。上述过程称为完全汲出过程。在实施完全汲出过程以后,实施干燥过程。
图4E表示在实施完全汲出过程以后的所得结构的显微视图。
在图4E的显微视图中可见,由于支撑物支撑相邻的储存节点,所以即使当实施完全汲出过程时,储存节点25并不朝相邻的储存节点倾斜。
结果,即使储存节点25的长宽比超过14∶1,如电容器的高度高于电容器的典型高度,也可通过具有网状结构的支撑物来防止储存节点的倾斜现象。如上所述,在湿式蚀刻过程(亦即,完全汲出过程)和干燥过程中,由于残留在相邻的储存节点之间的水痕造成倾斜现象。此外,由于残留的蚀刻阻挡层22支撑储存节点25的底部表面的周围,所以蚀刻阻挡层22部分地防止储存节点25的倾斜现象。
如图3I所示,制造具有圆柱状结构的储存节点25的最终步骤是利用启动氧(O2)等离子体处理的反应室的灰化处理。实施灰化处理来移除支撑物26C。因此,形成具有圆柱状结构的储存节点25,而不发生倾斜现象。
由于可在常规的光刻胶反应室中使用氧等离子体,所以常规的光刻胶反应室可用于灰化处理。
当使用氧等离子体来移除光刻胶图案时,在反应室中,在约200W至约2kW的RF功率、约10sccm至约10slm的氧等离子体的流量、约200℃至约500℃的温度以及约1Torr至约10Torr的压力下实施灰化处理约30秒至约300秒。
图4F表示在实施灰化处理以后的第六所得结构的显微视图。如图4F所示,即使实施灰化处理,也不发生储存节点的倾斜现象。
图4G表示根据本发明的第一实施方案的最终储存节点的内部截面的显微视图。图4H表示根据本发明的第一实施方案的最终储存节点的俯视图。
图4G和图4H表示超过20∶1的储存节点的长宽比。如图所示,形成无倾斜现象的储存节点,使得在相邻的储存节点之间不形成桥接。
图5A至5D表示具有根据本发明的第二实施方案的圆柱状储存节点的电容器的制造方法的截面图。
根据第二实施方案,在形成图3D所示的非晶碳层以后,不实施间隔物蚀刻过程,而直接实施形成覆盖层的步骤。换言之,根据本发明的第二实施方案,不形成具有网状结构的支撑物而是实施接下来的过程。
以下,形成非晶碳层的操作流程和附图标记均与第一实施方案相同。因此,省略其细节以避免赘述。
如图5A所示,在形成非晶碳层26以后直接形成覆盖层41。在储存节点25的上部上,覆盖层41包括厚度约500
Figure 2007103063445_20
至约3,000
Figure 2007103063445_21
的未掺杂硅酸盐玻璃(USG)氧化物层。换言之,覆盖层41覆盖储存节点25的上部,优选非晶碳层26的上部,而不填充在储存节点25之间的间隙。因此,在形成覆盖层41以后,在非晶碳层26下方产生间隙。
在移除光刻胶图案42的后续过程中,覆盖层41防止在光刻胶图案42下方的非晶碳层26受到损伤,并且防止储存节点25内部受到损伤。
在覆盖层41上形成光刻胶图案42。光刻胶图案42称为周边开口掩模(POM),用以保护单元区域并且在周边区域中暴露出覆盖层41。
在周边区域中的暴露覆盖层41通过干式蚀刻过程移除,使得覆盖层41残留在单元区域的上部。
如图5B所示,通过干式蚀刻过程而不是灰化处理来移除覆盖单元区域的光刻胶图案42。在移除光刻胶图案42的干式蚀刻过程期间,移除残留在周边区域中的非晶碳层26。由于光刻胶图案42和非晶碳层26包括有机材料,所以光刻胶图案42和非晶碳层26被同时移除。利用氧等离子体来实施用于移除光刻胶图案42的干式蚀刻过程。
由于在单元区域中的非晶碳层26被覆盖层41所覆盖,所以当通过干式蚀刻过程移除光刻胶图案42时,在单元区域中的非晶碳层26残留下来。
如图5C所示,将第一所得结构浸入稀释的HF溶液或缓冲氧化物蚀刻剂(BOE)溶液内,使得残留在储存节点25之间和在周边区域中的牺牲层23A和23B被分别移除。上述过程称为完全汲出过程。
由于覆盖层41和牺牲层23A和23B包括氧化物材料,所以覆盖层41和牺牲层23A和23B通过完全汲出过程所移除。在实施完全汲出过程以后,实施干燥过程。
由于非晶碳层26支撑储存节点25的上部,所以即使当实施完全汲出过程时,储存节点25也不朝相邻的储存节点倾斜。此外,在实施完全汲出过程以后,非晶碳层26残留下来而不被蚀刻。
结果,即使储存节点的长宽比超过14∶1,也可通过非晶碳层26防止储存节点的倾斜现象。如上所述,在湿式蚀刻过程(亦即,完全汲出过程)和干燥过程中,由于残留在相邻的储存节点之间的水痕造成倾斜现象。此外,由于残留的蚀刻阻挡层22支撑储存节点的底部表面的周围,所以蚀刻阻挡层22部分地防止发生倾斜现象。
如图5D所示,制造具有圆柱状结构的储存节点25的最终过程是利用进行氧(O2)等离子体过程的反应室的灰化处理。实施灰化处理来移除非晶碳层,以形成具有圆柱状结构的储存节点25。
当使用氧等离子体来移除光刻胶图案42时,在处理室中,在约200W至约2kW的RF功率、约10sccm至约10slm的氧等离子体的流量、约200℃至约500℃的温度以及约1Torr至约10Torr的压力下,实施灰化处理约30秒至约300秒。
由于可在常规的光刻胶反应室中使用氧等离子体,所以常规的光刻胶反应室用于灰化处理。
图6A表示根据本发明的第三实施方案的完全汲出过程的示意图。图6B和6C表示具有根据本发明的第三实施方案的圆柱状储存节点的电容器的制造方法的截面图,而图6D表示根据本发明的第三实施方案的所得结构的显微视图。
根据本发明的第三实施方案,在如图5B所示移除在周边区域中的覆盖层和非晶碳层26而不形成支撑物(类似第二实施方案)以后,实施图5C所示的完全汲出过程。因此,非晶碳层26残留在储存节点25的上部上。
如图6A所示,当在完全汲出过程期间将所得结构浸入稀释的HF溶液或缓冲氧化物蚀刻剂(BOE)溶液内时,湿式溶液从单元矩阵100的四个边渗入至单元矩阵100的中央部位。因此,残留在单元区域及周边区域内的氧化物材料被移除。
第一和第二实施方案的牺牲层包括单一氧化物层。如下所述改进本发明的第三实施方案的牺牲层结构以实施完全汲出过程。
如图6B所示,通过堆叠具有不同湿式蚀刻速率的下牺牲层51A和上牺牲层51B来形成根据本发明的第三实施方案的牺牲结构51。例如,下牺牲层51A包括具有相对快的湿式蚀刻速率的氧化物层,而上牺牲层51B包括湿式蚀刻速率低于下牺牲层51A的氧化物层。
当采用稀释的HF溶液或BOE溶液时,具有快湿式蚀刻速率的氧化物层包括PSG、BPSG或USG,而具有慢湿式蚀刻速率的氧化物层包括PE-TEOS。如图6C所示,当使用具有不同湿式蚀刻速率的牺牲层结构时,在完全汲出过程期间,湿式溶液渗入至具有快湿式蚀刻速率的下牺牲层51A。因此,同时移除下牺牲层51A和上牺牲层51B。
因此,由于非晶碳层26以初始沉积状态残留在储存节点25的上部,所以非晶碳层26用作支撑物,以防止在完全汲出过程期间储存节点25朝相邻的储存节点倾斜。
在第三实施方案中,延长用以移除氧化物材料的完全汲出过程的加工时间。因此,使上牺牲层51B的厚度最小化的方法提供了一个第三实施方案的改进实施例。换言之,在部分湿式汲出过程期间,尽可能地移除上牺牲层51B。因此,在完全汲出过程中仅移除具有快湿式蚀刻速率的下牺牲层51A,由此减少汲出时间。
在第三实施方案的另一改进实施例中,即使未使上牺牲层51B的厚度最小化,也可采取用于部分湿式汲出过程的厚目标(thick target)。
在部分汲出过程中延长汲出时间,以尽可能地移除PE-TEOS材料(具有约10,000±5000
Figure 2007103063445_22
的初始厚度),其在堆叠在单元区域上的异质牺牲层(例如,PE-TEOS/PSG)中具有较慢的湿式蚀刻速率。因此,当在后续的完全汲出过程中移除具有较快的湿式蚀刻速率的PSG时,移除剩下的PE-TEOS材料。
如上所述,如果增加部分汲出过程的目标,则可改善加工容限(processmargin)。
如上所述,根据本发明,采用具有网状结构的支撑物。因此,即使由于圆柱状储存节点的高度增加造成长宽比超过12∶1,也能防止圆柱状储存节点的倾斜现象。因此,当集成低于70nm水平的半导体器件时,由于储存节点的有效面积增加,使得单元电容也可增加。
在具有采用60nm水平以下的金属化过程的半导体存储器件的圆柱状储存节点的电容器中,用以制造根据本发明的储存节点的方法能实现12∶1的储存节点长宽比。因此,可将缺陷降至最低,使得制造良率获得改善。此外,在确保较大的电荷电容的同时,改善产品的耐久性及可靠性。
虽然根据特定实施方案描述了本发明,但本发明的上述实施方案仅用于说明而非限制。对本领域技术人员而言,显然可以在不背离如下述权利要求限定的发明精神和范围的情况下,进行各种变化和修改。

Claims (33)

1.一种制造电容器的方法,该方法包括:
在衬底的上部上形成牺牲层,其中在所述牺牲层内形成多个沟槽;
在所述沟槽中形成储存节点,其中所述储存节点的内壁暴露出;
通过移除形成在所述储存节点之间的所述牺牲层的一部分来暴露出所述储存节点的上部外壁;
形成支撑物以包围所述储存节点的暴露的上部的内壁和外壁;
移除在所述支撑物下方的所述牺牲层;和移除所述支撑物。
2.如权利要求1所述的方法,其中形成所述支撑物包括在所述储存节点的暴露的上部上形成非晶碳层。
3.如权利要求2所述的方法,其中形成所述支撑物还包括蚀刻所述非晶碳层的表面,使得所述非晶碳层形成网状结构。
4.如权利要求2所述的方法,其中所述非晶碳层形成为具有20%以下的阶梯覆盖率。
5.如权利要求2所述的方法,其中通过等离子体增强化学气相沉积过程形成所述非晶碳层。
6.如权利要求1所述的方法,其中所述支撑物包括非晶碳层,并且使用氧等离子体来移除所述支撑物。
7.如权利要求1所述的方法,其中通过湿式汲出过程来暴露出所述储存节点的上部以及移除所述牺牲层,其中所述牺牲层是氧化物层。
8.如权利要求7所述的方法,其中当暴露出所述储存节点的上部时,所述湿式汲出过程的目标的厚度对应于初始牺牲层厚度的8%至80%。
9.如权利要求7所述的方法,其中使用稀释的氢氟酸溶液或氟化铵和氢氟酸的混合溶液来实施所述湿式汲出过程。
10.如权利要求1所述的方法,其中所述沟槽排列成交错图案。
11.如权利要求1所述的方法,其中所述支撑物形成网状结构,所述网状结构中所述支撑物在具有相邻的储存节点之间的窄间隔的部分中彼此连接,并且所述支撑物在具有相邻的储存节点之间的宽间隔的部分中彼此分离。
12.如权利要求1所述的方法,其中所述牺牲层是氧化物层,包括磷硅酸盐玻璃、硼磷硅酸盐玻璃、等离子体增强原硅酸四乙酯、未掺杂硅酸盐玻璃或其组合物。
13.如权利要求1所述的方法,其中通过堆叠第一氧化物层和第二氧化物层来形成所述牺牲层,其中所述第二氧化物层的湿式蚀刻速率低于所述第一氧化物层的湿式蚀刻速率。
14.如权利要求13所述的方法,其中通过使用稀释的氢氟酸溶液或氟化铵和氢氟酸的混合溶液的湿式蚀刻过程来确定所述湿式蚀刻速率。
15.如权利要求13所述的方法,其中所述第一氧化物层包括磷硅酸盐玻璃、硼磷硅酸盐玻璃或未掺杂硅酸盐玻璃,并且所述第二氧化物层包括等离子体增强原硅酸四乙酯。
16.如权利要求13所述的方法,其中在移除所述牺牲层的一部分期间,移除所述第二氧化物层。
17.一种制造电容器的方法,所述方法包括:
在衬底上形成牺牲层,其中所述衬底包含单元区域和周边区域,在所述单元区域的所述牺牲层内形成多个沟槽;
在所述沟槽中形成储存节点;
通过移除所述牺牲层的一部分来暴露出所述储存节点的上部;
形成支撑物以支撑所述储存节点的暴露的上部;
在所述支撑物上形成覆盖层;
使用暴露出所述周边区域且覆盖所述单元区域的掩模,来移除在所述周边区域中的所述覆盖层;
移除在所述单元区域中的所述掩模和在所述周边区域中的所述支撑物;
移除残留在所述单元区域的所述覆盖层和残留在所述单元区域和所述周边区域中的所述牺牲层;和
移除在所述单元区域中的所述支撑物。
18.如权利要求17所述的方法,其中形成所述支撑物包括在所述储存节点的暴露的上部上形成非晶碳层。
19.如权利要求18所述的方法,其中形成所述支撑物还包括蚀刻所述非晶碳层的表面,由此形成具有网状结构的非晶碳层。
20.如权利要求18所述的方法,其中所述非晶碳层形成为具有20%或以下的阶梯覆盖率。
21.如权利要求18所述的方法,其中所述非晶碳层通过等离子体增强化学气相沉积过程形成。
22.如权利要求17所述的方法,其中所述支撑物包括非晶碳层,并且使用氧等离子体来移除所述支撑物。
23.如权利要求17所述的方法,其中通过湿式汲出过程来暴露出所述储存节点的上部并且移除所述牺牲层,所述牺牲层是氧化物层。
24.如权利要求23所述的方法,其中当暴露出所述储存节点的上部时,所述湿式汲出过程的目标的厚度对应于初始牺牲层厚度的8%至80%。
25.如权利要求23所述的方法,其中使用稀释的氢氟酸溶液或氟化铵和氢氟酸的混合溶液来实施所述湿式汲出过程。
26.如权利要求17所述的方法,其中所述沟槽排列成交错图案。
27.如权利要求17所述的方法,其中所述支撑物形成网状结构,其中所述支撑物在具有相邻的储存节点之间的窄间隔的部分中彼此连接,并且所述支撑物在具有相邻的储存节点之间的宽间隔的部分中彼此分离。
28.如权利要求17所述的方法,其中所述牺牲层是氧化物层,包括磷硅酸盐玻璃、硼磷硅酸盐玻璃、等离子体增强原硅酸四乙酯、未掺杂硅酸盐玻璃或其组合物。
29.如权利要求17所述的方法,其中通过堆叠第一氧化物层和第二氧化物层来形成所述牺牲层,其中所述第二氧化物层的湿式蚀刻速率低于所述第一氧化物层的湿式蚀刻速率。
30.如权利要求29所述的方法,其中通过使用稀释的氢氟酸溶液或氟化铵和氢氟酸的混合溶液的湿式蚀刻过程来确定所述湿式蚀刻速率。
31.如权利要求29所述的方法,其中所述第一氧化物层包括磷硅酸盐玻璃、硼磷硅酸盐玻璃或未掺杂硅酸盐玻璃,并且所述第二氧化物层包括等离子体增强原硅酸四乙酯。
32.如权利要求29所述的方法,其中在移除所述牺牲层的一部分期间,移除所述第二氧化物层。
33.如权利要求17所述的方法,其中通过完全汲出过程来移除残留在所述单元区域和所述周边区域内的所述牺牲层,使得湿式蚀刻溶液从具有多个单元区域的单元矩阵的边界渗入至所述单元矩阵的中央部分。
CN2007103063445A 2007-06-27 2007-12-28 半导体器件的制造方法 Expired - Fee Related CN101335242B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2007-0063768 2007-06-27
KR1020070063768A KR100865709B1 (ko) 2007-06-27 2007-06-27 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR1020070063768 2007-06-27

Publications (2)

Publication Number Publication Date
CN101335242A CN101335242A (zh) 2008-12-31
CN101335242B true CN101335242B (zh) 2011-09-21

Family

ID=40161077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103063445A Expired - Fee Related CN101335242B (zh) 2007-06-27 2007-12-28 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US8017491B2 (zh)
JP (1) JP2009010318A (zh)
KR (1) KR100865709B1 (zh)
CN (1) CN101335242B (zh)
TW (1) TWI366892B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979243B1 (ko) 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20100092221A (ko) * 2009-02-12 2010-08-20 삼성전자주식회사 실린더형 커패시터 하부 전극을 포함하는 반도체 메모리 소자
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
KR101616045B1 (ko) * 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
US8084323B2 (en) * 2009-12-17 2011-12-27 Nanya Technology Corporation Stack capacitor of memory device and fabrication method thereof
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法
KR101895460B1 (ko) 2012-03-23 2018-09-05 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법
KR101910499B1 (ko) 2012-06-29 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
KR102037868B1 (ko) 2013-03-05 2019-11-26 삼성전자주식회사 반도체 소자 및 그 제조방법
USD747792S1 (en) 2013-10-25 2016-01-19 Fisher & Paykel Health Care Limited Nasal cannula body
KR102514049B1 (ko) 2016-07-21 2023-03-27 삼성전자주식회사 집적회로 소자의 제조 방법
CN113517291B (zh) * 2021-04-19 2023-08-29 长鑫存储技术有限公司 半导体结构及其形成方法
WO2023028461A1 (en) * 2021-08-24 2023-03-02 Lam Research Corporation In-situ core protection in multi-patterning

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053435B2 (en) * 2003-11-17 2006-05-30 Samsung Electronics Co., Ltd. Electronic devices including electrodes with insulating spacers thereon

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179497A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2005032982A (ja) 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置
US7067385B2 (en) * 2003-09-04 2006-06-27 Micron Technology, Inc. Support for vertically oriented capacitors during the formation of a semiconductor device
KR20050045608A (ko) * 2003-11-12 2005-05-17 삼성전자주식회사 반도체 장치 제조방법.
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR100539268B1 (ko) * 2004-06-24 2005-12-27 삼성전자주식회사 반도체 메모리 소자의 제조 방법
KR100533978B1 (ko) 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP2006135261A (ja) * 2004-11-09 2006-05-25 Elpida Memory Inc キャパシタの製造方法
KR100596795B1 (ko) 2004-12-16 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
KR100653713B1 (ko) * 2005-02-21 2006-12-05 삼성전자주식회사 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들
US7419913B2 (en) * 2005-09-01 2008-09-02 Micron Technology, Inc. Methods of forming openings into dielectric material
KR100660880B1 (ko) * 2005-10-12 2006-12-26 삼성전자주식회사 복수의 스토리지 노드 전극들을 구비하는 반도체 메모리소자의 제조 방법
KR100799152B1 (ko) 2006-10-02 2008-01-29 주식회사 하이닉스반도체 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7053435B2 (en) * 2003-11-17 2006-05-30 Samsung Electronics Co., Ltd. Electronic devices including electrodes with insulating spacers thereon

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2005-32982A 2005.02.03

Also Published As

Publication number Publication date
TW200901387A (en) 2009-01-01
TWI366892B (en) 2012-06-21
KR100865709B1 (ko) 2008-10-29
US8017491B2 (en) 2011-09-13
US20090004808A1 (en) 2009-01-01
CN101335242A (zh) 2008-12-31
JP2009010318A (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
CN101335242B (zh) 半导体器件的制造方法
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
US7074668B1 (en) Capacitor of semiconductor device and method for forming the same
KR100865726B1 (ko) 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법
KR100716641B1 (ko) 비정질카본층을 이용한 실린더형 캐패시터 제조 방법
US7576383B2 (en) Capacitor having tapered cylindrical storage node and method for manufacturing the same
US8043925B2 (en) Method of forming capacitor of semiconductor memory device
US9331138B2 (en) Semiconductor device having storage electrode and manufacturing method thereof
US20140113431A1 (en) Methods of fabricating a storage node in a semiconductor device and methods of fabricating a capacitor using the same
KR100646469B1 (ko) 트렌치 커패시터 제작 방법, 메모리 셀 제작 방법, 트렌치커패시터 및 메모리 셀
US20040145057A1 (en) Capacitor and method for fabricating the same
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
KR20110078020A (ko) 필린더형 전하저장전극을 구비한 반도체장치 제조 방법
US8163623B2 (en) Using a mesh to form a lower electrode in a capacitor
KR20090068774A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR100889321B1 (ko) 원통형 하부전극을 구비한 캐패시터 제조 방법
KR20090068776A (ko) 반도체 소자의 캐패시터 및 그 제조 방법
US6309923B1 (en) Method of forming the capacitor in DRAM
US6440869B1 (en) Method of forming the capacitor with HSG in DRAM
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR100447973B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100806142B1 (ko) 반도체 소자 제조 방법
KR20090000519A (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR20080098895A (ko) 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법
KR20240097440A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110921

Termination date: 20131228