CN113517291B - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113517291B
CN113517291B CN202110417769.3A CN202110417769A CN113517291B CN 113517291 B CN113517291 B CN 113517291B CN 202110417769 A CN202110417769 A CN 202110417769A CN 113517291 B CN113517291 B CN 113517291B
Authority
CN
China
Prior art keywords
bit line
layer
substrate
material layer
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110417769.3A
Other languages
English (en)
Other versions
CN113517291A (zh
Inventor
于业笑
曹新满
张家云
陈龙阳
刘忠明
方嘉
武宏发
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110417769.3A priority Critical patent/CN113517291B/zh
Publication of CN113517291A publication Critical patent/CN113517291A/zh
Application granted granted Critical
Publication of CN113517291B publication Critical patent/CN113517291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：提供衬底，所述衬底内具有位线接触区，所述衬底上具有位线材料层以及覆盖于所述位线材料层表面的掩模层，所述掩模层中具有若干刻蚀沟槽；沿所述刻蚀沟槽刻蚀所述位线材料层，形成多条位线以及位于相邻所述位线之间的分隔槽；于所述分隔槽内形成覆盖所述位线表面的活性层，所述活性层至少背离所述位线的一侧具有疏水性；清洗所述分隔槽；除去所述活性层，暴露所述位线。本发明防止了因清洗液的冲刷导致的位线倾斜或者坍塌，提高了位线结构的稳定性。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体装置，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启和关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
随着半导体集成电路器件的特征尺寸不断缩小，对DRAM等半导体器件的制造工艺的要求越来越高，其中，对密集阵列区(Array)中位线(Bit Line，BL)的设计十分重要。然而，在当前的制造工艺中，在形成位线之后，通过清洗工艺去除刻蚀副产物时，清洗液的冲刷极易导致位线的倾斜或者坍塌，影响位线结构的稳定性。而且，一旦所述位线出现倾斜或者坍塌，位线侧壁的隔离层就不能完整形成，影响后续工艺的正常进行。
因此，如何避免位线坍塌，提高位线结构的稳定性，确保半导体结构中列地址信号的顺利传输，是当前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构及其形成方法，用于解决现有技术形成的位线易出现倒塌的问题，以提高位线的结构稳定性，确保半导体结构中列地址信号的顺利传输。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
提供衬底，所述衬底内具有位线接触区，所述衬底上具有位线材料层以及覆盖于所述位线材料层表面的掩模层，所述掩模层中具有若干刻蚀沟槽；
沿所述刻蚀沟槽刻蚀所述位线材料层，形成多条位线以及位于相邻所述位线之间的分隔槽；
于所述分隔槽内形成覆盖所述位线表面的活性层，所述活性层至少背离所述位线的一侧具有疏水性；
清洗所述分隔槽；
除去所述活性层，暴露所述位线。
可选的，所述衬底上还包括位于所述位线材料层和所述掩模层之间的介质层，部分所述位线材料层延伸至所述衬底内部并与所述位线接触区接触；沿所述刻蚀沟槽刻蚀所述位线材料层的具体步骤包括：
沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层，形成多条初始位线以及位于相邻所述初始位线之间的初始分隔槽；
形成至少覆盖所述初始分隔槽侧壁的保护层；
沿所述初始分隔槽刻蚀位于所述衬底内的部分所述位线材料层，形成多条所述位线以及位于相邻所述位线之间的分隔槽。
可选的，所述衬底上还包括位于所述位线材料层和所述衬底之间的衬底隔离层；沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层的具体步骤包括：
以所述衬底隔离层为截止层、沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层。
可选的，所述位线材料层包括覆盖于所述衬底隔离层表面的第一材料层、覆盖于所述第一材料层表面的第二材料层、以及覆盖于所述第二材料层表面的第三材料层，所述第一材料层延伸至所述衬底内部并与所述位线接触区接触；以所述衬底隔离层为截止层、沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层的具体步骤包括：
以所述衬底隔离层为截止层、沿所述刻蚀沟槽刻蚀所述介质层、所述第三材料层、所述第二材料层和部分所述第一材料层。
可选的，所述保护层覆盖所述初始分隔槽的侧壁和底部；沿所述初始分隔槽刻蚀位于所述衬底内的部分所述位线材料层的具体步骤包括：
去除覆盖于所述初始分隔槽底部的所述保护层；
沿所述初始分隔槽刻蚀位于所述衬底内的部分所述第一材料层。
可选的，所述保护层的材料与所述衬底隔离层的材料相同。
可选的，所述第一材料层的材料为多晶硅，所述保护层的材料为氮化硅。
可选的，于所述分隔槽内形成覆盖所述位线表面的活性层的具体步骤包括：
沉积活性自由基团于所述分隔槽内，形成吸附于所述位线表面的活性层。
可选的，沉积活性自由基团于所述分隔槽内的具体步骤包括：
传输反应气体至所述分隔槽、并向所述反应气体施加射频电压，产生等离子体态的所述活性自由基团。
可选的，所述反应气体为烃类气体。
可选的，所述反应气体为CF4，所述活性自由基团包括CF3自由基。
可选的，清洗所述分隔槽的具体步骤包括：
采用湿法清洗工艺清洗所述分隔槽。
可选的，除去所述活性层之后，还包括如下步骤：
形成覆盖所述位线表面的位线隔离层。
可选的，形成覆盖所述位线表面的位线隔离层的具体步骤包括：
形成覆盖于所述位线表面的第一子位线隔离层；
形成覆盖于所述第一子位线隔离层表面的第二子位线隔离层；
形成覆盖于所述第二子位线隔离层表面的第三子位线隔离层。
为了解决上述问题，本发明还提供了一种半导体结构，采用上述任一项所述的半导体结构的形成方法形成。
本发明提供的半导体结构及其形成方法，通过在形成位线之后且在对用于隔离相邻位线的分隔槽进行清洗之前，形成覆盖于位线表面的活性层，且所述活性层朝向所述分隔槽的一侧表面具有疏水性，从而使得所述活性层可以有效防止清洗分隔槽的过程中亲水性的清洗液附着在位线表面，减少甚至是了清洗液对位线表面的冲刷，防止了因清洗液的冲刷导致的位线倾斜或者坍塌，提高了位线结构的稳定性，确保了列地址信号在位线中的顺利传输，改善了半导体结构的电性能。同时，因避免了位线的倾斜或者坍塌，使得能够在每一条的位线表面都能够形成完整的位线隔离层，避免了后续在相邻位线之间出现漏电的问题。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2I是本发明具体实施方式半导体结构在形成过程中的主要工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2I是本发明具体实施方式半导体结构在形成过程中的主要工艺截面示意图。本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，提供衬底20，所述衬底20内具有位线接触区201，所述衬底20上具有位线材料层以及覆盖于所述位线材料层表面的掩模层30，所述掩模层30中具有若干刻蚀沟槽241，如图2C所示。
具体来说，所述衬底20可以为硅衬底，也可以为氮化镓、砷化镓、碳化镓、碳化硅或SOI等半导体衬底。所述衬底20内具有呈阵列排布的多个有源区，相邻所述有源区之间通过浅沟槽隔离结构203相互隔离。每一所述有源区内具有一所述位线接触区201。所述衬底20表面具有沿垂直于所述衬底20表面的方向依次叠置的位线材料层和掩模层30。所述位线材料层可以为单一材料层结构，也可以为多种材料叠置形成的多层结构。
所述掩模层30可以为单层结构，也可以为多层结构。以下以所述掩模层30包括沿垂直于所述衬底20表面的方向依次叠置的第一子掩模层24和第二子掩模层25为例进行说明。于所述掩模层30中形成若干刻蚀沟槽241的具体步骤可以包括：于所述第二子掩模层25表面形成牺牲层26，所述牺牲层26中具有多个第一沟槽261，所述第一沟槽261沿垂直于所述衬底20的方向贯穿所述牺牲层26，以暴露所述第二子掩模层25。形成覆盖所述第一沟槽261内壁和所述牺牲层26顶面(即所述牺牲层26背离所述第二子掩模层25的表面)的侧墙层28，如图2A所示。所述牺牲层26的材料可以为SOH(旋涂硬掩模材料)，所述侧墙层28的材料可以为氧化物材料，例如二氧化硅。之后，去除覆盖于所述牺牲层26顶面的所述侧墙层28，暴露所述牺牲层26。然后，去除所述牺牲层26，于去除所述牺牲层26的位置形成第二沟槽262，如图2B所示。在去除所述牺牲层26之后，所述第一沟槽261和所述第二沟槽262在沿平行于所述衬底20表面的方向交替排布。接着，沿所述第一沟槽261和所述第二沟槽262刻蚀所述第二子掩模层25和所述第一子掩模层24，形成沿垂直于所述衬底20的方向贯穿所述第二子掩模层25和所述第一子掩模层24的刻蚀沟槽241，去除所述第二子掩模层25之后，得到如图2C所示的结构。所述第一子掩模层24的材料可以为ACL(无定形碳)，所述第二子掩膜层25的材料可以为SION。
所述第一子掩模层24中若干所述刻蚀沟槽241的宽度(即所述刻蚀沟槽241的内径)可以相同，也可以不同，本领域技术人员可以根据实际需要进行选择。
步骤S12，沿所述刻蚀沟槽241刻蚀所述位线材料层，形成多条位线32以及位于相邻所述位线32之间的分隔槽31，如图2F所示。
可选的，所述衬底20上还包括位于所述位线材料层和所述掩模层30之间的介质层23，部分所述位线材料层延伸至所述衬底20内部并与所述位线接触区201接触；沿所述刻蚀沟槽241刻蚀所述位线材料层的具体步骤包括：
沿所述刻蚀沟槽刻蚀所述介质层23和位于所述衬底20上的所述位线材料层，形成多条初始位线321以及位于相邻所述初始位线321之间的初始分隔槽311，如图2D所示；
形成至少覆盖所述初始分隔槽311侧壁的保护层29，如图2E所示；
沿所述初始分隔槽311刻蚀位于所述衬底20内的部分所述位线材料层，形成多条所述位线32以及位于相邻所述位线32之间的分隔槽31，如图2F所示。
具体来说，在形成具有所述刻蚀沟槽241的所述掩模层30之后，刻蚀所述位线材料层的步骤分两步进行，即先刻蚀位于所述衬底20上的部分所述位线材料层，再刻蚀位于所述衬底20内部的所述位线材料层。在刻蚀位于所述衬底20内部的位线材料层之前，形成至少覆盖所述初始分隔槽311侧壁的所述保护层29，可以有效避免在采用干法刻蚀工艺垂直向下刻蚀位于所述衬底内部的所述位线材料层时，等离子体对位于所述衬底20表面上的所述初始位线321侧壁的轰击，确保了位于所述衬底20表面上的所述初始位线321侧壁的竖直形貌，提高了最终形成的所述位线32整体结构的完整性和稳定性。另外，由于位线材料层中通常包括金属材料，在刻蚀位于所述衬底20表面上的所述位线材料层之后，在所述初始分隔槽311内部可能残留有自所述金属材料中激发出的电子，通过形成所述保护层29，能够有效避免电子(或电荷)在所述初始位线312(或所述位线32)表面的聚集，有助于平衡所述初始位线312(或所述位线)32表面的电荷分布。
可选的，所述衬底20上还包括位于所述位线材料层和所述衬底20之间的衬底隔离层21；沿所述刻蚀沟槽241刻蚀所述介质层23和位于所述衬底20上的所述位线材料层的具体步骤包括：
以所述衬底隔离层21为截止层、沿所述刻蚀沟槽241刻蚀所述介质层23和位于所述衬底20上的所述位线材料层。
可选的，所述位线材料层包括覆盖于所述衬底隔离层21表面的第一材料层221、覆盖于所述第一材料层221表面的第二材料层222、以及覆盖于所述第二材料层222表面的第三材料层223，所述第一材料层221延伸至所述衬底20内部并与所述位线接触区201接触；以所述衬底隔离层21为截止层、沿所述刻蚀沟槽241刻蚀所述介质层23和位于所述衬底20上的所述位线材料层的具体步骤包括：
以所述衬底隔离层21为截止层、沿所述刻蚀沟槽241刻蚀所述介质层23、所述第三材料层223、所述第二材料层222和部分所述第一材料层221。
具体来说，所述衬底隔离层21的材料可以是氮化硅。所述第一材料层221、所述第二材料层222和所述第三材料层223的材料均为导电材料。所述第一材料层221的材料可以为多晶硅，所述第二材料层222的材料可以为TiN，所述第三材料层223的材料可以为钨等导电金属材料。
可选的，所述保护层29覆盖所述初始分隔槽311的侧壁和底部；沿所述初始分隔槽311刻蚀位于所述衬底20内的部分所述位线材料层的具体步骤包括：
去除覆盖于所述初始分隔槽311底部的所述保护层29；
沿所述初始分隔槽311刻蚀位于所述衬底20内的部分所述第一材料层221。
具体来说，在形成所述初始分隔槽311之后，采用原子层沉积工艺沉积保护材料于所述初始分隔槽311内壁和所述介质层23表面，形成所述保护层29。之后，除去所述初始分隔槽311底部的部分所述保护层29，于所述保护层29中形成暴露位于所述衬底20内的所述第一材料层221的开口。然后，采用干法刻蚀工艺沿所述开口刻蚀位于所述衬底20内部的部分所述第一材料层221，延伸所述初始分隔槽311至所述衬底20内部，形成所述分隔槽31以及位于相邻所述分隔槽31之间的所述位线32，如图2F所示。每条所述位线32包括由残留的所述第一材料层221形成的位线接触部321、残留的所述第二材料层222形成的扩散阻挡部322、残留的所述第三材料层223形成的位线导电部323、以及残留的所述介质层23形成的位线盖部324。
在刻蚀位于所述衬底20内部的所述第一材料层221时，可能对位于所述初始位线321侧壁的所述保护层29造成刻蚀，从而减薄所述初始位线321侧壁的所述保护层29。在形成所述位线32之后，可以去除所述保护层29，也可以保留残留的所述保护层29。
可选的，所述保护层29的材料与所述衬底隔离层21的材料相同。例如，所述保护层29的材料于所述衬底隔离层21的材料均为氮化硅。
所述第一材料层221的材料与所述保护层29的材料之间应具有较高的刻蚀选择比，从而能够有效的保护经所述初始分隔槽311暴露的所述第一材料层221的侧壁，例如所述第一材料层221与所述保护层29之间的刻蚀选择比大于3。可选的，所述第一材料层221的材料为多晶硅，所述保护层29的材料为氮化硅。
步骤S13，于所述分隔槽31内形成覆盖所述位线32表面的活性层33，所述活性层33至少背离所述位线32的一侧具有疏水性，如图2G所示。
步骤S14，清洗所述分隔槽31。
可选的，清洗所述分隔槽31的具体步骤包括：
采用湿法清洗工艺清洗所述分隔槽31。
具体来说，采用湿法清洗工艺清洗所述分隔槽31是用于去除刻蚀所述位线材料层、以形成所述位线32的过程中产生的刻蚀副产物。同在所述位线32表面形成具有疏水表面的所述活性层33，使得在采用湿法清洗工艺以及亲水性的清洗液清洗所述分隔槽31时，清洗液不易粘附在所述位线32表面，从而能够减少所述清洗液对所述位线32表面的冲刷，即降低了所述清洗液对所述位线32的冲击力，避免了所述位线32在清洗过程中发生倾斜或者倒塌，提高了所述位线32的结构稳定性。
可选的，于所述分隔槽31内形成覆盖所述位线32表面的活性层33的具体步骤包括：
沉积活性自由基团于所述分隔槽31内，形成吸附于所述位线32表面的活性层33。
可选的，沉积活性自由基团于所述分隔槽31内的具体步骤包括：
传输反应气体至所述分隔槽31、并向所述反应气体施加射频电压，产生等离子体态的所述活性自由基团。
可选的，所述反应气体为烃类气体。
可选的，所述反应气体为CF4，所述活性自由基团包括CF3自由基。
本具体实施方式中，所述活性层33与所述位线32的表面可以通过静电吸附力结合。在其他示例中，所述活性层33与所述位线32的表面也可以通过其他作用力结合。具体来说，由于用于形成所述位线32的所述位线材料层的材料为导电材料，在刻蚀所述位线材料层的过程中，在高的能量状态下，在所述分隔槽31内具有带电的游离电子，游离电子可能通过静电吸附力附着于所述位线32表面，从而使得所述位线32表面呈现负电荷。本具体实施方式以CF4为反应气体，通过较高的射频电压轰击CF4，使得CF4分解为CF3自由基和氟离子。CF3自由基带正电荷，通过正负电荷之间的吸引力作用，使得CF3自由基通过静电吸附力吸附于所述位线32表面，形成所述活性层33。所述活性层33的形成，能够减小所述位线32的表面能，在所述清洗液冲洗所述分隔槽31，所述活性层33的附着能够为所述位线32提供一额外的拉应力，避免所述清洗液将所述位线32推到。本领域技术人员也可以根据实际需要选择其他类型的反应气体，只要满足所述反应气体通过等离子体化产生带正电荷的自由基基团即可。
步骤S15，除去所述活性层33，暴露所述位线32。
具体来说，除去所述活性层33的具体方法，本领域技术人员可以根据所述活性层33的材料进行选择。当所述活性层33为CF3自由基吸附于所述位线32表面形成时，由于静电吸附力的能量较低，可以采用特定压力的气体对所述分隔槽31内部进行吹扫，不仅能有效的去除所述活性层33，也能去除所述分隔槽31内的残留副产物。吹扫气体可以选择氩气等惰性气体。
为了避免所述位线32表面氧化，也为了防止相邻所述位线32之间电信号的串扰，可选的，除去所述活性层33之后，还包括如下步骤：
形成覆盖所述位线32表面的位线隔离层。
可选的，形成覆盖所述位线表面的位线隔离层的具体步骤包括：
形成覆盖于所述位线表面的第一子位线隔离层；
形成覆盖于所述第一子位线隔离层表面的第二子位线隔离层34，如图2H所示；
形成覆盖于所述第二子位线隔离层34表面的第三子位线隔离层35，如图2I所示。
在本具体实施方式中是以除去所述活性层33之后，依次形成第一子位线隔离层、所述第二子位线隔离层34和所述第三子位线隔离层35为例进行说明。当所述保护层29的材料与预设的第一子位线隔离层的材料相同时，例如均为氮化硅，可以在形成所述位线32之后，不去除残留的所述保护层29，而是以残留的所述保护层29作为所述第一子位线隔离层。在去除所述活性层33之后，直接于所述保护层29表面形成所述第二子位线隔离层34，以简化制程工艺，提高制程效率。
不仅如此，本具体实施方式还提供了一种半导体结构。本具体实施方式提供的所述半导体结构采用如图1、图2A-图2I所述的半导体结构的形成方法形成。
本具体实施方式提供的半导体结构及其形成方法，通过在形成位线之后且在对用于隔离相邻位线的分隔槽进行清洗之前，形成覆盖于位线表面的活性层，且所述活性层朝向所述分隔槽的一侧表面具有疏水性，从而使得所述活性层可以有效防止清洗分隔槽的过程中亲水性的清洗液附着在位线表面，减少甚至是了清洗液对位线表面的冲刷，防止了因清洗液的冲刷导致的位线倾斜或者坍塌，提高了位线结构的稳定性，确保了列地址信号在位线中的顺利传输，改善了半导体结构的电性能。同时，因避免了位线的倾斜或者坍塌，使得能够在每一条的位线表面都能够形成完整的位线隔离层，避免了后续在相邻位线之间出现漏电的问题。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (15)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
提供衬底，所述衬底内具有位线接触区，所述衬底上具有位线材料层以及覆盖于所述位线材料层表面的掩模层，所述掩模层中具有若干刻蚀沟槽；
沿所述刻蚀沟槽刻蚀所述位线材料层，形成多条位线以及位于相邻所述位线之间的分隔槽；
于所述分隔槽内形成覆盖所述位线表面的活性层，所述活性层至少背离所述位线的一侧具有疏水性；
清洗所述分隔槽；
除去所述活性层，暴露所述位线。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底上还包括位于所述位线材料层和所述掩模层之间的介质层，部分所述位线材料层延伸至所述衬底内部并与所述位线接触区接触；沿所述刻蚀沟槽刻蚀所述位线材料层的具体步骤包括：
沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层，形成多条初始位线以及位于相邻所述初始位线之间的初始分隔槽；
形成至少覆盖所述初始分隔槽侧壁的保护层；
沿所述初始分隔槽刻蚀位于所述衬底内的部分所述位线材料层，形成多条所述位线以及位于相邻所述位线之间的分隔槽。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述衬底上还包括位于所述位线材料层和所述衬底之间的衬底隔离层；沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层的具体步骤包括：以所述衬底隔离层为截止层、沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述位线材料层包括覆盖于所述衬底隔离层表面的第一材料层、覆盖于所述第一材料层表面的第二材料层、以及覆盖于所述第二材料层表面的第三材料层，所述第一材料层延伸至所述衬底内部并与所述位线接触区接触；以所述衬底隔离层为截止层、沿所述刻蚀沟槽刻蚀所述介质层和位于所述衬底上的所述位线材料层的具体步骤包括：
以所述衬底隔离层为截止层、沿所述刻蚀沟槽刻蚀所述介质层、所述第三材料层、所述第二材料层和部分所述第一材料层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，所述保护层覆盖所述初始分隔槽的侧壁和底部；沿所述初始分隔槽刻蚀位于所述衬底内的部分所述位线材料层的具体步骤包括：
去除覆盖于所述初始分隔槽底部的所述保护层；
沿所述初始分隔槽刻蚀位于所述衬底内的部分所述第一材料层。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述保护层的材料与所述衬底隔离层的材料相同。
7.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第一材料层的材料为多晶硅，所述保护层的材料为氮化硅。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，于所述分隔槽内形成覆盖所述位线表面的活性层的具体步骤包括：
沉积活性自由基团于所述分隔槽内，形成吸附于所述位线表面的活性层。
9.根据权利要求8所述的半导体结构的形成方法，其特征在于，沉积活性自由基团于所述分隔槽内的具体步骤包括：
传输反应气体至所述分隔槽、并向所述反应气体施加射频电压，产生等离子体态的所述活性自由基团。
10.根据权利要求9所述的半导体结构的形成方法，其特征在于，所述反应气体为烃类气体。
11.根据权利要求10所述的半导体结构的形成方法，其特征在于，所述反应气体为CF4，所述活性自由基团包括CF3自由基。
12.根据权利要求1所述的半导体结构的形成方法，其特征在于，清洗所述分隔槽的具体步骤包括：
采用湿法清洗工艺清洗所述分隔槽。
13.根据权利要求1所述的半导体结构的形成方法，其特征在于，除去所述活性层之后，还包括如下步骤：
形成覆盖所述位线表面的位线隔离层。
14.根据权利要求13所述的半导体结构的形成方法，其特征在于，形成覆盖所述位线表面的位线隔离层的具体步骤包括：
形成覆盖于所述位线表面的第一子位线隔离层；
形成覆盖于所述第一子位线隔离层表面的第二子位线隔离层；
形成覆盖于所述第二子位线隔离层表面的第三子位线隔离层。
15.一种半导体结构，其特征在于，采用如权利要求1-14任一项所述的半导体结构的形成方法形成。
CN202110417769.3A 2021-04-19 2021-04-19 半导体结构及其形成方法 Active CN113517291B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110417769.3A CN113517291B (zh) 2021-04-19 2021-04-19 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110417769.3A CN113517291B (zh) 2021-04-19 2021-04-19 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN113517291A CN113517291A (zh) 2021-10-19
CN113517291B true CN113517291B (zh) 2023-08-29

Family

ID=78062800

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110417769.3A Active CN113517291B (zh) 2021-04-19 2021-04-19 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113517291B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528426B1 (en) * 1998-10-16 2003-03-04 Texas Instruments Incorporated Integrated circuit interconnect and method
US7018893B1 (en) * 2004-12-15 2006-03-28 Infineon Technologies, Ag Method for fabricating bottom electrodes of stacked capacitor memory cells
EP2404675A1 (en) * 2010-07-06 2012-01-11 Sharp Kabushiki Kaisha Array element circuit and active matrix device
EP2614892A2 (en) * 2012-01-11 2013-07-17 Sharp Kabushiki Kaisha Static random-access cell, active matrix device and array element circuit
CN110942974A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法
CN111463216A (zh) * 2019-01-21 2020-07-28 东芝存储器株式会社 半导体器件
CN111834368A (zh) * 2020-08-18 2020-10-27 上海华力微电子有限公司 Nand闪存器件及其制造方法
CN112054026A (zh) * 2019-06-06 2020-12-08 长鑫存储技术有限公司 存储器及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100533978B1 (ko) * 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100655755B1 (ko) * 2004-10-04 2006-12-11 삼성전자주식회사 반도체 장치의 제조 방법
KR100865709B1 (ko) * 2007-06-27 2008-10-29 주식회사 하이닉스반도체 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
US8932933B2 (en) * 2012-05-04 2015-01-13 Micron Technology, Inc. Methods of forming hydrophobic surfaces on semiconductor device structures, methods of forming semiconductor device structures, and semiconductor device structures
KR102447178B1 (ko) * 2015-09-01 2022-09-26 삼성전자주식회사 반도체 장치의 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6528426B1 (en) * 1998-10-16 2003-03-04 Texas Instruments Incorporated Integrated circuit interconnect and method
US7018893B1 (en) * 2004-12-15 2006-03-28 Infineon Technologies, Ag Method for fabricating bottom electrodes of stacked capacitor memory cells
EP2404675A1 (en) * 2010-07-06 2012-01-11 Sharp Kabushiki Kaisha Array element circuit and active matrix device
EP2614892A2 (en) * 2012-01-11 2013-07-17 Sharp Kabushiki Kaisha Static random-access cell, active matrix device and array element circuit
CN110942974A (zh) * 2018-09-25 2020-03-31 长鑫存储技术有限公司 半导体结构的形成方法及在晶圆上形成氧化硅膜的方法
CN111463216A (zh) * 2019-01-21 2020-07-28 东芝存储器株式会社 半导体器件
CN112054026A (zh) * 2019-06-06 2020-12-08 长鑫存储技术有限公司 存储器及其形成方法
CN111834368A (zh) * 2020-08-18 2020-10-27 上海华力微电子有限公司 Nand闪存器件及其制造方法

Also Published As

Publication number Publication date
CN113517291A (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
US10439048B2 (en) Photomask layout, methods of forming fine patterns and method of manufacturing semiconductor devices
CN113035869B (zh) 半导体结构及其形成方法
CN112992792B (zh) 半导体结构的制造方法及半导体结构
CN111755381A (zh) 双面电容结构及其形成方法、dram存储器
CN108666274B (zh) 半导体存储装置的形成方法
CN113013092B (zh) 半导体结构的形成方法及半导体结构
CN112466888B (zh) 半导体器件结构中多晶硅材料填充及3d nand存储器制备方法
CN114823539A (zh) 半导体结构的制作方法及半导体结构
US7579253B2 (en) Method for cleaning a semiconductor wafer
CN114203701A (zh) 半导体结构及其制作方法
CN113517291B (zh) 半导体结构及其形成方法
US20070254473A1 (en) Method for fabricating semiconductor device
CN113410179A (zh) 半导体结构的形成方法及半导体结构
CN115020408B (zh) 半导体结构及其形成方法
US20230059733A1 (en) Method for manufacturing semiconductor structure and semiconductor structure
EP4092741A1 (en) Memory manufacturing method and memory
US7018893B1 (en) Method for fabricating bottom electrodes of stacked capacitor memory cells
CN116507113A (zh) 半导体结构的制作方法及半导体结构
KR100733460B1 (ko) 반도체 소자의 메탈 콘택 형성 방법
US11984398B2 (en) Semiconductor structure and manufacturing method thereof
US20240186396A1 (en) Semiconductor structure and method of forming the same
CN117500365B (zh) 电容器的制备方法
US20230232615A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
US20220271039A1 (en) Semiconductor structure and forming method thereof
CN110071113B (zh) 三维非易失性存储器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant