CN113410179A - 半导体结构的形成方法及半导体结构 - Google Patents

半导体结构的形成方法及半导体结构 Download PDF

Info

Publication number
CN113410179A
CN113410179A CN202010181067.5A CN202010181067A CN113410179A CN 113410179 A CN113410179 A CN 113410179A CN 202010181067 A CN202010181067 A CN 202010181067A CN 113410179 A CN113410179 A CN 113410179A
Authority
CN
China
Prior art keywords
layer
forming
etching
electrode layer
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010181067.5A
Other languages
English (en)
Inventor
陆勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202010181067.5A priority Critical patent/CN113410179A/zh
Priority to PCT/CN2021/077837 priority patent/WO2021185040A1/zh
Priority to US17/370,313 priority patent/US11869930B2/en
Publication of CN113410179A publication Critical patent/CN113410179A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/86—Electrodes with an enlarged surface, e.g. formed by texturisation having horizontal extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种半导体结构的形成方法及半导体结构。所述半导体结构的形成方法包括如下步骤：形成叠层结构于一衬底表面，所述叠层结构包括交替叠置的支撑层和牺牲层；形成缓冲层于所述叠层结构背离所述衬底的表面；形成贯穿所述叠层结构和所述缓冲层并暴露所述电容触点的电容孔；形成覆盖所述电容孔内壁的第一电极层；形成贯穿所述缓冲层的刻蚀窗口；沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层；去除所述缓冲层，所述第一电极层凸出于残留的所述叠层结构之上；形成电介质层、以及第二电极层，形成电容器。本发明提高了电容阵列区域横向的稳定性，并能有效提高电容器的电容值。

Description

半导体结构的形成方法及半导体结构
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构的形成方法及半导体结构。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机等电子设备中常用的半导体结构，其由多个存储单元构成，每个存储单元通常包括晶体管和电容器。所述晶体管的栅极与字线电连接、源极与位线电连接、漏极与电容器电连接，字线上的字线电压能够控制晶体管的开启与关闭，从而通过位线能够读取存储在电容器中的数据信息，或者将数据信息写入到电容器中。
随着半导体器件尺寸的微缩，其在衬底上的横向面积减小。为了提高或者维持电容器具有足够高的电容值，通常的做法是增加下电极(bottom electrode)的高度或者是减小下电极的厚度。但是，增加下电极的高度或者是减小下电极的厚度会导致下电极的长径比较高，厚度较薄，从而对电容阵列区域的性能可靠性造成影响。比如，会引起下电极的坍塌或者倾覆，导致相邻的下电极短路。为了解决这一问题，当前的做法是通过添加电极的横向连续支撑层，以增加下电极的稳定性。但是，已有的单层横向支撑层有其高度极限，从而使得电容器的电容值受到电极高度的限制，电极倾覆和成片坍塌的风险依然存在。
因此，如何解决电容阵列区域横向不稳定的问题，减小下电极坍塌或者倾覆的风险，提高半导体器件的性能稳定性，是目前亟待解决的技术问题。
发明内容
本发明提供一种半导体结构的形成方法及半导体结构，用于解决现有的半导体结构中电容阵列区域横向稳定性较差的问题，以减小下电极坍塌或者倾覆的风险，提高半导体器件的性能稳定性。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括如下步骤：
形成叠层结构于一衬底表面，所述衬底内具有电容触点，所述叠层结构包括沿垂直于所述衬底的方向交替叠置的支撑层和牺牲层；
形成缓冲层于所述叠层结构背离所述衬底的表面；
形成贯穿所述叠层结构和所述缓冲层并暴露所述电容触点的电容孔；
形成覆盖所述电容孔内壁并与所述电容触点接触的第一电极层；
形成贯穿所述缓冲层并暴露所述叠层结构的刻蚀窗口；
沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层，至少残留三层所述支撑层与所述第一电极层的侧壁连接；
去除所述缓冲层，所述第一电极层凸出于残留的所述叠层结构之上；
形成覆盖于所述第一电极层和残留的所述叠层结构表面的电介质层、以及覆盖于所述电介质层表面的第二电极层，形成电容器。
可选的，形成叠层结构于一衬底表面的具体步骤包括：
提供一衬底，所述衬底内部具有电容触点；
沿垂直于所述衬底的方向依次沉积第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层。
可选的，所述第一电极层覆盖所述电容孔内壁和所述缓冲层表面；形成贯穿所述缓冲层并暴露所述叠层结构的刻蚀窗口的具体步骤包括：
形成覆盖所述第一电极层表面的掩膜层，所述掩膜层中具有暴露所述第一电极层的刻蚀图案；
沿所述刻蚀图案依次刻蚀所述第一电极层和所述缓冲层，形成暴露所述第三支撑层的刻蚀窗口。
可选的，沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层的具体步骤包括：
沿所述刻蚀窗口刻蚀部分的所述第三支撑层，形成暴露所述第二牺牲层的第一开口，残留的所述第三支撑层与所述第一电极层的侧壁连接；
沿所述第一开口去除所述第二牺牲层，暴露所述第二支撑层；
沿所述第一开口刻蚀部分的所述第二支撑层，形成暴露所述第一牺牲层的第二开口；
沿所述第二开口去除所述第一牺牲层。
可选的，一个所述刻蚀窗口与三个及以上的所述电容孔交叠。
可选的，形成暴露所述第二牺牲层的第一开口的具体步骤包括：
去除与所述刻蚀图案交叠区域的部分所述第一电极层；
沿所述刻蚀图案去除部分的所述缓冲层；
沿所述刻蚀图案去除部分的所述第三支撑层，形成暴露所述第二牺牲层的第一开口。
可选的，沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层的具体步骤还包括：
沿所述刻蚀窗口刻蚀部分所述第三支撑层的同时、刻蚀部分所述掩膜层；
沿所述第一开口刻蚀部分的所述第二支撑层的同时、刻蚀掉残留的所述掩膜层，暴露所述第一电极层；
去除覆盖于所述缓冲层表面的所述第一电极层，暴露所述缓冲层。
可选的，形成覆盖于所述第一电极层和残留的所述叠层结构表面的电介质层、以及覆盖于所述电介质层表面的第二电极层的具体步骤包括：
形成覆盖所述第一电极层、残留的所述第三支撑层、残留的所述第二支撑层、以及所述第一支撑层表面的电介质层；
形成覆盖所述电介质层表面的第二电极层；
形成覆盖所述第二电极层表面的导电层。
可选的，所述第三支撑层的厚度大于所述第二支撑层的厚度。
为了解决上述问题，本发明还提供了一种半导体结构，采用如上述任一项所述的半导体结构的形成方法形成。
本发明提供的半导体结构的形成方法及半导体结构，通过叠层结构的表面形成缓冲层，从而在刻蚀过程中能够对顶部的支撑层进行保护，使得初始形成的叠层结构中的所有支撑层都能至少保留部分于第一电极层的侧壁，使得最终形成的电容器具有足够的高度，避免了现有技术中的单层横向支撑层对电容器高度的限制，提高了电容阵列区域横向的稳定性，从而改善了半导体结构的电学性能。而且，通过设置多层横向支撑层，有助于进一步减小第一电极层的厚度，从而有效提高电容器的电容值。
附图说明
附图1是本发明具体实施方式中半导体结构的形成方法流程图；
附图2A-2P是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构的形成方法及半导体结构的具体实施方式做详细说明。
本具体实施方式提供了一种半导体结构的形成方法，附图1是本发明具体实施方式中半导体结构的形成方法流程图，附图2A-2P是本发明具体实施方式在形成半导体结构的过程中主要的工艺截面示意图。如图1、图2A-图2P所示，本具体实施方式提供的半导体结构的形成方法，包括如下步骤：
步骤S11，形成叠层结构于一衬底表面，所述衬底内具有电容触点，所述叠层结构包括沿垂直于所述衬底的方向交替叠置支撑层和牺牲层，如图2A所示。
所述叠层结构中叠置的所述支撑层和所述牺牲层的具体层数，本领域技术人员可以根据实际需要进行设置。在本具体实施方式中，为了后续能够形成多层支撑层以支撑电容器中的电极结构，所述叠层结构中所述支撑层的层数至少为三层，相应的，所述牺牲层的层数至少为两层。为了进一步简化半导体结构的制造工序，可选的，形成叠层结构于一衬底表面的具体步骤包括：
提供一衬底，所述衬底内部具有电容触点(图中未示出)；
沿垂直于所述衬底的方向依次沉积第一支撑层20、第一牺牲层21、第二支撑层22、第二牺牲层23和第三支撑层24于所述衬底表面，如图2A所示。
具体来说，所述衬底内部具有呈阵列排布的多个有源区，所述电容触点电连接所述有源区。在沿所述衬底指向所述叠层结构的方向上，所述第一支撑层20、所述第一牺牲层21、所述第二支撑层22、所述第二牺牲层23、所述第三支撑层24依次叠置。所述第一支撑层20、所述第二支撑层22和所述第三支撑层24的材料可以相同，例如均为氮化物材料(例如氮化硅)。所述第一牺牲层21与所述第二牺牲层23的材料也可以相同，例如均为氧化物材料(例如氧化硅)。
步骤S12，形成缓冲层25于所述叠层结构背离所述衬底的表面，如图2A所示。
具体来说，所述缓冲层25的材料可以为有机材料，例如碳。
步骤S13，形成贯穿所述叠层结构和所述缓冲层25并暴露所述电容触点的电容孔26，如图2B、图2C所示，图2B是图2C沿虚线方向的截面示意图。
具体来说，在形成覆盖所述叠层结构的所述缓冲层25之后，可以采用干法刻蚀工艺或者湿法刻蚀工艺沿垂直于所述衬底的方向形成贯穿所述缓冲层25和所述叠层结构的所述电容孔26，通过所述电容孔暴露所述衬底内的所述电容触点。
步骤S14，形成覆盖所述电容孔26内壁并与所述电容触点接触的第一电极层27，如图2D、图2E所示，图2D是图2E沿虚线方向的截面示意图。
步骤S15，形成贯穿所述缓冲层25并暴露所述叠层结构的刻蚀窗口。
具体来说，可以采用化学气相沉积工艺或者物理气相沉积工艺沉积所述第一电极层27于所述电容孔26的侧壁、底壁以及所述缓冲层25背离所述第三支撑层24的表面。所述第一电极层27的材料可以是但不限于氮化钛，所述第一电极层27的厚度本领域技术人员可以根据实际需要进行设置。
可选的，所述第一电极层27覆盖所述电容孔26内壁和所述缓冲层25表面，如图2D、图2E所示；形成贯穿所述缓冲层25并暴露所述叠层结构的刻蚀窗口的具体步骤包括：
形成覆盖所述第一电极层27表面的掩膜层，所述掩膜层中具有暴露所述第一电极层27的刻蚀图案；
沿所述刻蚀图案依次刻蚀所述第一电极层27和所述缓冲层25，形成暴露所述第三支撑层24的刻蚀窗口。
具体来说，在形成所述第一电极层27之后，形成掩膜层于位于所述缓冲层25顶面的所述第一电极层27之上，并封闭所述电容孔26，以便于后续对所述第三支撑层24进行刻蚀。所述掩膜层可以为硬掩膜层，且所述掩膜层可以为单层掩膜层，也可以为多层掩膜层构成的叠层。在本具体实施方式中以所述掩膜层包括第一子掩膜层28和第二子掩膜层29为例进行说明。所述第一子掩膜层28的材料可以为氮化物材料，例如氮化硅；所述第二子掩膜层29的材料可以为氧化物或者氮氧化物材料。
在形成所述第一子掩膜层28和所述第二子掩膜层29之后，形成光阻层30于所述第二子掩膜层29背离所述第一子掩膜层28的表面，所述光阻层30中具有暴露所述第二子掩膜层29的刻蚀开口301，如图2G、图2H所示，图2G是图2H沿虚线方向的截面示意图。接着，沿所述刻蚀开口301刻蚀所述第二子掩膜层29和所述第一子掩膜层28，形成贯穿所述第二子掩膜层29和所述第一子掩膜层28的刻蚀图案，所述刻蚀图案暴露所述第一电极层27。然后，继续沿所述刻蚀图案刻蚀所述第一电极层27和所述缓冲层25，形成暴露所述第三支撑层24的刻蚀窗口。
在本具体实施方式中，以一个所述刻蚀开口301与三个所述电容孔26交叠为例进行说明，如图2G、图2H所示。在其他具体实施方式中，本领域技术人员也可以根据实际需要设置一个所述刻蚀开口301与一个、两个或者三个以上的所述电容孔交叠。
步骤S16，沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层，如图2L所示。
可选的，沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层的具体步骤包括：
沿所述刻蚀窗口刻蚀部分的所述第三支撑层24，形成暴露所述第二牺牲层23的第一开口31，残留的所述第三支撑层24与所述第一电极层27的侧壁连接，如图2I所示；
沿所述第一开口31去除所述第二牺牲层23，暴露所述第二支撑层22，如图2J所示；
沿所述第一开口31刻蚀部分的所述第二支撑层22，形成暴露所述第一牺牲层21的第二开口，如图2K所示；
沿所述第二开口去除所述第一牺牲层21，如图2L所示。
可选的，形成暴露所述第二牺牲层23的第一开口31的具体步骤包括：
去除与所述刻蚀图案交叠区域的部分所述第一电极层27；
沿所述刻蚀图案去除部分的所述缓冲层25；
沿所述刻蚀图案去除部分的所述第三支撑层24，形成暴露所述第二牺牲层23的第一开口31。
具体来说，沿所述刻蚀窗口选择性的刻蚀所述第一电极层27，使得与所述刻蚀图案交叠区域的所述第一电极层27的顶面与所述第三支撑层24的底面平齐，以便于后续对所述缓冲层25和所述第三支撑层24进行刻蚀。之后，继续沿所述刻蚀图案选择性的刻蚀所述缓冲层25和所述第三支撑层24，形成暴露所述第二牺牲层23的第一开口31。
在沿所述刻蚀图案去除部分的所述缓冲层25、部分的所述第三支撑层24和部分的所述第一电极层27的过程中，与所述刻蚀图案交叠区域的所述第一电极层27的高度降低，低于未与所述刻蚀图案交叠区域的所述第一电极层27的高度。未与所述刻蚀图案交叠区域的部分，由于所述第一电极层27以及所述缓冲层25的覆盖，所述第三支撑层24得以保留，从而使得在刻蚀结束之后，残留的所述第三支撑层24(如图2I中虚线框中所示的第三支撑层24)与所述第一电极层27的侧壁垂直连接，以支撑所述第一电极层。
在形成所述第一开口31之后，可以先去除所述第二子掩膜层29。然后，采用湿法刻蚀工艺自所述第一开口31去除所有的所述第二牺牲层23，得到如图2J所示的结构。之后，继续沿所述第一开口31刻蚀部分的所述第二支撑层22，形成暴露所述第一牺牲层21的所述第二开口，如图2K所示。残留的所述第二支撑层22与所述第一电极层27的侧壁垂直连接，以支撑所述第一电极层27。接着，采用湿法刻蚀工艺自所述第二开口去除所有的所述第一牺牲层21，得到如图2L所示的结构。
可选的，沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层的具体步骤还包括：
沿所述刻蚀窗口刻蚀部分所述第三支撑层24的同时、刻蚀部分所述掩膜层；
沿所述第一开口31刻蚀部分的所述第二支撑层22的同时、刻蚀掉残留的所述掩膜层28，暴露所述第一电极层27；
去除覆盖于所述缓冲层25表面的所述第一电极层27，暴露所述缓冲层25。
举例来说，所述叠层结构中的所述第一支撑层20、所述第二支撑层22、所述第三支撑层24和所述第一子掩膜层28均采用相同的氮化物材料(例如氮化硅)制成。在沿所述刻蚀窗口刻蚀所述第三支撑层24的过程中，部分的所述第一子掩膜层28也被刻蚀掉，而被所述缓冲层25覆盖、且未与所述刻蚀窗口交叠区域的所述第三支撑层24不被刻蚀。在沿所述第一开口31刻蚀部分的所述第二支撑层22的过程中，剩余的所述第一子掩膜层28也被刻蚀掉，从而暴露出位于所述缓冲层25顶面的所述第一电极层27，以所述缓冲层25为刻蚀截止层，刻蚀掉覆盖于所述缓冲层25表面的所述第一电极层27，暴露所述缓冲层25。
本领域技术人员也可以根据实际需要，将所述第一子掩膜层28的材料设置为与所述叠层结构中所述第三支撑层24和所述第二支撑层22的材料不同，从而将所述第一子掩膜层28的去除过程与所述第三支撑层24、所述第二支撑层22的刻蚀过程分开进行。本具体实施方式对所述第一子掩膜层28与所述第三支撑层24、所述第二支撑层22、所述第二牺牲层23、所述第一牺牲层21去除的先后顺序不作限定，本领域技术人员可以根据实际需要进行选择。
步骤S17，去除所述缓冲层25，所述第一电极层27凸出于残留的所述叠层结构之上，如图2M所示。
具体来说，以所述第三支撑层24作为刻蚀截止层刻蚀掉所述缓冲层25，使得所述第一电极层27的部分凸出于残留的所述第三支撑层24之上，从而增加了所述第一电极层27的高度。另外，由于所述第一电极层27的侧壁仍然存在残留的所述第三支撑层24和残留的所述第二支撑层22，因此，能够对具有较高高度的所述第一电极层27进行稳定的支撑，从而增强了电容阵列区域的横向稳定性。同时，由于残留的所述第三支撑层24和残留的所述第二支撑层22的存在，还可以相应减小所述第一电极层27的厚度，从而增加电容器的电容值。
步骤S18，形成覆盖于所述第一电极层27和残留的所述叠层结构表面的电介质层32、以及覆盖于所述电介质层32表面的第二电极层33，形成电容器，如图2N、图2O所示。
可选的，形成覆盖于所述第一电极层27和残留的所述叠层结构表面的电介质层32、以及覆盖于所述电介质层32表面的第二电极层33的具体步骤包括：
形成覆盖所述第一电极层27、残留的所述第三支撑层24、残留的所述第二支撑层22、以及所述第一支撑层20表面的电介质层32，如图2N所示；
形成覆盖所述电介质层32表面的第二电极层33，如图2O所示；
形成覆盖所述第二电极层33表面的导电层34，如图2P所示。
具体来说，所述电介质层32的材料优选为具有较高介电常数的材料。所述第二电极层33的材料可以与所述第一电极层27的材料相同，例如均为氮化钛。所述导电层34的材料可以为但不限于多晶硅材料。
可选的，所述第三支撑层24的厚度大于所述第二支撑层22的厚度。
具体来说，将所述第三支撑层24的厚度设置为大于所述第二支撑层22的厚度，有助于对所述第一电极层27顶部的支撑，提高所述第一电极层27顶部的稳定性。本领域技术人员还可以根据需要将所述第一牺牲层21的厚度设置为大于所述第二牺牲层23的厚度，也有助于对所述第一电极层27顶部的支撑。
不仅如此，本具体实施方式还提供了一种半导体结构，采用如上述任一项所述的半导体结构的形成方法形成。本具体实施方式提供的半导体结构的示意图可参见图2P。
本具体实施方式提供的半导体结构的形成方法及半导体结构，通过叠层结构的表面形成缓冲层，从而在刻蚀过程中能够对顶部的支撑层进行保护，使得初始形成的叠层结构中的所有支撑层都能至少保留部分于第一电极层的侧壁，使得最终形成的电容器具有足够的高度，避免了现有技术中的单层横向支撑层对电容器高度的限制，提高了电容阵列区域横向的稳定性，从而改善了半导体结构的电学性能。而且，通过设置多层横向支撑层，有助于进一步减小第一电极层的厚度，从而有效提高电容器的电容值。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括如下步骤：
形成叠层结构于一衬底表面，所述衬底内具有电容触点，所述叠层结构包括沿垂直于所述衬底的方向交替叠置的支撑层和牺牲层；
形成缓冲层于所述叠层结构背离所述衬底的表面；
形成贯穿所述叠层结构和所述缓冲层并暴露所述电容触点的电容孔；
形成覆盖所述电容孔内壁并与所述电容触点接触的第一电极层；
形成贯穿所述缓冲层并暴露所述叠层结构的刻蚀窗口；
沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层；
去除所述缓冲层，所述第一电极层凸出于残留的所述叠层结构之上；
形成覆盖于所述第一电极层和残留的所述叠层结构表面的电介质层、以及
覆盖于所述电介质层表面的第二电极层，形成电容器。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成叠层结构于一衬底表面的具体步骤包括：
提供一衬底，所述衬底内部具有电容触点；
沿垂直于所述衬底的方向依次沉积第一支撑层、第一牺牲层、第二支撑层、第二牺牲层和第三支撑层。
3.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第一电极层覆盖所述电容孔内壁和所述缓冲层表面；形成贯穿所述缓冲层并暴露所述叠层结构的刻蚀窗口的具体步骤包括：
形成覆盖所述第一电极层表面的掩膜层，所述掩膜层中具有暴露所述第一电极层的刻蚀图案；
沿所述刻蚀图案依次刻蚀所述第一电极层和所述缓冲层，形成暴露所述第三支撑层的刻蚀窗口。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层的具体步骤包括：
沿所述刻蚀窗口刻蚀部分的所述第三支撑层，形成暴露所述第二牺牲层的第一开口，残留的所述第三支撑层与所述第一电极层的侧壁连接；
沿所述第一开口去除所述第二牺牲层，暴露所述第二支撑层；
沿所述第一开口刻蚀部分的所述第二支撑层，形成暴露所述第一牺牲层的第二开口；
沿所述第二开口去除所述第一牺牲层。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，一个所述刻蚀窗口与三个及以上的所述电容孔交叠。
6.根据权利要求4所述的半导体结构的形成方法，其特征在于，形成暴露所述第二牺牲层的第一开口的具体步骤包括：
去除与所述刻蚀图案交叠区域的部分所述第一电极层；
沿所述刻蚀图案去除部分的所述缓冲层；
沿所述刻蚀图案去除部分的所述第三支撑层，形成暴露所述第二牺牲层的第一开口。
7.根据权利要求4所述的半导体结构的形成方法，其特征在于，沿所述刻蚀窗口除去所述叠层结构中部分的所述支撑层和全部的所述牺牲层的具体步骤还包括：
沿所述刻蚀窗口刻蚀部分所述第三支撑层的同时、刻蚀部分所述掩膜层；
沿所述第一开口刻蚀部分的所述第二支撑层的同时、刻蚀掉残留的所述掩膜层，暴露所述第一电极层；
去除覆盖于所述缓冲层表面的所述第一电极层，暴露所述缓冲层。
8.根据权利要求4所述的半导体结构的形成方法，其特征在于，形成覆盖于所述第一电极层和残留的所述叠层结构表面的电介质层、以及覆盖于所述电介质层表面的第二电极层的具体步骤包括：
形成覆盖所述第一电极层、残留的所述第三支撑层、残留的所述第二支撑层、以及所述第一支撑层表面的电介质层；
形成覆盖所述电介质层表面的第二电极层；
形成覆盖所述第二电极层表面的导电层。
9.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第三支撑层的厚度大于所述第二支撑层的厚度。
10.一种半导体结构，其特征在于，采用如权利要求1-9中任一项所述的半导体结构的形成方法形成。
CN202010181067.5A 2020-03-16 2020-03-16 半导体结构的形成方法及半导体结构 Pending CN113410179A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010181067.5A CN113410179A (zh) 2020-03-16 2020-03-16 半导体结构的形成方法及半导体结构
PCT/CN2021/077837 WO2021185040A1 (zh) 2020-03-16 2021-02-25 半导体结构的形成方法及半导体结构
US17/370,313 US11869930B2 (en) 2020-03-16 2021-07-08 Method for forming semiconductor structure and semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010181067.5A CN113410179A (zh) 2020-03-16 2020-03-16 半导体结构的形成方法及半导体结构

Publications (1)

Publication Number Publication Date
CN113410179A true CN113410179A (zh) 2021-09-17

Family

ID=77676340

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010181067.5A Pending CN113410179A (zh) 2020-03-16 2020-03-16 半导体结构的形成方法及半导体结构

Country Status (3)

Country Link
US (1) US11869930B2 (zh)
CN (1) CN113410179A (zh)
WO (1) WO2021185040A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065510A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 半导体器件及电容器的形成方法
WO2023245773A1 (zh) * 2022-06-22 2023-12-28 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构及三维结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134556A1 (en) * 2007-05-11 2013-05-30 Elpida Memory, Inc. Semiconductor device
CN108538822A (zh) * 2018-06-07 2018-09-14 睿力集成电路有限公司 半导体电容装置及其制作方法
CN108550569A (zh) * 2018-06-07 2018-09-18 睿力集成电路有限公司 半导体集成电路的电容装置及其制作方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100568733B1 (ko) 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
TWI357132B (en) * 2008-04-09 2012-01-21 Ind Tech Res Inst Stack capacitor structure and manufacturing method
TWI396260B (zh) * 2009-10-21 2013-05-11 Inotera Memories Inc 半導體記憶體之電容下電極製造方法
KR101776284B1 (ko) * 2011-03-03 2017-09-20 삼성전자주식회사 반도체 기억 소자의 제조 방법
KR101800419B1 (ko) 2011-03-14 2017-11-23 삼성전자주식회사 반도체 소자 및 그 제조방법
CN108987346A (zh) 2017-06-02 2018-12-11 长鑫存储技术有限公司 半导体存储器及其制造方法
CN108447864B (zh) 2018-03-14 2023-09-29 长鑫存储技术有限公司 半导体存储器件结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130134556A1 (en) * 2007-05-11 2013-05-30 Elpida Memory, Inc. Semiconductor device
CN108538822A (zh) * 2018-06-07 2018-09-14 睿力集成电路有限公司 半导体电容装置及其制作方法
CN108550569A (zh) * 2018-06-07 2018-09-18 睿力集成电路有限公司 半导体集成电路的电容装置及其制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065510A1 (zh) * 2021-10-18 2023-04-27 长鑫存储技术有限公司 半导体器件及电容器的形成方法
WO2023245773A1 (zh) * 2022-06-22 2023-12-28 长鑫存储技术有限公司 一种半导体结构的制备方法、半导体结构及三维结构

Also Published As

Publication number Publication date
US11869930B2 (en) 2024-01-09
WO2021185040A1 (zh) 2021-09-23
US20210335993A1 (en) 2021-10-28

Similar Documents

Publication Publication Date Title
CN115835626B (zh) 3d堆叠的半导体器件、3d存储器及其制备方法、电子设备
CN108447864B (zh) 半导体存储器件结构及其制作方法
CN113314669B (zh) 双面电容结构及其形成方法
CN113394162B (zh) 电容阵列结构及其形成方法
US11869930B2 (en) Method for forming semiconductor structure and semiconductor structure
CN112397509A (zh) 电容阵列结构及其形成方法、半导体存储器
US11916102B2 (en) Double-sided capacitor structures and forming methods thereof
US5457063A (en) Method for fabricating a capacitor for a dynamic random access memory cell
JP2014220423A (ja) 半導体装置の製造方法
CN108281424B (zh) 半导体元件以及其制作方法
CN115020408B (zh) 半导体结构及其形成方法
US11894419B2 (en) Double-sided capacitor and fabrication method thereof
CN114628504A (zh) 半导体结构及半导体结构的制作方法
US20220285481A1 (en) Semiconductor structure and forming method thereof
WO2024152424A1 (zh) 半导体结构及其形成方法
EP4044232A1 (en) Memory and manufacturing method therefor
US20230345712A1 (en) Semiconductor structure and method for forming semiconductor structure
US20240040765A1 (en) Method of manufacturing semiconductor structure and semiconductor structure
CN116648053A (zh) 存储单元结构、存储阵列结构、半导体结构及其制备方法
CN116056557A (zh) 半导体结构及其形成方法
CN117222223A (zh) 半导体结构及其形成方法
CN118368881A (zh) 半导体结构及其制作方法、存储器
CN114188280A (zh) 半导体结构及其制作方法
CN117337035A (zh) 半导体结构及其形成方法
JP2000101046A (ja) 半導体装置内で担体上に配置されたキャパシタ、およびこのキャパシタの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20210917