CN111755381A - 双面电容结构及其形成方法、dram存储器 - Google Patents
双面电容结构及其形成方法、dram存储器 Download PDFInfo
- Publication number
- CN111755381A CN111755381A CN201910249105.3A CN201910249105A CN111755381A CN 111755381 A CN111755381 A CN 111755381A CN 201910249105 A CN201910249105 A CN 201910249105A CN 111755381 A CN111755381 A CN 111755381A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- conductive
- upper electrode
- double
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 297
- 238000000034 method Methods 0.000 title claims abstract description 56
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 238000005530 etching Methods 0.000 claims abstract description 53
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 28
- 239000004020 conductor Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 33
- 239000003989 dielectric material Substances 0.000 claims description 22
- 229920000642 polymer Polymers 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 16
- 229920001940 conductive polymer Polymers 0.000 claims description 14
- 239000011368 organic material Substances 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 239000002861 polymer material Substances 0.000 claims description 10
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 9
- 239000004215 Carbon black (E152) Substances 0.000 claims description 8
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical group [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 8
- 229930195733 hydrocarbon Natural products 0.000 claims description 8
- 150000002430 hydrocarbons Chemical class 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical group [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- 125000004432 carbon atom Chemical group C* 0.000 claims description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 5
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052785 arsenic Inorganic materials 0.000 claims description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 claims description 5
- 229910052796 boron Inorganic materials 0.000 claims description 5
- 229910052711 selenium Inorganic materials 0.000 claims description 5
- 239000011669 selenium Substances 0.000 claims description 5
- 229910052714 tellurium Inorganic materials 0.000 claims description 5
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 claims description 5
- 230000008569 process Effects 0.000 abstract description 30
- 239000011810 insulating material Substances 0.000 abstract description 9
- 238000001020 plasma etching Methods 0.000 abstract description 7
- 238000009825 accumulation Methods 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 5
- 230000005764 inhibitory process Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 412
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000010354 integration Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 229910021341 titanium silicide Inorganic materials 0.000 description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000007772 electrode material Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical group N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- UGACIEPFGXRWCH-UHFFFAOYSA-N [Si].[Ti] Chemical compound [Si].[Ti] UGACIEPFGXRWCH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 2
- 229910021334 nickel silicide Inorganic materials 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229910017107 AlOx Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910019897 RuOx Inorganic materials 0.000 description 1
- 229910018316 SbOx Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical group [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 229910003134 ZrOx Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical group [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Chemical group 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Chemical group 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种双面电容结构及其形成方法、DRAM存储器，其中所述电容结构的形成方法，在所述半导体衬底上形成导电支撑层；刻蚀所述导电支撑层，在所述导电支撑层中形成若干电容孔，电容孔之间的导电支撑层作为双面电容的上电极的一部分；在所述电容孔中形成双面电容。通过形成导电支撑层，由于导电支撑层具有导电的性能，因而在采用等离子刻蚀工艺刻蚀所述导电支撑层形成电容孔时，能有效降低使用氧化硅等绝缘材料作为牺牲层时带来的电荷累积效应，降低对高深宽比接触蚀刻的抑制，从而防止导电支撑层中形成的电容孔产生锥形形貌。
Description
技术领域
本发明涉及存储器制作领域，尤其涉及一种双面电容结构及其形成方法、DRAM存储器。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管，晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连，字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
随着制程工艺持续演进，DRAM集成度不断提高，元件尺寸不断地微缩，电容器储存电荷容量也面临考验。现有的动态随机存储器中的电容器多为单面电容器结构，严重限制了单位面积内电容值的提高，所述单面器结构包括下电极层、上电极层、位于上电极层和下电极层之间的电容介质层。
为了进一步提高电容器的储存电荷，一种增加电极层表面积的双面电容器结构日益受到重视。现有技术提供了一种双面电容器结构形成方法，包括：在半导体衬底上形成氧化硅牺牲层和位于氧化硅牺牲层之上的支撑层；刻蚀支撑层和氧化硅牺牲层，在氧化硅牺牲层中形成若干电容孔；在电容孔的内壁上形成一电极层；去除电容孔之间的氧化硅牺牲层，在去除氧化硅牺牲层的位置和电容孔中填充电容介质层，若干电极层形成复数个双面电容。
现有技术形成的双面电容性能仍有待提升，并且工艺复杂。
发明内容
本发明所要解决的技术问题是怎样提高双面电容的性能，简化制作工艺
本发明提供了一种电容结构的形成方法，包括：
提供半导体衬底；
在所述半导体衬底上形成导电支撑层；
刻蚀所述导电支撑层，在所述导电支撑层中形成若干电容孔；
在所述电容孔侧壁表面形成第一电容介质层，在所述第一电容介质层侧壁表面形成下电极层，在所述下电极层的侧壁和顶部表面以及所述下电极层之间的所述电容孔底部表面形成第二电容介质层，所述下电极层顶部表面的所述第二电容介质层与所述第一电容介质层接触；
在所述第二电容介质层上形成上电极导电层，且所述上电极导电层填充所述电容孔，所述上电极导电层与所述导电支撑层连接共同作为上电极层；
所述下电极层、第一电容介质层、第二电容介质层、上电极层共同构成双面电容结构。
可选的，刻蚀所述导电支撑层，在所述导电支撑层中形成若干电容孔之前，在所述导电支撑层上形成掩膜层，所述掩膜层中形成有刻蚀窗口；沿刻蚀窗口刻蚀底部的导电支撑层，在导电支撑层中形成电容孔。
可选的，所述掩膜层为多层堆叠结构，包括：由下到上依次层叠的氧化硅层、硬掩膜层、第一介电膜层、第一有机材料层、第一掩膜层、第二有机材料层和第二掩膜层。
可选的，所述第一掩膜层中具有平行排列的若干第一窗口，所述第二掩膜层中具有平行排列的若干第二窗口，所述若干第一窗口和若干第二窗口的排列方向不同，所述若干第二窗口位于所述若干第一窗口上方，所述若干第一窗口和若干第二窗口在半导体衬底上的投影存在若干交叠。
可选的，所述第一窗口和第二窗口在半导体衬底上投影之间的夹角为55-65°或115-125°，所述第一窗口和第二窗口在半导体衬底上的投影交叠处的平面形状为平行四边形。
可选的，沿第二窗口和第一窗口刻蚀所述掩膜层，在所述掩膜层中形成刻蚀窗口；沿所述刻蚀窗口刻蚀底部的所述导电支撑层，在所述导电支撑层中形成所述电容孔，所述电容孔的平面形状为圆形或近圆形。
可选的，在所述半导体衬底上形成导电支撑层之前，在所述半导体衬底上形成若干分立的下电极接触点，下电极接触点之间通过块状绝缘结构隔离。
可选的，所述第二电容介质层和上电极导电层的形成过程包括：所述第二电容介质层和上电极导电层的形成过程包括：在所述下电极层的侧壁和顶部表面、电容孔的底部表面以及导电支撑层的顶部表面形成第二电容介质材料层；在所述第二电容介质材料层上形成第一上电极导电材料层，所述第一上电极导电材料层填充满电容孔；刻蚀所述第一上电极导电材料层，在所述第一上电极导电材料层中形成暴露出导电支撑层的顶部表面上的第二电容介质材料层的开口；沿所述开口刻蚀去除所述导电支撑层的顶部表面上的第二电容介质材料层，暴露出所述导电支撑层的顶部表面，剩余的第二电容介质材料层作为第二电容介质层；在所述开口中以及第一上电极导电材料层上形成第二上电极导电材料层，所述第二上电极导电材料层将第一上电极导电材料层和导电支撑层电连接，所述第二上电极导电材料层和第一上电极导电材料层构成上电极导电层，所述第一上电极导电材料层、第二上电极导电材料层和导电支撑层构成上电极层。
本发明还提供了一种双面电容结构，包括：
半导体衬底；
位于所述半导体衬底上的导电支撑层，所述导电支撑层中具有若干电容孔，所述电容孔之间的导电支撑层作为双面电容的上电极的一部分；
位于所述电容孔侧壁表面的第一电容介质层，位于所述第一电容介质层侧壁表面的下电极层，位于所述下电极层的侧壁和顶部表面以及下电极层之间的电容孔底部表面的第二电容介质层，所述下电极层顶部表面的第二电容介质层与第一电容介质层接触；位于所述第二电容介质层上填充电容孔的上电极导电层，所述上电极导电层与电容孔之间的导电支撑层连接作为上电极层。
可选的，所述导电支撑层材料为导电聚合物材料、掺杂的半导体材料或导电的非结晶材料。
可选的，所述导电聚合物材料中包括碳原子、硅原子或钛原子中的一种或几种。
可选的，所述导电聚合物为含导电碳主链聚合物、含烃硅酸盐主链聚合物、含烃硅酸盐主链聚合物或者含导电碳主链聚合物与含烃硅酸盐主链聚合物的组合。
可选的，掺杂的半导体材料掺杂有硼、硅、砷、硒、碲中的一种或几种。
可选的，所述半导体衬底上还具有若干分离的下电极接触点，相邻下电极接触点之间通过块状绝缘结构隔离。
可选的，所述电容孔的位置与下电极接触点的位置对应，每个电容孔底部暴露出对应的下电极接触点表面；所述下电极层与下电极接触点连接。
本发明还提供了一种DRAM存储器，包括：
半导体衬底，所述半导体衬底上形成有晶体管，所述晶体管包括栅极和位于栅极两侧的源极和漏极；
位于所述半导体衬底上前述所述的双面电容结构，所述电容结构中的双面电容的下电极与晶体管的源极电连接。
可选的，所述半导体衬底上还形成有字线和位线，所述字线与晶体管的栅极电连接，所述位线与晶体管的漏极电连接。
与现有技术相比，本发明技术方案具有以下优点：
本发明的电容结构的形成方法，在所述半导体衬底上形成导电支撑层；刻蚀所述导电支撑层，在所述导电支撑层中形成若干电容孔，电容孔之间的导电支撑层作为双面电容的上电极的一部分；在所述电容孔中形成双面电容。通过形成导电支撑层，由于导电支撑层具有导电的性能，因而在采用等离子刻蚀工艺刻蚀所述导电支撑层形成电容孔时，能有效降低使用氧化硅等绝缘材料作为牺牲层时带来的电荷累积效应，降低对高深宽比接触蚀刻(High Aspect Ratio Contact，HARC)的抑制，从而防止导电支撑层中形成的电容孔产生锥形形貌，使得电容孔的侧壁能与半导体衬底的表面保持垂直或者倾斜度很小，在电容孔中形成双面电容的上下电极层和电容介质层时，使得上下电极层和电容介质层能与半导体衬底的表面保持垂直或者倾斜度很小，提高形成的双面电容的性能。
并且，所述双面电容的形成过程包括：在所述电容孔的侧壁表面形成第一电容介质层；在所述第一电容介质层的侧壁表面形成下电极层；在所述下电极层的侧壁和顶部表面以及下电极层之间的电容孔底部表面形成第二电容介质层，下电极层顶部表面的第二电容介质层与第一电容介质层接触；在所述第二电容介质层上形成填充电容孔的上电极导电层，所述上电极导电层与电容孔之间的导电支撑层连接作为上电极层。前述形成双面电容的方法，工艺简单，形成的双面电容集成度高，并且上电极层和下电极层排布较优，利于跟其他器件进行连接，将上述形成的双面电容方法用于DRAM存储器制作时，能提高DRAM存储器的集成度，利于DRAM存储器布局。
此外，在导电层支撑层中形成电容孔后，相邻电容孔之间的导电支撑层在后续工艺中无需去除，电容孔之间的导电支撑层可以作为上电极的一部分，因而相比于现有的需要去除电容孔之间的牺牲层然后填充电容介质层的方案，本申请中工艺步骤得以简化，并可以减少对上下电极层的刻蚀损伤，进一步保证双面电容的性能。并且，相邻电容孔之间的导电支撑层可以作为上电极的一部分，使得上电极层与下电极层均可以相对交替设置，优化了上下电极层的布局，有利于提高双面电容的集成度。
另外，所述导电支撑层可以直接作为形成双面电容时的支撑层，无需像现有制作双面电容时需要在氧化硅牺牲层额外再形成一层牺牲层，简化了制作工艺。
进一步，在所述半导体衬底上形成若干分立的下电极接触点，所述下电极接触点用于连接后续形成的双面电容的下电极层，通过下电极接触点可以读取双面电容中存储的数据或者向双面电容中写入数据。
本发明的电容结构，双面电容的集成度高，在电容孔中形成双面电容的上下电极层和电容介质层时，使得上下电极层和电容介质层能与半导体衬底的表面保持垂直或者倾斜度很小，提高形成的双面电容的性能。
本发明的DRAM存储器，双面电容集成度高，电学性能提升，提高了DRAM存储器的性能。
附图说明
图1-16为本发明实施例电容结构的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有技术形成的双面电容性能仍有待提升，比如现有技术形成的双面电容的两个电极层都是倾斜于半导体衬底的表面，两个电极层并不平行，使得形成的双面电容的性能受到影响，此外现有的双面电容的制作工艺较为复杂。
研究发现，由于现有形成的电容孔形貌为锥形形貌(电容孔上宽下窄)，在电容孔中通过溅射或沉积工艺形成电极层时，电容孔侧壁上形成的电极层就是倾斜的。
进一步研究发现，现有形成的电容孔形貌为锥形形貌的原因为：电容孔是形状在氧化硅牺牲层中，通常刻蚀氧化硅牺牲层采用高深宽比的等离子刻蚀工艺，由于氧化硅的绝缘性质而导致氧化硅上有电荷累积而特征带电，特征带电会阻碍正离子的通量，从而会抑制高深宽比接触(HARC)刻蚀，因此，随着高深宽比增加，刻蚀的有效性变得较小，使得最终形成的电容孔呈现锥形形貌。
为此，本发明提供了一种电容结构及其形成方法、DRAM存储器，其中所述电容结构的形成方法，在所述半导体衬底上形成导电支撑层；刻蚀所述导电支撑层，在所述导电支撑层中形成若干电容孔，电容孔之间的导电支撑层作为双面电容的上电极的一部分；在所述电容孔中形成双面电容。通过形成导电支撑层，由于导电支撑层具有导电的性能，因而在采用等离子刻蚀工艺刻蚀所述导电支撑层形成电容孔时，能有效降低使用氧化硅等绝缘材料作为牺牲层时带来的电荷累积效应，降低对高深宽比接触蚀刻(HARC)的抑制，从而防止导电支撑层中形成的电容孔产生锥形形貌，使得电容孔的侧壁能与半导体衬底的表面保持垂直或者倾斜度很小，在电容孔中形成双面电容的上下电极层和电容介质层时，使得上下电极层和电容介质层能与半导体衬底的表面保持垂直或者倾斜度很小，提高形成的双面电容的性能。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1-16为本发明实施例电容结构的形成过程的结构示意图。
参考图1，提供半导体衬底201。
所述半导体衬底201的材料可以为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。本实施例中所述半导体衬底为硅衬底。
在所述半导体衬底201中具有有源区，以及隔离各有源区的沟槽隔离结构。所述半导体衬底201的有源区上可以形成半导体器件，所述半导体器件包括晶体管。
在一实施例中，所述半导体衬底201上还可以形成介质层，后续在介质层上形成双面电容。所述介质层可以为单层或多层堆叠结构，氧化硅、氮化硅、氮氧化硅、FSG(掺氟的二氧化硅)、BSG(掺硼的二氧化硅)、PSG(掺磷的二氧化硅)或BPSG(掺硼磷的二氧化硅)、低介电常数材料、其它适合的材料及/或上述的组合，所述介质层中形成有连接线路，所述金属线路用于连接半导体器件和后续形成的双面电容，所述连接线路包括金属插塞、金属线、焊盘、导电连接结构(掺杂的多晶硅)中的一种或几种的组合。
在一实施例中，还包括：在所述半导体衬底201上形成若干分立的下电极接触点202。
所述下电极接触点202用于连接后续形成的双面电容的下电极层，通过下电极接触点202可以读取双面电容中存储的数据或者向双面电容中写入数据。所述若干下电极接触点202的排布方式与后续形成的电容孔的排布方式相同。在一实施例中，若干下电极接触点202可以呈六方阵列排布。
所述下电极接触点202的材料为金属，所述金属可以为W、Cu、Ti、Ni、Al或金属硅化物。形成所述下电极接触点202可以通过沉积一层导电层，然后对导电层进行刻蚀形成，或者通过电镀工艺形成。
在一实施例中，参考图2，所述下电极接触点203之间具有块状绝缘结构202，块状绝缘结构202隔离相邻的下电极接触点203以及后续形成的各个双面电容的下电极。
所述块状绝缘结构202的材料可以为氧化硅、氮化硅或其他合适的材料，所述块状绝缘材料可以为单层或多层堆叠结构。在一实施例中，所述块状绝缘结构202的形成过程为：在所述半导体衬底201上通过沉积工艺形成一层绝缘材料层，所述绝缘材料层覆盖所述下电极接触点203，所述沉积工艺可以是化学气相沉积，等离子增强化学气相沉积或低压化学气相沉积；平坦化去除高于下电极接触点203表面的绝缘材料层，形成块状绝缘结构202，所述平坦化采用化学机械研磨工艺。
参考图3，在所述半导体衬底201上形成导电支撑层204。
所述导电支撑层204用于限定后续形成的双面电容的主体结构，后续在导电支撑层中形成电容孔，在电容孔中形成上下电极层以及电容介质层，即导电支撑层限定了电容孔的深度、上下电极层的高度。
本实施例中，通过形成导电支撑层204，由于导电支撑层204具有导电的性能，因而在后续采用等离子刻蚀工艺刻蚀所述导电支撑层204形成电容孔时，能有效降低使用氧化硅等绝缘材料作为牺牲层时带来的电荷累积效应，降低对高深宽比接触蚀刻(HARC)的抑制，从而防止导电支撑层204中形成的电容孔产生锥形形貌，使得电容孔的侧壁能与半导体衬底的表面保持垂直或者倾斜度很小，后续在电容孔中形成双面电容的上下电极层和电容介质层时，使得上下电极层和电容介质层能与半导体衬底的表面保持垂直或者倾斜度很小，提高形成的双面电容的性能。
此外，在导电层支撑层204中形成电容孔后，相邻电容孔之间的导电支撑层204在后续工艺中无需去除，电容孔之间的导电支撑层204可以作为上电极的一部分，因而相比于现有的需要去除电容孔之间的牺牲层然后填充电容介质层的方案，本申请中工艺步骤得以简化，并可以减少对上下电极层的刻蚀损伤，进一步保证双面电容的性能。并且，相邻电容孔之间的导电支撑层204可以作为上电极的一部分，使得上电极层与下电极层均可以相对交替设置，优化了上下电极层的布局，有利于提高双面电容的集成度。
另外，本实施例中所述导电支撑层204直接作为形成双面电容时的支撑层，无需像现有制作双面电容时需要在氧化硅牺牲层额外再形成一层牺牲层，简化了制作工艺。
所述导电支撑层204材料为导电聚合物材料、掺杂的半导体材料或导电的非结晶材料。
所述导电聚合物材料中包括碳原子、硅原子或钛原子中的一种或几种。
导电聚合物材料中包括钛和/或硅可以增加导电支撑层204的刚性。在一实施例中，所述导电聚合物材料包含至少40％的碳原子的材料以增加导电率。
在一实施例中，所述导电聚合物为含导电碳主链聚合物、含烃硅酸盐主链聚合物、含烃硅酸盐主链聚合物或者含导电碳主链聚合物与含烃硅酸盐主链聚合物的组合。
在一实施例中，所述掺杂的半导体材料可以为掺杂的硅或者锗，掺杂的杂质可以为硼、硅、砷、硒、碲中的一种或几种。
在一实施例中，所述导电的非结晶材料可以为由从约55％到约70％的碳原子，约5％或更少的氮、氧、硫、金属原子和半金属(硼、硅、砷、硒、碲中的一种或几种)以及氢组成。
请参考图4和图5，刻蚀所述导电支撑层204之前，在所述导电支撑层204中形成若干电容孔之前，在所述导电支撑层204上形成掩膜层229，所述掩膜层229中形成有刻蚀窗口。
所述掩膜层229作为后续刻蚀导电支撑层204时的掩膜。
本实施例中，所述掩膜层229为多层堆叠结构。在一实施例中，所述掩膜层229包括：由下到上依次层叠的氧化硅层205、硬掩膜层206、第一介电膜层207、第一有机材料层208、第一掩膜层209、第二有机材料层210和第二掩膜层211。
在一实施例中，所述第一掩膜层209中具有若干第一窗口212，所述第二掩膜层211中具有若干第二窗口213，所述若干第一窗口212和若干第二窗口213的排列方向不同，所述若干第二窗口213位于所述若干第一窗口212上方，所述若干第一窗口212和若干第二窗口213在半导体衬底200上的投影存在若干交叠，且所述第一窗口212和所述第二窗口213之间的夹角为55-65°或115-125°，所述第一窗口和第二窗口的平面形状为平行四边形，优选为具有一个内角为60°的菱形，后续当自所述第二窗口213和第一窗口212向下刻蚀时，由于所述掩膜层由氧化硅层205、硬掩膜层206、第一介电膜层207、第一有机材料层208、第一掩膜层209、第二有机材料层210和第二掩膜层211组成，其在刻蚀过程中会逐渐形成一个圆形或近似圆形的刻蚀窗口217(参考图8)，因此，最终刻蚀出的电容孔218(参考图9)的平面形状为圆形或近似圆形。
所述硬掩膜层206、第一介电膜层207的材料为氧化硅或氮氧化硅中的一种。所述第一掩膜层209和第二掩膜层211的材料包括氧化硅或氮氧化硅中的一种。第一有机材料层208和第二有机材料层210的材料为碳或聚合物中一种。
需要说明的是，在其他实施例中，所述掩膜层可以为单层结构或其他的多层堆叠结构。
结合参考图5到图8，沿所述第二窗口213和所述第一窗口212刻蚀所述掩膜层229，在所述掩膜层229中形成刻蚀窗口217。
本实施例中，沿所述第二窗口213和所述第一窗口212向下刻蚀时，首先会在所述第一介电膜层207和第一有机材料层208中形成刻蚀窗口215(参考图6)，第一掩膜层209、第二有机材料层210和第二掩膜层211在向下刻蚀时被同步去除(参考图6)；沿所述刻蚀窗口215继续向下刻蚀时，在所述硬掩膜层206中形成刻蚀窗口216(参考图7)，所述第一介电膜层207和第一有机材料层208被同步去除；沿刻蚀窗口216继续向下刻蚀，在硬掩膜层206和氧化硅层205中形成刻蚀窗口217，所述刻蚀窗口217的平面形状为圆形或近似圆形。
上述刻蚀工艺可采用各项异性的干法刻蚀工艺，具体可以为等离子刻蚀工艺。
结合参考图8和图9，沿所述刻蚀窗口217刻蚀底部的所述导电支撑层204，在所述导电支撑层204中形成电容孔218。
刻蚀所述导电支撑层204形成电容孔218采用高深宽比的等离子刻蚀工艺，由于导电支撑层204具有导电的性能，在进行刻蚀能有效降低使用氧化硅等绝缘材料作为牺牲层时带来的电荷累积效应，降低对高深宽比接触蚀刻(HARC)的抑制，从而防止导电支撑层204中形成的电容孔218产生锥形形貌，使得电容孔218的侧壁能与半导体衬底的表面保持垂直或者倾斜度很小。
通过前述工艺形成的电容孔218深宽比均为30～50，优选为35～45。
在一实施例中，所述形成的电容孔218暴露出对应的下电极接触点202表面。
在实施例中，在形成电容孔218时，过刻蚀去除部分厚度的下电极接触点202，使得电容孔218的深度加深，后续再电容孔中形成下电极层时，使得下电极层的底部与电容孔218两侧(或之间)的导电支撑层204的距离会拉长，能更好的防止下电极层与导电支撑层204发生短路。电容孔218两侧(或之间)的导电支撑层204后续作为双面电容的上电极的一部分。
本实施例中，在形成电容孔218时，可以同步去除所述硬掩膜层206和氧化硅层205。
在形成电容孔218后，在所述电容孔218中形成双面电容，所述双面电容包括(参考图16)：位于电容孔218侧壁表面的第一电容介质层219，位于第一电容介质层219侧壁表面的下电极层220，位于下电极层220的侧壁和顶部表面以及下电极层220之间的电容孔218底部表面的第二电容介质层224，下电极层220顶部表面的第二电容介质层224与第一电容介质层219接触；位于第二电容介质层224上填充电容孔218的上电极导电层(222、225)，所述上电极导电层(222、225)与电容孔218之间的导电支撑层204连接作为上电极226。
下面结合图10-图16对前述双面电容的形成的具体过程进行详细的描述。
参考图10，在所述电容孔218的侧壁表面形成第一电容介质层219。
在一实施例中，所述第一电容介质层219的材料为高K介质材料，以提高单位面积电容器的电容值，所述高K介质材料包括ZrOx、HfOx、ZrTiOx、RuOx、SbOx、AlOx中的一种或上述材料所组成群组中的两种以上所形成的叠层。
在一实施例中，所述第一电容介质层219的形成过程包括：在所述电容孔218的侧壁和底部表面以及导电支撑层204表面形成第一电容介质材料层，形成所述第一电容介质材料层采用沉积工艺，具体可以为低压化学气相沉积，高密度等离子化学气相沉积，原子层沉积；无掩膜刻蚀去除所述电容孔218的底部表面以及导电支撑层204表面第一电容介质材料层，在电容孔218的侧壁表面形成第一电容介质层219。
参考图11，在第一电容介质层219的侧壁表面形成下电极层220。
在一实施例中，所述下电极层220的材料包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(TitaniumSilicide)，硅化镍(Titanium Silicide)，硅氮化钛(TiSixNy)。所述下电极层220的电阻率为2×10-8(Ωm)到1×102(Ωm)之间。
在一实施例中，所述下电极层220的形成过程包括：在所述第一电容介质层219的侧壁表面、电容孔218的底部表面以及导电支撑层204表面形成下电极材料层，形成所述下电极材料层可以采用原子层沉积工艺(Atomic Layer Deposition)或等离子蒸气沉积工艺(Chemical Vapor Deposition)；无掩膜刻蚀去除导电支撑层204表面以及电容孔218底部下电极材料层，在第一电容介质层219的侧壁表面形成下电极层220。
在其他实施例中，可以采用化学机械研磨工艺仅去除导电支撑层204表面的下电极材料层，在在第一电容介质层219的侧壁表面以及电容孔218的底部表面形成下电极层220。
接着，在下电极层220的侧壁和顶部表面以及下电极层220之间的电容孔218底部表面形成第二电容介质层，下电极层220顶部表面的第二电容介质层与第一电容介质层219接触；在第二电容介质层上形成填充电容孔的上电极导电层，所述上电极导电层与电容孔之间的导电支撑层连接作为上电极层。
具体所述第二电容介质层和上电极导电层的形成过程包括，请参考图12-图16：
首先请参考图12，在下电极层220的侧壁和顶部表面、电容孔218的底部表面以及导电支撑层204的顶部表面形成第二电容介质材料层221。
所述第二电容介质材料层221的形成工艺和材料与第一电容介质材料层的形成工艺和材料相同。
参考图13，在所述第二电容介质材料层221上形成第一上电极导电材料层222，所述第一上电极导电材料层222填充满电容孔218(参考图12)。
可以采用低压化学气相沉积，高密度等离子化学气相沉积，原子层沉积或等离子蒸气沉积工艺等方法形成所述第一上电极导电材料层222，所述第一上电极导电材料层222包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅、P型多晶硅中的一种或上述材料所组成群组中的两种以上所形成的叠层，还可以包括金属氮化物及金属硅化物中的一种或两种所形成的化合物，如氮化钛(Titanium Nitride)，硅化钛(Titanium Silicide)，硅化镍(TitaniumSilicide)，硅氮化钛(TiSixNy)等。在一实施例中，所述第一上电极导电材料层222与导电支撑层204的材料一致，以使得第一上电极导电材料层222与导电支撑层204以及后续形成的第一上电极导电材料层所组成的上电极具有较好的电学性能。
参考图14，刻蚀所述第一上电极导电材料层222，在所述第一上电极导电材料层222中形成暴露出导电支撑层204的顶部表面上的第二电容介质材料层221的开口223。
在刻蚀所述第一上电极导电材料层222之前，在所述第一上电极导电材料层222表面上形成图形化的光刻胶，所述图形化的光刻胶层暴露出需要刻蚀去除的第一上电极导电材料层222表面。
参考图15，沿开口223刻蚀去除导电支撑层204的顶部表面上的第二电容介质材料层221(参考图14)，暴露出导电支撑层204的顶部表面，剩余的第二电容介质材料层作为第二电容介质层224。
参考图16，在所述开口223(参考图15)中以及第一上电极导电材料层222上形成第二上电极导电材料层225，第二上电极导电材料层225将第一上电极导电材料层222和导电支撑层204电连接，第二上电极导电材料层225和第一上电极导电材料层222构成上电极导电层，所述第一上电极导电材料层222、第二上电极导电材料层225和导电支撑层204构成上电极层226。
本实施例中前述形成双面电容的方法，工艺简单，形成的双面电容集成度高，并且上电极层和下电极层排布较优，利于跟其他器件进行连接，将上述形成的双面电容方法用于DRAM存储器制作时，能提高DRAM存储器的集成度，利于DRAM存储器布局。
本发明实施例还提供了一种电容结构，请参考图16，包括：
半导体衬底201；
位于所述半导体衬底201上的导电支撑层204，所述导电支撑层204中具有若干电容孔218，所述电容孔218之间的导电支撑层204作为双面电容的上电极的一部分；
位于所述电容孔218中的双面电容，所述双面电容包括：位于所述电容孔218侧壁表面的第一电容介质层219，位于所述第一电容介质层219侧壁表面的下电极层220，位于所述下电极层220的侧壁和顶部表面以及下电极层220之间的电容孔218底部表面的第二电容介质层224，所述下电极层220顶部表面的第二电容介质层224与第一电容介质层219接触；位于所述第二电容介质层224上填充电容孔218的上电极导电层(222、225)，所述上电极导电层(222、225)与电容孔218之间的导电支撑层204连接作为上电极层226。
所述导电支撑层204材料为导电聚合物材料、掺杂的半导体材料或导电的非结晶材料。
在一实施例中，所述导电聚合物材料中包括碳原子、硅原子或钛原子中的一种或几种。
在一实施例中，所述导电聚合物为含导电碳主链聚合物、含烃硅酸盐主链聚合物、含烃硅酸盐主链聚合物或者含导电碳主链聚合物与含烃硅酸盐主链聚合物的组合。
在一实施例中，掺杂的半导体材料掺杂有硼、硅、砷、硒、碲中的一种或几种。
在一实施例中，所述半导体衬底201上还具有若干分离的下电极接触点202，相邻下电极接触点202之间通过块状绝缘结构203隔离。所述电容孔218的位置与下电极接触点202的位置对应，每个电容孔218底部暴露出对应的下电极接触点202表面；所述下电极层220与下电极接触点202连接。
需要说明的是，本实施例中与前述实施例中相同或相似结构的限定或描述在本实施例中不再赘述，具体请参考前述实施例中相应部分的限定或描述。
本发明实施例中还一种DRAM存储器，包括：
半导体衬底，所述半导体衬底上形成有晶体管，所述晶体管包括栅极和位于栅极两侧的源极和漏极；
位于所述半导体衬底上前述所述的双面电容结构，所述电容结构中的双面电容的下电极与晶体管的源极电连接。
所述半导体衬底上还形成有字线和位线，所述字线与晶体管的栅极电连接，所述位线与晶体管的漏极电连接。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (17)
1.一种双面电容结构的形成方法，其特征在于，包括：
提供半导体衬底；
在所述半导体衬底上形成导电支撑层；
刻蚀所述导电支撑层，在所述导电支撑层中形成若干电容孔；
在所述电容孔侧壁表面形成第一电容介质层，在所述第一电容介质层侧壁表面形成下电极层，在所述下电极层的侧壁和顶部表面以及所述下电极层之间的所述电容孔底部表面形成第二电容介质层，所述下电极层顶部表面的所述第二电容介质层与所述第一电容介质层接触；
在所述第二电容介质层上形成上电极导电层，且所述上电极导电层填充所述电容孔，所述上电极导电层与所述导电支撑层连接共同作为上电极层；
所述下电极层、第一电容介质层、第二电容介质层、上电极层共同构成双面电容结构。
2.如权利要求1所述的双面电容结构的形成方法，其特征在于，刻蚀所述导电支撑层，在所述导电支撑层中形成若干电容孔之前，在所述导电支撑层上形成掩膜层，所述掩膜层中形成有刻蚀窗口；沿刻蚀窗口刻蚀底部的导电支撑层，在导电支撑层中形成电容孔。
3.如权利要求2所述的双面电容结构的形成方法，其特征在于，所述掩膜层为多层堆叠结构，包括：由下到上依次层叠的氧化硅层、硬掩膜层、第一介电膜层、第一有机材料层、第一掩膜层、第二有机材料层和第二掩膜层。
4.如权利要求3所述的双面电容结构的形成方法，其特征在于，所述第一掩膜层中具有平行排列的若干第一窗口，所述第二掩膜层中具有平行排列的若干第二窗口，所述若干第一窗口和若干第二窗口的排列方向不同，所述若干第二窗口位于所述若干第一窗口上方，所述若干第一窗口和若干第二窗口在半导体衬底上的投影存在若干交叠。
5.如权利要求4所述的双面电容结构的形成方法，其特征在于，所述第一窗口和第二窗口在半导体衬底上投影之间的夹角为55-65°或115-125°，所述第一窗口和第二窗口在半导体衬底上的投影交叠处的平面形状为平行四边形。
6.如权利要求3所述的双面电容结构的形成方法，其特征在于，沿第二窗口和第一窗口刻蚀所述掩膜层，在所述掩膜层中形成刻蚀窗口；沿所述刻蚀窗口刻蚀底部的所述导电支撑层，在所述导电支撑层中形成所述电容孔，所述电容孔的平面形状为圆形或近圆形。
7.如权利要求1所述的双面电容结构的形成方法，其特征在于，在所述半导体衬底上形成导电支撑层之前，在所述半导体衬底上形成若干分立的下电极接触点，下电极接触点之间通过块状绝缘结构隔离。
8.如权利要求1所述的双面电容结构的形成方法，其特征在于，所述第二电容介质层和上电极导电层的形成过程包括：在所述下电极层的侧壁和顶部表面、电容孔的底部表面以及导电支撑层的顶部表面形成第二电容介质材料层；在所述第二电容介质材料层上形成第一上电极导电材料层，所述第一上电极导电材料层填充满电容孔；刻蚀所述第一上电极导电材料层，在所述第一上电极导电材料层中形成暴露出导电支撑层的顶部表面上的第二电容介质材料层的开口；沿所述开口刻蚀去除所述导电支撑层的顶部表面上的第二电容介质材料层，暴露出所述导电支撑层的顶部表面，剩余的第二电容介质材料层作为第二电容介质层；在所述开口中以及第一上电极导电材料层上形成第二上电极导电材料层，所述第二上电极导电材料层将第一上电极导电材料层和导电支撑层电连接，所述第二上电极导电材料层和第一上电极导电材料层构成上电极导电层，所述第一上电极导电材料层、第二上电极导电材料层和导电支撑层构成上电极层。
9.一种双面电容结构，其特征在于，包括：
半导体衬底；
位于所述半导体衬底上的导电支撑层，所述导电支撑层中具有若干电容孔，所述电容孔之间的导电支撑层作为双面电容的上电极的一部分；
位于所述电容孔侧壁表面的第一电容介质层，位于所述第一电容介质层侧壁表面的下电极层，位于所述下电极层的侧壁和顶部表面以及下电极层之间的电容孔底部表面的第二电容介质层，所述下电极层顶部表面的第二电容介质层与第一电容介质层接触；位于所述第二电容介质层上填充电容孔的上电极导电层，所述上电极导电层与电容孔之间的导电支撑层连接作为上电极层。
10.如权利要求9所述的双面电容结构，其特征在于，所述导电支撑层材料为导电聚合物材料、掺杂的半导体材料或导电的非结晶材料。
11.如权利要求10所述的双面电容结构，其特征在于，所述导电聚合物材料中包括碳原子、硅原子或钛原子中的一种或几种。
12.如权利要求10所述的双面电容结构，其特征在于，所述导电聚合物为含导电碳主链聚合物、含烃硅酸盐主链聚合物、含烃硅酸盐主链聚合物或者含导电碳主链聚合物与含烃硅酸盐主链聚合物的组合。
13.如权利要求10所述的双面电容结构，其特征在于，所述掺杂的半导体材料掺杂有硼、硅、砷、硒、碲中的一种或几种。
14.如权利要求9所述的双面电容结构，其特征在于，所述半导体衬底上还具有若干分离的下电极接触点，相邻下电极接触点之间通过块状绝缘结构隔离。
15.如权利要求14所述的双面电容结构，其特征在于，所述电容孔的位置与下电极接触点的位置对应，每个电容孔底部暴露出对应的下电极接触点表面；所述下电极层与下电极接触点连接。
16.一种DRAM存储器，其特征在于，包括：
半导体衬底，所述半导体衬底上形成有晶体管，所述晶体管包括栅极和位于栅极两侧的源极和漏极；
位于所述半导体衬底上如权利要求9-15所述的双面电容结构，所述电容结构中的双面电容的下电极与晶体管的源极电连接。
17.如权利要求16所述的DRAM存储器，其特征在于，所述半导体衬底上还形成有字线和位线，所述字线与晶体管的栅极电连接，所述位线与晶体管的漏极电连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910249105.3A CN111755381A (zh) | 2019-03-29 | 2019-03-29 | 双面电容结构及其形成方法、dram存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910249105.3A CN111755381A (zh) | 2019-03-29 | 2019-03-29 | 双面电容结构及其形成方法、dram存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111755381A true CN111755381A (zh) | 2020-10-09 |
Family
ID=72671288
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910249105.3A Pending CN111755381A (zh) | 2019-03-29 | 2019-03-29 | 双面电容结构及其形成方法、dram存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755381A (zh) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928030A (zh) * | 2021-01-28 | 2021-06-08 | 长鑫存储技术有限公司 | 电容结构的处理方法及半导体结构 |
| WO2023010826A1 (zh) * | 2021-08-04 | 2023-02-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| CN116209248A (zh) * | 2022-08-08 | 2023-06-02 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209247A (zh) * | 2022-08-08 | 2023-06-02 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209249A (zh) * | 2022-08-08 | 2023-06-02 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| TWI825814B (zh) * | 2021-08-10 | 2023-12-11 | 大陸商長鑫存儲技術有限公司 | 半導體結構、其版圖以及半導體器件 |
| US12048138B2 (en) | 2021-03-29 | 2024-07-23 | Changxin Memory Technologies, Inc. | Method for preparing semiconductor structure and semiconductor structure |
| WO2024152702A1 (zh) * | 2023-01-18 | 2024-07-25 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10173148A (ja) * | 1996-12-13 | 1998-06-26 | Hitachi Ltd | 半導体記憶装置 |
| US5904537A (en) * | 1996-11-18 | 1999-05-18 | Powerchip Semiconductor Corp. | Method of manufacturing a crown-fin-pillar capacitor for high density drams |
| CN108428702A (zh) * | 2017-04-27 | 2018-08-21 | 睿力集成电路有限公司 | 动态随机存取存储器的制造方法 |
| CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
| CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
| CN209496851U (zh) * | 2019-03-29 | 2019-10-15 | 长鑫存储技术有限公司 | 双面电容结构、dram存储器 |
-
2019
- 2019-03-29 CN CN201910249105.3A patent/CN111755381A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5904537A (en) * | 1996-11-18 | 1999-05-18 | Powerchip Semiconductor Corp. | Method of manufacturing a crown-fin-pillar capacitor for high density drams |
| JPH10173148A (ja) * | 1996-12-13 | 1998-06-26 | Hitachi Ltd | 半導体記憶装置 |
| CN108428702A (zh) * | 2017-04-27 | 2018-08-21 | 睿力集成电路有限公司 | 动态随机存取存储器的制造方法 |
| CN108987346A (zh) * | 2017-06-02 | 2018-12-11 | 长鑫存储技术有限公司 | 半导体存储器及其制造方法 |
| CN108717936A (zh) * | 2018-06-27 | 2018-10-30 | 长鑫存储技术有限公司 | 双面电容器结构及其制备方法 |
| CN209496851U (zh) * | 2019-03-29 | 2019-10-15 | 长鑫存储技术有限公司 | 双面电容结构、dram存储器 |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112928030A (zh) * | 2021-01-28 | 2021-06-08 | 长鑫存储技术有限公司 | 电容结构的处理方法及半导体结构 |
| US12048138B2 (en) | 2021-03-29 | 2024-07-23 | Changxin Memory Technologies, Inc. | Method for preparing semiconductor structure and semiconductor structure |
| WO2023010826A1 (zh) * | 2021-08-04 | 2023-02-09 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| TWI825814B (zh) * | 2021-08-10 | 2023-12-11 | 大陸商長鑫存儲技術有限公司 | 半導體結構、其版圖以及半導體器件 |
| CN116209248A (zh) * | 2022-08-08 | 2023-06-02 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209247A (zh) * | 2022-08-08 | 2023-06-02 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209249A (zh) * | 2022-08-08 | 2023-06-02 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209247B (zh) * | 2022-08-08 | 2024-02-20 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209249B (zh) * | 2022-08-08 | 2024-02-20 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| CN116209248B (zh) * | 2022-08-08 | 2024-02-23 | 北京超弦存储器研究院 | 动态存储器、其制作方法、读取方法及存储装置 |
| WO2024152702A1 (zh) * | 2023-01-18 | 2024-07-25 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111755381A (zh) | 双面电容结构及其形成方法、dram存储器 | |
| US10672864B2 (en) | Manufacturing method of semiconductor memory device | |
| US8575680B2 (en) | Semiconductor device having air gap and method of fabricating the same | |
| CN209496851U (zh) | 双面电容结构、dram存储器 | |
| CN113078115B (zh) | 半导体结构及其形成方法 | |
| CN109427786B (zh) | 半导体存储装置及其制作工艺 | |
| CN103534807A (zh) | 具有用于嵌入式动态随机存取存储器（edram）的集成双壁电容器的半导体结构及其形成方法 | |
| US20230422474A1 (en) | Memory and forming method thereof | |
| US20240130113A1 (en) | Semiconductor device including integrated capacitor and vertical channel transistor and methods of forming the same | |
| CN114420641A (zh) | 半导体结构的形成方法以及半导体结构 | |
| CN115696913A (zh) | 半导体器件 | |
| US11723190B2 (en) | Capacitor structure and method for manufacturing same | |
| US20200020711A1 (en) | Memory device and method of fabricating the same | |
| US20230413512A1 (en) | Memory and forming method thereof | |
| WO2024037164A1 (zh) | 半导体器件及其形成方法 | |
| US20230389261A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20230413515A1 (en) | Semiconductor structure and manufacturing method thereof, memory chip and electronic device | |
| WO2023155339A1 (zh) | 一种半导体器件的制造方法、半导体器件及堆叠器件 | |
| US7413951B2 (en) | Stacked capacitor and method for producing stacked capacitors for dynamic memory cells | |
| WO2024016753A1 (zh) | 三维半导体结构及其形成方法 | |
| US20230065654A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| US20230389268A1 (en) | Semiconductor structure and manufacturing method thereof | |
| US20230016905A1 (en) | Semiconductor structure, method for manufacturing semiconductor structure, and memory | |
| US20210376059A1 (en) | Method for preparing hole in semiconductor device, method for preparing semiconductor device, and semiconductor device | |
| JP3608324B2 (ja) | 半導体記憶装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |