CN112054026A - 存储器及其形成方法 - Google Patents
存储器及其形成方法 Download PDFInfo
- Publication number
- CN112054026A CN112054026A CN201910489911.8A CN201910489911A CN112054026A CN 112054026 A CN112054026 A CN 112054026A CN 201910489911 A CN201910489911 A CN 201910489911A CN 112054026 A CN112054026 A CN 112054026A
- Authority
- CN
- China
- Prior art keywords
- substrate
- dielectric layer
- memory
- metal heat
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明涉及一种存储器及其形成方法,所述存储器包括:第一基底,所述第一基底包括第一衬底、形成于所述第一衬底正面上的存储阵列以及覆盖所述存储阵列的第一介质层;第二基底,所述第二基底包括第二衬底、形成于所述第二衬底正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层;金属散热线,形成于所述第一介质层和/或第二介质层内;所述第一基底和第二基底堆叠键合连接。所述存储器的存储密度提高。
Description
技术领域
本发明涉及半导体技术领域,尤其涉及一种存储器及其形成方法。
背景技术
DRAM(动态随机存取存储器,Dynamic Random Access Memory)技术属于集成电路重要的存储技术,为了提高DRAM存储器的密度和容量,DRAM工艺也越来越复杂,不断地缩小器件的尺寸,所带来的器件的负效应也越来越大。
现有的提高DRAM密度和容量的方法都是在一片晶圆上同时形成逻辑器件和存储器件,这样势必需要在有限的晶圆面积上不断缩小器件尺寸,增加工艺复杂度以及器件尺寸缩小带来的负效应。
如何进一步提高DRAM的密度和容量,且避免负效应,是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是,提供一种存储器及其形成方法,提高存储器的存储密度。
为了解决上述问题,本发明提供了一种存储器,包括:第一基底,所述第一基底包括第一衬底、形成于所述第一衬底正面上的存储阵列以及覆盖所述存储阵列的第一介质层;第二基底,所述第二基底包括第二衬底、形成于所述第二衬底正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层;金属散热线,形成于所述第一介质层和/或所述第二介质层内;所述第一基底和所述第二基底堆叠键合连接。
可选的,所述存储阵列为DRAM存储阵列。
可选的,所述第一介质层和所述第二介质层内均形成有互连结构,所述互连结构包括若干层互连线。
可选的,所述金属散热线与至少一层所述互连线位于同一层。
可选的,所述金属散热线至少一端延伸至所述存储器边缘,与所述存储器外部之间通过一保护层隔离,所述保护层覆盖所述金属散热线端部。
可选的,所述第一介质层和所述第二介质层表面相对键合。
可选的,还包括:贯穿所述第二基底与所述第一基底内互连结构连接的深通孔连接部。
可选的,还包括:位于所述第二基底背面且连接所述深通孔连接部的焊垫,以及覆盖所述第二基底背面且与所述焊垫表面齐平的保护层。
可选的,所述第一衬底背面和第二衬底背面相对键合连接;或者所述第一介质层与所述第二衬底的背面相对键合连接;或者所述第二介质层与所述第一衬底的背面相对键合连接。
为解决上述问题,本发明的技术方案还提供一种存储器的形成方法,包括:提供第一基底,所述第一基底包括第一衬底、形成于所述第一衬底正面上的存储阵列以及覆盖所述存储阵列的第一介质层;提供第二基底,所述第二基底包括第二衬底、形成于所述第二衬底正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层,所述第一介质层和/或所述第二介质层内形成有金属散热线;将所述第一基底和所述第二基底堆叠键合连接。
可选的,所述存储阵列为DRAM存储阵列。
可选的,所述第一介质层和第二介质层内均形成有互连结构,所述互连结构包括若干层互连线,以及各层互连线之间的导电柱。
可选的,在形成任一层或多层所述互连线的同时形成所述金属散热线。
可选的,所述金属散热线至少一端延伸至所述存储器边缘,与所述存储器外部之间通过一保护层隔离,所述保护层覆盖所述金属散热线端部。
可选的,将所述第一介质层和所述第二介质层表面相对键合。
可选的,还包括:形成贯穿所述第二基底,与所述第一基底内互连结构连接的深通孔连接部。
可选的,还包括:形成位于所述第二基底背面且连接所述深通孔连接部的焊垫,以及覆盖所述第二基底背面且与所述焊垫表面齐平的保护层。
可选的,将所述第一基底和所述第二基底堆叠键合连接的方法包括:将所述第一衬底背面和第二衬底背面相对键合连接;或者将所述第一介质层与所述第二衬底的背面相对键合连接;或者将所述第二介质层与所述第一衬底的背面相对键合连接。
本发明的存储器的存储阵列和逻辑电路分别形成于两个基底内,再通过堆叠键合方式,将存储阵列和逻辑电路的基底堆叠,从而可以提高单位面积内的存储器存储密度。
进一步的,至少一个基底的介质层内形成有金属散热线,通过金属散热线向外散热,避免由于基底堆叠造成存储器内部热量过大的问题。
进一步的,所述金属散热线可以与基底内的互连结构内的互连线同时形成,无需增加额外的工艺步骤,不会增加工艺成本;并且,所述金属散热线的位置可以根据互连线分布密度进行设置,提高金属层内的金属分布均匀性,改善刻蚀负载效应以及提高化学机械研磨的均匀性。
附图说明
图1至图5为本发明的具体实施方式的存储器的形成过程的结构示意图。
具体实施方式
下面结合附图对本发明提供的存储器及其形成方法的具体实施方式做详细说明。
请参考图1至图5,为本发明一具体实施方式的存储器的形成过程的结构示意图。
请参考图1,提供第一基底100,所述第一基底100包括第一衬底110、形成于所述第一衬底110正面上的存储阵列以及覆盖所述存储阵列的第一介质层120。
所述第一衬底110为半导体衬底,例如单晶硅衬底、锗硅衬底、绝缘体上硅衬底等。所述第一衬底110内具有浅沟槽隔离结构(STI,Shallow Trench Isolation)。
该具体实施方式中,所述存储阵列为DRAM存储阵列,所述DRAM存储阵列由多个DRAM存储单元构成。
所述DRAM存储单元包括:形成于所述衬底110上的存取晶体管102,以及连接所述存取晶体管102源极1021的电容103。
所述第一介质层120内形成有互连结构,包括若干层互连线,以及各层互连线之间的导电柱。该具体实施方式中,所述互连结构包括第一层互连线,所述第一层互连线内包括位线121、字线122,所述位线121通过导电柱123连接至所述存取晶体管102的漏极1022,所述字线122通过另一导电柱123连接至所述存取晶体管102的栅极1023;所述电容103通过另一导电柱123连接至所述存取晶体管102的源极1021。
所述互连结构还包括顶层互连线124分别通过导电柱123连接至所述位线121、字线122以及电容103的上极板。
在本发明的其他具体实施方式中,所述互连结构还包括三层及三层以上的互连线,各层互连线之间通过导电柱连接。
所述第一介质层120覆盖整个所述存储阵列以及互连结构,所述第一介质层120可以为包含多层子介质层的堆叠结构。该具体实施方式中,所述第一介质层120的材料为氧化硅。
所述第一介质层120内还形成有金属散热线125。该具体实施方式中,所述金属散热线125与所述顶层互连线124位于同一层,可以在形成所述顶层互连线124的同时,形成所述金属散热线125,无需增加额外的工艺步骤。所述金属散热线125的材料与所述顶层互连线124的材料相同,可以为铜、银或钨等。所述金属散热线125与所述互连结构之间没有电连接关系,因此,处于电浮接状态,不会带来寄生电容。
所述顶层互连线124及金属散热线125的形成过程包括:形成金属层,对所述金属层进行刻蚀,形成顶层互连线124及金属散热线125;形成覆盖所述顶层互连线124及金属散热线125的介质材料层,并采用化学机械研磨工艺对所述介质材料层进行平坦化处理。所述金属散热线125可以形成于所述顶层互连线124的密度较小的位置处,使得所述顶层互连线124以及金属散热线125所在的子介质层内金属密度分布均匀,从而可以改善金属分布不均匀带来的刻蚀负载以及化学机械研磨工艺的不均匀性问题。
请参考图2A,为所述金属散热线125的俯视示意图。该具体实施方式中,所述第一介质层120内形成有位于同一层的若干金属散热线125,所述金属散热线125为长条状,两端均延伸至所述第一介质层120的边缘,暴露于第一介质层120外部,便于向外部散热。在其他具体实施方式中,所述金属散热线125也可以仅有一端延伸至第一介质层120的边缘。
在其他具体实施方式中,所述金属散热线125也可以为曲线,以增加所述金属散热线125的长度,提高所述金属散热线125的散热面积。所述金属散热线125的尺寸以及与相邻的顶层互连线124之间的间距等关键参数满足存储器形成工艺的设计规则。
在其他具体实施方式中,还可以在形成所述互连结构的其他层的互连线时,形成金属散热线,使得至少两层的互连线所在的子介质层内均形成有金属散热线,以提高所述金属散热线的数量,提高散热效果。
由于越靠近所述存储阵列,所述存储器产生的热量越大,从而可以在形成所述互连结构的第一层互连线时形成所述金属散热线125,使得形成的金属散热线125与所述位线121、字线122位于同一层内,与所述存储单元距离较近。
请参考图2B,为本发明另一具体实施方式的金属散热线125的俯视示意图。该具体实施方式中,所述金属散热线125端部未直接暴露于第一介质层120外部,所述金属散热线125端部覆盖有保护层126,即所述金属散热线与存储器外部之间通过一保护层126隔离,所述保护层126用于保护所述金属散热线125,避免所述金属散热线125直接暴露于空气中,被空气中水汽氧化或腐蚀。
所述保护层126可以在形成覆盖金属散热线125的介质材料时形成。
请参考图3,提供第二基底200,所述第二基底200包括第二衬底210、形成于所述第二衬底210正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层220。
所述第二衬底210为半导体衬底,例如单晶硅衬底、锗硅衬底、绝缘体上硅衬底等。所述第二衬底210内具有浅沟槽隔离结构STI。
所述逻辑电路主要包括晶体管,图3中,仅以部分晶体管作为逻辑电路的示意。
所述第二介质层220的材料为氧化硅,所述第二介质层220内形成有互连结构,包括互连线221以及导电柱222,所述互连线221通过导电柱222对应连接至晶体管的源极、漏极以及栅极,将各个晶体管连接成逻辑电路。
该具体实施方式中,所述第二介质层220内的互连结构仅包括一层互连线,在其他具体实施方式中,所述互连结构还可以包括两层及两层以上的互连线,各层互连线之间通过导电柱连接。
所述第二介质层220内还形成有金属散热线223。可以在形成所述互连线221的同时形成所述金属散热线223,所述金属散热线223既用于散热,还可以提高互连线221所在介质层内的金属分布均匀性,改善由于金属分布不均匀造成的刻蚀负载效应以及化学机械研磨不均匀的问题。所述金属散热线223至少一端延伸至所述第二介质层220的边缘,暴露于存储器外部或与存储器外部之间通过一保护层126隔离。
在其他具体实施方式中,可以仅在所述第一介质层120内或仅在所述第二介质层120内形成金属散热线。
请参考图4,将第一基底100和第二基底200堆叠键合连接。
该具体实施方式中,将所述第一介质层120和所述第二介质层220表面相对键合。通过含氢的等离子体将所述第一介质层120和第二介质层220的表面改性成亲水性,在一定温度压力下产生氢键,完成键合,键合界面为Si-O-Si键结合。
该具体实施方式中,在将所述第一基底100与所述第二基底200键合时,需要在惰性气体氛围中,使所述第一介质层120与所述第二介质层220表面接触,并向所述第一基底100和所述第二基底200施加压力挤压所述第一基底100和所述第二基底200,在温度200℃~400℃之间加热2h~4h。例如,加热温度可以为200℃、250℃、300℃、350℃或400℃,加热时间可以为2h、3h或4h。在该具体实施方式中,通过向所述第一基底100和所述第二基底200施加外力,可以使所述第一基底100和所述第二基底200紧密接触,键合效果较好。
在键合之前,还可以先将所述第二基底200的第二衬底210背面减薄。由于所述第二基底200内形成的是逻辑电路,通常逻辑电路内的器件尺寸较大,在采用研磨等方式对第二衬底210背面进行减薄的过程中,对逻辑电路内器件影响较小。
请参考图5,形成贯穿所述第二基底200且与所述第一基底100内互连结构连接的深通孔连接部310。
所述深通孔连接部310贯穿所述第二基底200,同时连接所述第一介质层120内的顶层互连线124与所述第二介质层220内的顶层互连线221,从而将所述存储阵列与所述逻辑电路之间形成电连接。所述深通孔连接部310的形成方法包括:形成贯穿所述第二基底200至顶层互连线124的深通孔,在所述深通孔内填充金属材料,并进行平坦化,形成所述深通孔连接部310。
该具体实施方式中,还包括在所述第二衬底210背面形成连接所述深通孔连接部310的焊垫320以及与所述焊垫320表面齐平的保护层330。
该具体实施方式中,优选的,形成贯穿第二基底200的深通孔连接部310。由于所述第二基底200内的逻辑电路器件密度通常低于所述的第一基底100内的存储阵列的器件密度,因此有利于提高所述深通孔连接部310的尺寸,降低形成所述深通孔连接部310的工艺难度。
在其他具体实施方式中,也可以形成贯穿所述第一基底100的深通孔连接部310。
所述第一基底100的正面为所述第一介质层120的表面,所述第二基底200的正面为所述第二介质层220的表面,所述第一基底100的背面为所述第一衬底110的与所述第一介质层120相对的另一侧表面,即所述第一衬底110的背面;所述第二基底200的背面为所述第二衬底210的与所述第二介质层220相对的另一侧表面,即所述第二衬底210的背面。在其他具体实施方式中,所述第一基底100和第二基底200之间的键合,也可以通过所述第一基底100和第二基底200的背面相互键合连接;或者第一介质层120与所述第二基底200的背面键合连接;或者所述第二介质层220与所述第一基底100的背面键合连接。
在其他具体实施方式中,所述第一介质层120和第二介质层220表面均可以暴露出互连结构的部分表面,在将第一基底100和第二基底200键合连接时,采用混合键合工艺,互连结构表面之间采用金属键合连接,第一介质层120和第二介质层220之间采用介质层键合连接,在完成第一基底100和第二基底200键合的同时,实现第一基底100和第二基底200内的互连结构之间的电连接,从而实现逻辑电路与存储阵列之间的电连接。
上述存储器的形成方法,将存储器的存储阵列和逻辑电路分别形成于两个基底内,再通过堆叠键合方式,将存储阵列和逻辑电路的基底堆叠,从而可以提高单位面积内的存储器存储密度。进一步,至少一个基底的介质层内形成金属散热线,通过金属散热线向外散热,避免由于基底堆叠造成存储器内部热量过大的问题。
进一步的,所述金属散热线可以与基底内的互连结构内的互连线同时形成,无需增加的额外的工艺步骤,不会增加工艺成本;并且,所述金属散热线的位置可以根据互连线分布密度进行设置,提高金属层内的金属分布均匀性,改善刻蚀负载效应以及提高化学机械研磨的均匀性。
本发明的具体实施方式,还提供一种采用上述方法形成的存储器。
请参考图5,为本发明一具体实施方式的存储器的结构示意图。
所述存储器包括:第一基底100,所述第一基底100包括第一衬底110、形成于所述第一衬底110正面上的存储阵列以及覆盖所述存储阵列的第一介质层120;第二基底200,所述第二基底200包括第二衬底210、形成于所述第二衬底210正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层220。
所述第一衬底110为半导体衬底,例如单晶硅衬底、锗硅衬底、绝缘体上硅衬底等。所述第一衬底110内具有浅沟槽隔离结构STI。
该具体实施方式中,所述存储阵列为DRAM存储阵列,所述DRAM存储阵列由多个DRAM存储单元构成。所述DRAM存储单元包括:形成于所述第一衬底110上的存取晶体管102,以及连接所述存取晶体管102源极1021的电容103。
所述第一介质层120内形成有互连结构,所述互连结构包括若干层互连线,以及各层互连线之间的导电柱。该具体实施方式中,所述互连结构包括第一层互连线,所述第一层互连线内包括位线121、字线122,所述位线121通过导电柱123连接至所述存取晶体管102的漏极1022,所述字线122通过导电柱123连接至所述存取晶体管102的栅极1023;所述电容103通过导电柱123连接至所述存取晶体管102的源极1021。
所述第一介质层120内的互连结构还包括顶层互连线124分别通过导电柱123连接至所述位线121、字线122以及电容103的上极板。在本发明的其他具体实施方式中,所述互连结构还包括三层及三层以上的互连线,各层互连线之间通过导电柱连接。
所述第二衬底210为半导体衬底,例如单晶硅衬底、锗硅衬底、绝缘体上硅衬底等。所述第二衬底210内具有浅沟槽隔离结构STI。所述逻辑电路主要包括晶体管,图5中,仅以部分晶体管作为逻辑电路的示意。
所述第二介质层220的材料为氧化硅,所述第二介质层220内形成有互连结构,包括互连线221以及导电柱222,所述互连线221通过导电柱222对应连接至晶体管的源极、漏极以及栅极,将各个晶体管连接成逻辑电路。该具体实施方式中,所述第二介质层220内的互连结构仅包括一层互连线,在其他具体实施方式中,所述互连结构还可以包括两层及两层以上的互连线,各层互连线之间通过导电柱连接。
所述第一基底100和第二基底200堆叠键合连接,该具体实施方式中,所述第一介质层110和所述第二介质层210的表面键合连接。在其他具体实施方式中,所述第一基底100和第二基底200之间还可以采用其他键合方式。例如,所述第一基底100和第二基底200之间的键合,也可以通过所述第一基底100和第二基底200的背面相互键合连接;或者第一介质层120与所述第二基底200的背面键合连接;或者所述第二介质层220与所述第一基底100的背面键合连接。
所述存储器还包括金属散热线,位于所述第一介质层110和/或所述第二介质层220内。该具体实施方式中,所述第一介质层110内形成有金属散热线125,所述金属散热线125与所述第一介质层110内的顶层互连线124位于同一层;所述第二介质层210内形成有金属散热线223,所述金属散热线223与所述第二介质层210内的顶层互连线221位于同一层。
所述金属散热线223和金属散热线125的至少一端延伸至所述存储器的边缘,暴露于所述存储器外部,以将存储器内部的热量向外部散发。较佳的,为了保护所述金属散热线223和金属散热线125,所述金属散热线223和金属散热线125端部与所述存储器外部之间还可以通过一保护层隔离,所述保护层覆盖所述金属散热线端部。所述保护层可以为氧化硅或氮化硅层,所述保护层的厚度较小,以避免影响所述金属散热线的散热效率。
所述存储器还包括贯穿所述第二基底200,与所述第一基底100内互连结构连接的深通孔连接部310。所述深通孔连接部310同时连接所述第一介质层120内的顶层互连线124与所述第二介质层220内的顶层互连线221,从而将所述存储阵列与所述逻辑电路之间形成电连接。
所述存储器还包括位于所述第二衬底210背面连接所述深通孔连接部310的焊垫320以及与所述焊垫320表面齐平的保护层330。
上述存储器的存储阵列和逻辑电路分别形成于两个基底内,两个基底堆叠键合连接,从而可以提高单位面积内的存储器存储密度。进一步,至少一个基底的介质层内形成有金属散热线,通过金属散热线向外散热,避免由于基底堆叠造成存储器内部热量过大的问题。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (18)
1.一种存储器,其特征在于,包括:
第一基底,所述第一基底包括第一衬底、形成于所述第一衬底正面上的存储阵列以及覆盖所述存储阵列的第一介质层;
第二基底,所述第二基底包括第二衬底、形成于所述第二衬底正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层;
金属散热线,形成于所述第一介质层和/或所述第二介质层内;
所述第一基底和所述第二基底堆叠键合连接。
2.根据权利要求1所述的存储器,其特征在于,所述存储阵列为DRAM存储阵列。
3.根据权利要求1所述的存储器,其特征在于,所述第一介质层和所述第二介质层内均形成有互连结构,所述互连结构包括若干层互连线。
4.根据权利要求3所述的存储器,其特征在于,所述金属散热线与至少一层所述互连线位于同一层。
5.根据权利要求1所述的存储器,其特征在于,所述金属散热线至少一端延伸至所述存储器边缘,与所述存储器外部之间通过一保护层隔离,所述保护层覆盖所述金属散热线端部。
6.根据权利要求1所述的存储器,其特征在于,所述第一介质层和所述第二介质层表面相对键合。
7.根据权利要求1所述的存储器,其特征在于,还包括:贯穿所述第二基底与所述第一基底内互连结构连接的深通孔连接部。
8.根据权利要求7所述的存储器,其特征在于,还包括:位于所述第二基底背面且连接所述深通孔连接部的焊垫,以及覆盖所述第二基底背面且与所述焊垫表面齐平的保护层。
9.根据权利要求1所述的存储器,其特征在于,所述第一衬底背面和第二衬底背面相对键合连接;或者所述第一介质层与所述第二衬底的背面相对键合连接;或者所述第二介质层与所述第一衬底的背面相对键合连接。
10.一种存储器的形成方法,其特征在于,包括:
提供第一基底,所述第一基底包括第一衬底、形成于所述第一衬底正面上的存储阵列以及覆盖所述存储阵列的第一介质层;
提供第二基底,所述第二基底包括第二衬底、形成于所述第二衬底正面上的逻辑电路以及覆盖所述逻辑电路的第二介质层,所述第一介质层和/或所述第二介质层内形成有金属散热线;
将所述第一基底和所述第二基底堆叠键合连接。
11.根据权利要求10所述的存储器的形成方法,其特征在于,所述存储阵列为DRAM存储阵列。
12.根据权利要求10所述的存储器的形成方法,其特征在于,所述第一介质层和所述第二介质层内均形成有互连结构,所述互连结构包括若干层互连线,以及各层所述互连线之间的导电柱。
13.根据权利要求12所述的存储器的形成方法,其特征在于,在形成任一层或多层所述互连线的同时形成所述金属散热线。
14.根据权利要求10所述的存储器的形成方法,其特征在于,所述金属散热线至少一端延伸至所述存储器边缘,与所述存储器外部之间通过一保护层隔离,所述保护层覆盖所述金属散热线端部。
15.根据权利要求10所述的存储器的形成方法,其特征在于,将所述第一介质层和所述第二介质层表面相对键合。
16.根据权利要求10所述的存储器的形成方法,其特征在于,还包括:形成贯穿所述第二基底,与所述第一基底内互连结构连接的深通孔连接部。
17.根据权利要求16所述的存储器的形成方法,其特征在于,还包括:形成位于所述第二基底背面且连接所述深通孔连接部的焊垫,以及覆盖所述第二基底背面且与所述焊垫表面齐平的保护层。
18.根据权利要求10所述的存储器的形成方法,其特征在于,将所述第一基底和所述第二基底堆叠键合连接的方法包括:将所述第一衬底背面和第二衬底背面相对键合连接;或者将所述第一介质层与所述第二衬底的背面相对键合连接;或者将所述第二介质层与所述第一衬底的背面相对键合连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910489911.8A CN112054026A (zh) | 2019-06-06 | 2019-06-06 | 存储器及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201910489911.8A CN112054026A (zh) | 2019-06-06 | 2019-06-06 | 存储器及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112054026A true CN112054026A (zh) | 2020-12-08 |
Family
ID=73608948
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910489911.8A Pending CN112054026A (zh) | 2019-06-06 | 2019-06-06 | 存储器及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112054026A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517291A (zh) * | 2021-04-19 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
-
2019
- 2019-06-06 CN CN201910489911.8A patent/CN112054026A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113517291A (zh) * | 2021-04-19 | 2021-10-19 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
CN113517291B (zh) * | 2021-04-19 | 2023-08-29 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10354987B1 (en) | Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same | |
US10354980B1 (en) | Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same | |
JP7273183B2 (ja) | 3次元メモリデバイスを形成するための方法 | |
WO2019182657A1 (en) | Three-dimensional memory device containing bonded chip assembly with through-substrate via structures and method of making the same | |
JP2022521618A (ja) | 複数の機能性チップを伴う三次元nandメモリデバイスの集積 | |
KR102501967B1 (ko) | 반도체 디바이스들의 형성 및 이송을 위한 재사용가능 지지 기판 및 이를 사용하는 방법들 | |
US11107794B2 (en) | Multi-wafer stack structure and forming method thereof | |
US11164840B2 (en) | Chip interconnection structure, wafer interconnection structure and method for manufacturing the same | |
US8710650B2 (en) | Semiconductor devices having through electrodes and methods of fabricating the same | |
US11594514B2 (en) | Semiconductor device and method of manufacturing the same | |
CN112530863B (zh) | 用于裸片对裸片进行键合的方法和结构 | |
US20230129339A1 (en) | Semiconductor device and manufacturing method thereof | |
CN109727990B (zh) | 一种三维存储器及其制造方法 | |
TWI743406B (zh) | 製作三維記憶體結構的方法、三維記憶體結構、三維記憶體裝置以及電子設備 | |
US11967538B2 (en) | Three dimensional IC package with thermal enhancement | |
CN209785939U (zh) | 存储器 | |
US20230307413A1 (en) | Methods for multi-wafer stacking and dicing | |
TW202008591A (zh) | 記憶體結構及其形成方法 | |
CN112054026A (zh) | 存储器及其形成方法 | |
CN116613080A (zh) | 半导体器件及其制作方法 | |
US20220336356A1 (en) | Semiconductor Device and Method of Manufacture | |
US20220293561A1 (en) | Semiconductor device and method of manufacturing the same | |
US20230402415A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
CN112740404B (zh) | 存储器件及其制造方法 | |
CN109860104B (zh) | 键合结构及其形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |