JP2009010318A - キャパシタの製造方法 - Google Patents

キャパシタの製造方法 Download PDF

Info

Publication number
JP2009010318A
JP2009010318A JP2007337412A JP2007337412A JP2009010318A JP 2009010318 A JP2009010318 A JP 2009010318A JP 2007337412 A JP2007337412 A JP 2007337412A JP 2007337412 A JP2007337412 A JP 2007337412A JP 2009010318 A JP2009010318 A JP 2009010318A
Authority
JP
Japan
Prior art keywords
manufacturing
storage node
capacitor according
film
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007337412A
Other languages
English (en)
Inventor
Ki-Jung Lee
起 正 李
Saisei Ro
載 盛 盧
Seung Jin Yeom
勝 振 廉
Kanso So
翰 相 宋
Deok-Sin Kil
▲ドク▼ 信 吉
Eidai Kin
榮 大 金
Jin-Hyock Kim
珍 赫 金
Kwan-Woo Do
官 佑 都
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009010318A publication Critical patent/JP2009010318A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】円筒状のストレージノード構造を形成するためのウェットエッチング及び乾燥処理のとき、ストレージノードブリッジの原因となるリーニング現象を防止することができるキャパシタの製造方法を提供する。
【解決手段】セル領域と周辺回路領域とを備える基板２１上に形成された円筒状のストレージノード２５の上部を露出させるステップと、ストレージノード２５の露出した上部を支える非晶質カーボンのメッシュ状支持体２６Ｃを形成するステップと、支持体２６Ｃ上にキャッピング膜を形成するステップと、周辺回路領域を開放させ、かつ、セル領域を覆うマスクを用いて周辺回路領域のキャッピング膜を除去するステップと、マスクと周辺回路領域との支持体２６Ｃを除去するステップと、セル領域に残っているキャッピング膜とセル領域及び周辺回路領域に残っている犠牲膜とを除去するステップと、セル領域に残っている支持体を除去するステップとを含む。
【選択図】図３Ｈ

Description

本発明は、半導体素子の製造方法に関し、特に、キャパシタの製造方法に関する。
近年、微細化された半導体素子の製造技術の急速な進歩によってメモリ製品の高集積化が加速化し、単位セル面積が顕著に減少し、かつ、動作電圧の低電圧化がなされている。しかし、記憶素子の動作に必要な充電容量は、セル面積の減少にもかかわらず、ソフトエラーの発生とリフレッシュ時間の短縮とを防止するために、２５ｆＦ／ｃｅｌｌ以上の十分なキャパシタ容量が依然として求められている。
このような状況で、ＨｆＯ２及びＺｒＯ２といった高い誘電率を有する高誘電膜が開発され、１０±２Å程度の等価酸化膜厚（Ｔｏｘ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）を確保して、凹形状のストレージノード構造に基づくＭＩＭキャパシタを８０ｎｍ級のＤＲＡＭ製品に採用している。しかし、７０ｎｍ級以下の金属配線工程が適用される半導体ＤＲＡＭ製品群において、凹形状のストレージノードでは有効面積を０．８５μｍ２／ｃｅｌｌ以上に十分に確保することができず、実際には２５ｆＦ／ｃｅｌｌ以上のセルキャパシタンスを得ることができていない。
したがって、円筒状（ｃｙｌｉｎｄｅｒ）構造を採用したＭＩＭキャパシタを６０ｎｍ級以下で採用して製品開発を行っている状況である。
図１は、従来技術に係る円筒状構造のストレージノードを示す断面図であって、下部層１１上に円筒状のストレージノード１２が複数形成されている。円筒状のストレージノード１２構造を形成するためには、犠牲膜のウェットエッチング（これをフルディップアウト（ｆｕｌｌ ｄｉｐ ｏｕｔ）という）及び乾燥処理を必ず行う。
しかし、ストレージノード１２の高さＨと幅（直径）Ｗとの比率（Ｈ：Ｗ）が１２：１を超えると、円筒状のストレージノード構造を形成するためのウェットエッチングの後に行う乾燥処理において、隣接するストレージノード間に残っていたウォーターマークが蒸発してリーニング現象が発生する。
このようなリーニング現象によって、結果的に図２に示すように、ストレージノードブリッジ（ＳＮ ｂｒｉｄｇｅ）即ちストレージノード間の接合によるデュアルビット不良（ｄｕａｌ ｂｉｔ ｆａｉｌ）が発生するため、ストレージノードの高さを増大させて、２５ｆＦ／ｃｅｌｌ以上のキャパシタ容量を安定的に得る方法も限界に達している。
図２は、従来技術に係るストレージノードブリッジを示す図であって、隣接するストレージノード間のリーニング（傾斜）によってブリッジが発生していることが分かる。
したがって、６０ｎｍ級以下ではこのような限界を克服することができる代替技術が要求されている。
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであって、その目的は、円筒状のストレージノード構造を形成するためのウェットエッチング及び乾燥処理のとき、ストレージノードブリッジの原因となるリーニング現象を防止することができるキャパシタの製造方法を提供することにある。
また、本発明の他の目的は、工程の単純化及びプロセス余裕度（ｐｒｏｃｅｓｓ ｗｉｎｄｏｗ）を向上させることができるキャパシタの製造方法を提供することにある。
上記目的を達成するための本発明は、基板上に複数のトレンチを有する犠牲膜を形成するステップと、複数の前記トレンチ内部に円筒状のストレージノードを形成するステップと、前記犠牲膜を一部除去して前記ストレージノードの上部を露出させるステップと、前記ストレージノードの露出した上部を支える支持体を形成するステップと、該支持体の下に残っている犠牲膜を除去するステップと、前記支持体を除去するステップとを含む。
また、本発明は、セル領域と周辺回路領域とを備える基板における前記セル領域上に、複数のトレンチを有する犠牲膜を形成するステップと、複数の前記トレンチ内部に円筒状のストレージノードを形成するステップと、前記犠牲膜を一部除去して前記ストレージノードの上部を露出させるステップと、前記ストレージノードの露出した上部を支える支持体を形成するステップと、該支持体上にキャッピング膜を形成するステップと、前記周辺回路領域を開放させ、かつ、セル領域を覆うマスクを用いて前記周辺回路領域のキャッピング膜を除去するステップと、前記マスクと前記周辺回路領域の支持体とを除去するステップと、前記セル領域に残っているキャッピング膜と前記セル領域及び周辺回路領域に残っている犠牲膜とを除去するステップと、前記セル領域に残っている支持体を除去するステップとを含む。
本発明によれば、メッシュ状の非晶質カーボン支持体を用いることによって、円筒状のストレージノードの形成時、高さの増大によって縦横比が１２：１以上に増大しても、ストレージノードのリーニング現象を防止することができる。これによって、７０ｎｍ級以下の半導体キャパシタ素子を集積するとき、ストレージノードの有効面積の増大効果によってセルキャパシタンスを増大させることができる。
また、６０ｎｍ級以下の金属配線過程が適用される半導体メモリ製品群の円筒状のストレージノードを備えるキャパシタ素子において、ストレージノードの縦横比の限界水準である１２：１を克服することができる本発明のストレージノードの形成方法を採用すれば、生産歩留まりの向上という側面における欠陥を最小化することができ、より大きなキャパシタ容量を確保し、かつ、製品の耐久性と信頼性を同時に向上させることができる。
以下、添付された図面を参照して本発明の好ましい実施形態をより詳細に説明する。
本発明は、６０ｎｍ以下の半導体ＤＲＡＭ集積工程に用いられる円筒状構造のストレージノードを形成する過程において、ストレージノードの面積を増大させて、より大きいセルキャパシタンスを得るために、電極の高さを増大させるとき、ウェットエッチング過程において、隣接するストレージノード間のリーニング現象によるブリッジが形成されて、デュアルビット不良が発生する問題を解決することによって、円筒状構造のストレージノードの高さを一定水準以上に増大させることができないという従来の限界を克服する方法に関する。
円筒状構造のストレージノードを形成するためには、希釈されたフッ酸（ＨＦ）又はＢＯＥ（ＮＨ４ＦとＨＦとの混合溶液）を用いたウェットエッチングと乾燥処理とを必ず行わなければならない。このとき、ストレージノードは、疎水性を有するため、上記のような溶液に浸してから処理槽へ移動する間にウォーターマークが形成され、そのため、隣接するストレージノード間にブリッジが形成される。従って、リンス槽への移動中にウォーターマークが生成されることを防止し、また、後続の乾燥処理においてもウォーターマークの生成を防がなければならない。
しかし、現在まで、リーニング現象の原因であるウォーターマークの生成は、ストレージノードの表面張力、接触角、及び高さが大きくなるほど、そして、ストレージノードの慣性モーメントとヤング率（Ｙｏｕｎｇ’ｓ ｍｏｄｕｌｕｓ）の値とが小さくなるほど増加することが理解されているだけであり、実際にウェットエッチングと乾燥処理とにおいてリーニング現象の原因となるウォーターマークの生成を完全に防止することはできていない。
後述する実施形態は、ウェットエッチング（フルディップアウト）及び乾燥処理を行う過程において、ストレージノードが傾かないように、隣接するストレージノード間に、物理的な力で支えられるメッシュ状の支持体を形成してウェットエッチング及び乾燥処理を行い、その後、支持体を除去する方法である。
上記方法を実現するために、支持体の役割をする物質として、プラズマ化学気相蒸着法によって蒸着した非晶質カーボンを用いる。そして、メモリセルアレイ領域における円筒状のストレージノードの規則的なジグザグ配列によって生じる長手軸（長軸及び対角線）方向への開放領域の比率を調整して、ストレージノードの上部に段差被覆性（ｓｔｅｐ ｃｏｖｅｒａｇｅ）の非常に低い非晶質カーボンを蒸着した後、ドライエッチングによるスペーサエッチング方式によって、ストレージノードの最上部にメッシュ状の支持体を形成する方法を使用する。
特に、非晶質カーボン層からなるメッシュ状の支持体をストレージノードの上部に形成するためには、ドライエッチングとウェットエッチングとを少なくとも１回以上繰り返すパターニング過程を経なければならない。このとき、ポリマーの残留又は非晶質カーボンの塊のような欠陥が常に発生する可能性がある。したがって、本発明では、このように製品の歩留まりを大きく低下させる硬化性不良の要因である欠陥を効果的に制御することができ、かつ、量産性を備えた一連の非晶質カーボンからなるメッシュ状の支持体を形成することができる工程を用いる。
後述する実施形態は、高さと幅との比率が１２：１以上の高縦横比を有する円筒状のストレージノードを備えるキャパシタの製造方法である。
図３Ａ〜図３Ｉは、本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための各工程における断面図である。
図３Ａに示すように、ワードライン（図示せず）、ビットライン（図示せず）及び層間絶縁膜が形成された基板２１を準備する。このとき、層間絶縁膜は多層構造であり、その材質は酸化膜であり得る。基板２１は、セル領域と周辺回路領域とに区分され、セル領域はまたＡ−Ａ’領域とＢ−Ｂ’領域とに区分される。ここで、Ａ−Ａ’領域とＢ−Ｂ’領域とは、キャパシタのストレージノードがジグザグパターンに配置されることを想定して区分したものであって、Ａ−Ａ’領域は、隣接するストレージノード間の間隔が広い部分（符号Ｓ１で表す）であり、Ｂ−Ｂ’領域は、隣接するストレージノード間の間隔が狭い部分（符号Ｓ２で表す）である。
そして、図示していないが、基板２１にはストレージノードコンタクトプラグが形成されている。このとき、ストレージノードコンタクトプラグは、コンタクトホールの形成後にポリシリコン膜の蒸着、ＣＭＰ及びエッチバックによって形成する。また、ストレージノードコンタクトプラグの表面にはバリアメタル層が形成できる。バリアメタル層は、チタン膜（Ｔｉ）又はチタン窒化膜（ＴｉＮ）で形成することができ、また、チタン膜（Ｔｉ）とチタン窒化膜（ＴｉＮ）との積層膜で形成することもできる。
続いて、基板２１上にエッチングバリア膜２２と犠牲膜２３とを積層する。このとき、エッチングバリア膜２２はシリコン窒化膜であり、犠牲膜２３は酸化膜である。好ましくは、犠牲膜２３は、ＰＥ−ＴＥＯＳ、ＢＰＳＧ、ＰＳＧ及びＵＳＧからなる群の中から選ばれた少なくとも１つ物質で形成された膜（単一膜又は二層以上の膜）であって、その厚さは２５０００Åである。一方、犠牲膜２３は、後続のフルディップアウトによって除去される物質であることから犠牲膜と記載する。
続いて、エッチングバリア膜２２にてエッチングが停止するように犠牲膜２３を選択的にエッチングし、引き続き、エッチングバリア膜２２を選択的にエッチングして、基板２１の一表面（好ましくは、ストレージノードコンタクトプラグ）を開放したトレンチ２４を形成する。このとき、トレンチ２４は、円筒状のストレージノードが形成されるホール構造であり、６０ｎｍ級以下の高集積ＤＲＡＭに適用するために、図４Ａに示すように、ジグザグパターンに配置される。
図４Ａは、円筒状のストレージノードが形成されるパターンの平面図であって、犠牲膜２３に、複数のトレンチ２４がジグザグパターンに配置されている。ジグザグパターンに配置されることによって、隣接するストレージノード間の間隔が異なるＡ−Ａ’領域とＢ−Ｂ’領域とが存在するようになる。
図３Ｂに示すように、トレンチ２４を含む第１結果物（図３Ａに示した状態の基板）の上表面に、ストレージノード２５として用いられる導電膜を蒸着し、ＣＭＰ又はドライエッチバックによって導電膜を分離する。これによって、ストレージノード２５は、トレンチ２４の内部において内壁と外壁とを有する円筒状構造になり、この円筒状構造の外壁は、犠牲膜２３及びエッチングバリア膜２２と接触する反面、内壁は、外部に露出する。ここで、ストレージノード２５は、「下部電極」ともいう。
好ましくは、ストレージノード２５として用いられる導電膜は、１００Å〜４００Åの範囲の厚さに蒸着する。ストレージノード２５として用いられる導電膜は、ＴｉＮ、Ｒｕ、ＲｕＯ２、ＴａＮ、Ｗ、ＷＮ、Ｉｒ、ＩｒＯ２及びＰｔからなる群の中から選ばれた何れか１つ又はその混合物の金属系物質である。これら導電膜は、ＣＶＤ法又はＡＬＤ法によって蒸着するか、又は、ＣＶＤ法及びＡＬＤ法の蒸着方法を部分的に応用したＰＣＶＤ法（Ｐｕｌｓｅｄ−ＣＶＤ）、ＳＦＤ法（Ｓｅｑｕｅｎｔｉａｌ Ｆｌｏｗ Ｄｅｐｏｓｉｔｉｏｎ）又はＭＡＬＤ法（Ｍｏｄｉｆｉｅｄ ＡＬＤ）といった方法によって蒸着する。
図４Ｂは、ストレージノード分離後の走査顕微鏡写真（ＳＥＭ）であって、ストレージノード間の間隔が狭い部分と広い部分とを有し、ジグザグパターンに配置されていることが分かる。
図３Ｃに示すように、ウェットエッチングを行って犠牲膜２３を一部除去する。このとき、ウェットエッチングは、希釈されたフッ酸又はＢＯＥ（ＮＨ４ＦとＨＦとの混合溶液）に浸して行う。このように、溶液に浸して行う処理をウェットディップアウト（ｗｅｔ ｄｉｐ ｏｕｔ）という。
このように、ウェットディップアウトによってストレージノード２５間の犠牲膜２３を除去するが、第１実施形態では、２０００Å〜２００００Å（最初の蒸着厚さ２５０００Åの８％〜８０％水準）の範囲の厚さを除去対象（セル領域基準、符号「Ｔ」で表す）として部分エッチングする。このような部分エッチングは、部分ウェットディップアウトであり、２０００Å以上の対象Ｔとして大きく除去するため、後に残っている犠牲膜２３を除去するためのフルディップアウト時間を減らすことができる。また、２０００Å以上の対象Ｔとして大きく除去すると、後続の非晶質カーボン層の蒸着時、Ａ−Ａ’領域に蒸着される非晶質カーボン層の底面部の厚さを１５０Å以下に薄く制御することができる。
部分ウェットディップアウトによって、ストレージノード２５の上部領域２５Ａが露出し、ストレージノード２５の残りの領域は、第１のエッチングされた犠牲膜２３Ａによって支えられる構造となる。
一方、部分ウェットディップアウトによって、周辺回路領域でも一部除去されて、第２のエッチングされた犠牲膜２３Ｂが残留する。ここで、周辺回路領域に残留する第２のエッチングされた犠牲膜２３Ｂは、セル領域に残留する第１のエッチングされた犠牲膜２３Ａよりも厚くなり得る。これは、部分ウェットディップアウト時、周辺回路領域におけるエッチングがセル領域におけるエッチングよりも更に広い部分で行われて、その分エッチング速度が遅いためである。
図３Ｄに示すように、露出したストレージノード２５の上部領域２５Ａを含む第２結果物（図３Ｃで示した状態の基板）の上表面に炭素系膜２６を蒸着する。炭素系膜２６は、非晶質カーボンを含むので、以下では非晶質カーボン層とも記す。非晶質カーボン層２６は、約５００Å〜約１５００Åの範囲の厚さに蒸着される。
このとき、非晶質カーボン層２６は、段差被覆性に乏しい状態、即ち、段差被覆性が少なくとも約２０％以下になるように蒸着する。このために、プラズマ化学気相蒸着法を用いて非晶質カーボン層２６を蒸着する。
このように非晶質カーボン層２６を蒸着すると、ストレージノード間の間隔が狭い部分Ｓ２と間隔が広い部分Ｓ１とで異なる形状に非晶質カーボン層２６が形成される。まず、間隔が狭い部分Ｓ２では、非晶質カーボン層２６が互いに重なって、ストレージノード２５間を一部埋める形で厚く蒸着され、間隔が広い部分Ｓ１では、スト非晶質カーボン層２６はレージノード２５間を埋めることなく薄く蒸着される。好ましくは、プラズマ化学気相蒸着法を用いると、オーバーハング形状（符号２６Ａ参照）に非晶質カーボン層２６が蒸着され、ストレージノード間の間隔が狭い部分Ｓ２では、オーバーハング２６Ａ同士が符号２６Ｂで示すように互いに接合されて厚さが厚くなる。
好ましくは、非晶質カーボン層２６の蒸着時、チャンバの温度は２００℃〜６００℃の範囲、圧力は１３３．３２２Ｐａ〜１３３３．２２Ｐａ（１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲であり、高周波電力（ＲＦ Ｐｏｗｅｒ）は１００Ｗ〜１ｋＷの範囲に維持する。カーボンソースはＣ３Ｈ６又はＣ９Ｈ１２であって、このカーボンソースを０．１ｓｌｍ〜５０ｓｌｍの範囲内で定量制御してチャンバ内部に注入し、蒸着特性（蒸着速度、蒸着厚さの均一度など）を安定化するか、又は、向上させるために、不活性気体雰囲気又は運搬ガスを０．１ｓｌｍ〜５０ｓｌｍの範囲で注入するが、できれば段差被覆性は、人為的に不良な状態に蒸着されるよう誘導する。不活性気体は、Ｈｅ又はＡｒを含む。
図４Ｃは、図３Ｄに示した非晶質カーボン層の蒸着後の走査顕微鏡写真であって、ストレージノード間の間隔が狭い部分が、ストレージノード間の間隔が広い部分よりも、より厚く蒸着されていることが分かる。
一方、部分ウェットディップアウトによって犠牲膜が一部除去されて露出したストレージノード２５の上部領域の高さが２０００Å以上であるため、間隔が広い部分Ｓ１の底面部で蒸着される非晶質カーボン層２６の厚さを１５０Å以下（好ましくは１２０Å）に制御することができる。後述するが、このように底面部の厚さを薄くすると、後続のスペーサエッチング時にエッチング対象を減少させる効果がある。
そして、ストレージノード２５の内部ではその深さが非常に深いため、カーボンソースがストレージノード２５内部の底に達する前に、オーバーハング同士が互いに重なり接合する。これによって、ストレージノード２５の一定高さ以下では内部に非晶質カーボン層２６が蒸着されない。
図３Ｅに示すように、全面エッチバックによって非晶質カーボン層２６をスペーサエッチングして、図４Ｄに示す走査顕微鏡写真のようなメッシュ状の支持体２６Ｃを形成する。このような支持体２６Ｃは、プラズマ化学気相蒸着方式の非晶質カーボン層の蒸着特性のうち、段差被覆性が２０％以下と乏しいという点に着目して応用された技術であって、比較的簡単に形成することができる。
このように、支持体２６Ｃは、隣接するストレージノード２５の露出した上部を支えるメッシュ状に形成される。
メッシュ状の支持体２６Ｃを形成する具体的な方法は、次のとおりである。
Ｂ−Ｂ’領域に蒸着された非晶質カーボン層２６の厚さは、約５００Å〜１５００Åの範囲であり、前記Ａ−Ａ’領域に蒸着された非晶質カーボン層２６の厚さは、約２００Å以下である。非晶質カーボン層２６が蒸着された状態で全面エッチバックによってエッチング時間を制御して対象をエッチングすると、Ｂ−Ｂ’領域の隣接するストレージノード間に蒸着された非晶質カーボン層２６は、厚く蒸着されるため、対象のエッチング後も残留し、部分ウェットディップアウト過程で一部犠牲膜が除去されたＡ−Ａ’領域の隣接するストレージノード間の基底面（底）に蒸着された非晶質カーボン層は、非常に薄く蒸着されるため、簡単に除去することができる。
上記したように、図４Ｄは、図３Ｅに示したスペーサエッチングが行われた後の走査顕微鏡写真であって、間隔が広い部分で底面部が露出していても、間隔が狭い部分では互いに重なる非晶質カーボン支持体が形成されるため、各々のストレージノードの上部を支える非晶質カーボン支持体は、全体的につながった一体型のメッシュ状になる。
一方、図３Ｅに示すように、周辺回路領域では非晶質カーボン層２６Ｄが依然として一定の厚さで周辺回路領域の全領域を覆いつつ残留している。ここで、最初の非晶質カーボン層２６の蒸着時に、周辺回路領域は、Ａ−Ａ’領域の底面部に蒸着される厚さより更に厚く蒸着されるため、スペーサエッチング後も依然として一定の厚さで残留するのである。Ａ−Ａ’領域の底面部上の非晶質カーボン層２６は、オーバーハングの影響を受けて周辺回路領域の平坦な領域よりも更に薄く蒸着される。
図３Ｆに示すように、全面にキャッピング膜２７を形成する。このとき、キャッピング膜２７は、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）酸化膜を含み、５００Å〜３０００Åの範囲の厚さで全面蒸着することによって、ストレージノード２５の上部領域を覆う形となる。即ち、ストレージノード２５間の空間を完全に埋めるのではなく、ストレージノード２５の上部領域、好ましくは、支持体２６Ｃを覆う形となる。したがって、支持体２６Ｃの下は、キャッピング膜２７の蒸着後に空いた空間２７Ａとして残る。
キャッピング膜２７は、後続の感光膜パターンの除去時にその下の支持体２６Ｃが損傷するのを防止するためのものであり、また、感光膜パターンの除去過程でストレージノード２５の内部が損傷するのを防止するためのものである。
続いて、キャッピング膜２７上に感光膜パターン２８を形成する。ここで、感光膜パターン２８は、周辺回路領域開放マスク（ｐｅｒｉｐｈｅｒａｌ ｏｐｅｎ ｍａｓｋ；ＰＯＭ）といい、セル領域を保護し、その他の周辺回路領域のキャッピング膜２７を露出させる。
続いて、露出している周辺回路領域のキャッピング膜２７をドライエッチングによって除去する。したがって、キャッピング膜２７は、セル領域上にのみ残留する。
図３Ｇに示すように、セル領域を覆っている感光膜パターン２８をアッシング処理ではなく、ドライエッチングによって除去する。このとき、感光膜パターン２８をドライエッチングする過程で周辺回路領域に残っている非晶質カーボン層２６Ｄが除去される。感光膜パターン２８と非晶質カーボン層とが同じ有機物質であるため、同時に除去することが可能である。感光膜パターン２８のドライエッチングには、酸素プラズマを用いる。
一方、セル領域の非晶質カーボン支持体２６Ｃは、キャッピング膜２７によって覆われているため、感光膜パターン２８のドライエッチング時に除去されずに残留する。
図３Ｈに示すように、希釈されたフッ酸又はＢＯＥ溶液に浸して、キャッピング膜２７とストレージノード２５との間に残っていた犠牲膜２３Ａと、周辺回路領域に残っていた犠牲膜２３Ｂとを除去する。このように除去する過程をフルディップアウトという。
フルディップアウト後は乾燥処理を行う。
図４Ｅは、フルディップアウト完了後の結果を示す走査顕微鏡写真である。
同図に示すように、フルディップアウトが完了した状態でもストレージノード２５が傾いていないことが分かる。これは、支持体が隣接するストレージノード２５を支えているためである。
結果的に、このようなメッシュ状の支持体２６Ｃにより、キャパシタの高さが従来の水準よりも増大し、ストレージノードの縦横比が１４：１以上に増大しても、ウェットエッチング（フルディップアウト）と乾燥処理とによって完全に除去されずに隣接するストレージノード間に残っていたウォーターマークによるストレージノードのリーニング現象を物理的に防止することができる。また、残っているエッチングバリア膜２２は、ストレージノードの底周囲を支えるため、ストレージノードのリーニング現象を一部防止する役割もする。
一方、円筒状構造のストレージノードを形成するための最後の処理では、図３Ｉに示すように、酸素プラズマ処理が可能なチャンバを用いてアッシング処理を行う。この処理によって支持体２６Ｃが完全に除去された状態の円筒状構造のストレージノード２５が完成する。
通常、感光膜装置（ｐｈｏｔｏｒｅｓｉｓｔ ｃｈａｍｂｅｒ）は、酸素プラズマを用いるため、このステップでは既存の感光膜装置をそのまま使っても差し支えない。
好ましくは、酸素プラズマを用いて除去するとき、高周波電力は２００Ｗ〜２ｋＷの範囲、酸素の流量は１０ｓｃｃｍ〜１０ｓｌｍの範囲、温度は２００℃〜５００℃の範囲、圧力は１３３．３２２Ｐａ〜１３３３．２２Ｐａ（１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲に設定して、３０秒〜３００秒間の範囲内でチャンバにてアッシング処理を行う。
図４Ｆは、アッシング処理が行われた後の結果を示す走査顕微鏡写真であって、アッシング処理が行われてもストレージノードのリーニング現象が発生していないことが分かる。
図４Ｇは、本発明の実施形態に係るキャパシタの製造方法で最終的に製造されたストレージノードの内部断面を示す走査顕微鏡写真であり、図４Ｈは、本発明の実施形態に係るキャパシタの製造方法で最終的に製造されたストレージノードの平面を示す走査顕微鏡写真である。
図４Ｇ及び図４Ｈは、ストレージノードの縦横比を２０：１以上にした場合であって、このように縦横比が大きくてもリーニング現象が発生せずにストレージノードが形成され、隣接するストレージノード間のブリッジが発生していない。
図５Ａ〜図５Ｄは、本発明の第２実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための各工程における断面図である。
第２実施形態では、第１実施形態において図３Ｄのステップ（非晶質カーボン層の蒸着）後にスペーサエッチングを行わず、直ちにキャッピング酸化膜の蒸着ステップを行う。即ち、第２実施形態では、メッシュ状の非晶質カーボン支持体を形成せずに後続の処理を行う。
以下、非晶質カーボン層の蒸着までの過程及び符号の説明は、第１実施形態の説明を参照することとし、ここでは説明を省略する。
図５Ａに示すように、非晶質カーボン層２６が蒸着された状態から直ちにキャッピング酸化膜４１を蒸着する。
このとき、キャッピング酸化膜４１は、ＵＳＧ酸化膜を５００Å〜３０００Åの範囲の厚さに全面蒸着することによって、ストレージノード２５の上部領域を覆う形に形成される。即ち、ストレージノード２５間の空間を完全に埋めるのではなく、ストレージノード２５の上部領域、好ましくは、非晶質カーボン層２６を覆う形となる。したがって、非晶質カーボン層２６の下は、キャッピング酸化膜４１の蒸着後に中空の空間として残る。
キャッピング酸化膜４１は、後続の感光膜パターンの除去時にその下の非晶質カーボン層２６が損傷するのを防止するためのものであり、また、感光膜パターンの除去処理でストレージノード２５の内部が損傷するのを防止するためのものである。
続いて、キャッピング酸化膜４１上に感光膜パターン４２を形成する。ここで、感光膜パターン４２は、周辺回路領域開放マスクといい、セル領域を保護し、その他の周辺回路領域のキャッピング酸化膜４１を露出させる。
続いて、露出している周辺回路領域のキャッピング酸化膜４１をドライエッチングによって除去する。したがって、キャッピング酸化膜４１は、セル領域上にのみ残留する。
図５Ｂに示すように、セル領域を覆っている感光膜パターン４２をアッシング処理ではなく、ドライエッチングによって除去する。このとき、感光膜パターン４２をドライエッチングする過程で周辺回路領域に残っている非晶質カーボン層２６も共に除去される。感光膜パターン４２と非晶質カーボン層とが同じ有機物質であるため、同時除去が可能である。感光膜パターン４２のドライエッチングには、酸素プラズマを用いる。
一方、セル領域の非晶質カーボン層２６は、キャッピング酸化膜４１によって覆われているため、感光膜パターン４２のドライエッチング時に除去されずに残留する。
図５Ｃに示すように、希釈されたフッ酸又はＢＯＥ溶液に浸して、ストレージノード２５間に残っていた犠牲膜２３Ａと、周辺回路領域に残っていた犠牲膜２３Ｂとを除去する。このように、除去する過程をフルディップアウトという。犠牲膜２３Ａ、２３Ｂが酸化物質の膜であるため、犠牲膜２３Ａ、２３Ｂと同じ酸化物質であるキャッピング酸化膜４１もフルディップアウトによって除去される。
フルディップアウト後は乾燥処理を行う。
このように、フルディップアウトが完了した状態でもストレージノード２５は傾かない。これは、非晶質カーボン層２６がストレージノードの上部を支えているためである。更に、フルディップアウト後にも非晶質カーボン層２６は、ウェットエッチングされずにそのまま残っている。
結果的に、このような非晶質カーボン層２６により、キャパシタの高さが従来の水準よりも増大し、ストレージノードの縦横比が１４：１以上に増大しても、ウェットエッチング（フルディップアウト）と乾燥処理とによって完全に除去されずに隣接するストレージノード間に残っていたウォーターマークによるストレージノードのリーニング現象を物理的に防止することができる。また、残ったエッチングバリア膜２２は、ストレージノードの底周囲を支えるため、ストレージノードのリーニング現象を一部防止する役割もする。
一方、円筒状構造のストレージノードを形成するための最後ステップは、図５Ｄに示すように、酸素プラズマ処理が可能なチャンバを用いてアッシング処理を行うステップである。このステップによって、非晶質カーボン層２６が完全に除去された状態の円筒状のストレージノード２５が完成する。
通常、感光膜除去装置は、酸素プラズマを用いるため、このステップでは既存の感光膜除去装置をそのまま使っても差し支えない。
好ましくは、酸素プラズマを用いて除去するとき、高周波電力は２００Ｗ〜２ｋＷの範囲、酸素の流量は１０ｓｃｃｍ〜１０ｓｌｍの範囲、チャンバ温度は２００℃〜５００℃の範囲、チャンバ圧力は１３３．３２２Ｐａ〜１３３３．２２Ｐａ（１Ｔｏｒｒ〜１０Ｔｏｒｒ）の範囲に設定して、３０秒〜３００秒間の範囲内でアッシング処理を行う。
図６Ａは、本発明の第３実施形態に係るフルディップアウトの概念を示す図であり、図６Ｂ及び図６Ｃは、第３実施形態に係るフルディップアウト工程を説明するための断面図であり、図６Ｄは、第３実施形態に係るフルディップアウトによって形成された結果であるストレージノードの断面を示す走査顕微鏡写真である。
第３実施形態は、第２実施形態のように非晶質カーボン支持体を形成せず、図５Ｂのように、周辺回路領域のキャッピング酸化膜と非晶質カーボン層とを除去した後、図５Ｃのフルディップアウトを行うことによって、ストレージノードの上部に蒸着状態の非晶質カーボン層を残留させる方法である。
第３実施形態は、図６Ａに示すように、フルディップアウト時、希釈されたフッ酸又はＢＯＥ溶液に浸したとき、ウェット処理液がセルマトリックス１００縁の四方の側面部からセルマトリックス１００の内部の中心側に向かって浸透して、セル領域と周辺回路領域とに残っている酸化膜物質を除去する。
このように、フルディップアウトを行うために、第３実施形態では、犠牲膜構造を以下のように変更する。一方、第１実施形態及び第２実施形態では、犠牲膜に単一酸化膜を使用する場合を説明した。
第３実施形態では、図６Ｂに示すように、犠牲膜５１は、ウェットエッチング速度の異なる下部犠牲膜５１Ａと上部犠牲膜５１Ｂとの積層膜として形成される。例えば、下部犠牲膜５１Ａは、ウェットエッチング速度の速い酸化膜で形成し、上部犠牲膜５１Ｂは、下部犠牲膜５１Ａよりもウェットエッチング速度の遅い酸化膜で形成する。
希釈されたフッ酸又はＢＯＥ溶液の適用時、ウェットエッチング速度の速い酸化膜としては、ＰＳＧ、ＢＰＳＧ又はＵＳＧがあり、ウェットエッチング速度の遅い酸化膜としては、ＰＥ−ＴＥＯＳがある。
このように、ウェットエッチング速度の異なる犠牲膜構造を用いれば、図６Ｃに示すように、フルディップアウト時、ウェットエッチング速度の速い下部犠牲膜５１Ａの方にもウェット処理液が浸透するため、下部犠牲膜５１Ａとウェットエッチング速度の遅い上部犠牲膜５１Ｂとが同時に除去される。
これによって、蒸着状態のままの非晶質カーボン層２６のみをストレージノード２５の上に残すことができ、非晶質カーボン層２６は、フルディップアウト時にストレージノード２５が傾くことを防止する支持体の役割をする。
一方、第３実施形態を適用すると、酸化膜物質を除去するためのフルディップアウトの時間が長くなるため、第３実施形態の変形形態として、犠牲膜５１のうち上部犠牲膜５１Ｂの厚さを最小化する方法がある。即ち、部分ウェットディップアウト時に可能な限り上部犠牲膜５１Ｂを除去し、フルディップアウト時にはウェットエッチング速度の速い下部犠牲膜５１Ａのみを除去するようにして、ディップアウト時間を減らす。
また、第３実施形態の変形形態のように上部犠牲膜５１Ｂの厚さを最小化せずに、部分ウェットディップアウトの対象を大きくしても良い。
部分ウェットディップアウトにおいて、ディップアウト時間を長くして、セル領域に積層された異種の犠牲膜（例えば、ＰＥ−ＴＥＯＳ／ＰＳＧ）のうち、ウェットエッチング速度が相対的に遅いＰＥ−ＴＥＯＳ物質（最初に蒸着された厚さ１００００±５０００Å）を一次的に可能な限り多く除去、又は、全て除去する。これによって、後続のフルディップアウトにおけるウェットエッチング速度の速いＰＳＧが除去される過程において、可能な限り薄く残っているＰＥ−ＴＥＯＳまで除去できるようにする。
このように、部分ウェットディップアウトの対象を大きくすれば、工程マージンを向上させることができる。
本発明は、メッシュ状の非晶質カーボン支持体を用いることによって、円筒状のストレージノードの形成時、高さの増大によって縦横比が１２：１以上に増大しても、ストレージノードのリーニング現象を防止することができる。これによって、７０ｎｍ級以下の半導体キャパシタ素子を集積するとき、ストレージノードの有効面積の増大効果によってセルキャパシタンスを増大させることができるという効果がある。
また、６０ｎｍ級以下の金属配線過程が適用される半導体メモリ製品群の円筒状のストレージノードを備えるキャパシタ素子において、ストレージノードの縦横比の限界水準である１２：１を克服することができる本発明のストレージノードの形成方法を採用すれば、生産歩留まりの向上という側面における欠陥を最小化することができ、より大きなキャパシタ容量を確保し、かつ、製品の耐久性と信頼性を同時に向上させることができるという効果がある。
以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来技術に係る円筒状のストレージノードを示す断面図である。 従来技術に係るストレージノードブリッジを示す走査顕微鏡写真である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第１実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 円筒状のストレージノードが形成されるパターンの平面図である。 ストレージノード分離後の走査顕微鏡写真である。 図３Ｄに示した非晶質カーボン層の蒸着後の走査顕微鏡写真である。 図３Ｅに示したスペーサエッチングが行われた後の走査顕微鏡写真である。 フルディップアウト完了後の結果を示す走査顕微鏡写真である。 アッシング処理が行われた後の結果を示す走査顕微鏡写真である。 本発明の実施形態に係る最終ストレージノードの内部断面を示す走査顕微鏡写真である。 本発明の実施形態に係る最終ストレージノードの平面を示す走査顕微鏡写真である。 本発明の第２実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第２実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第２実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第２実施形態に係る円筒状のストレージノードを備えるキャパシタの製造方法を説明するための断面図である。 本発明の第３実施形態に係るフルディップアウトの概念を示す図である。 第３実施形態に係るフルディップアウト工程を説明するための断面図である。 第３実施形態に係るフルディップアウト工程を説明するための断面図である。 第３実施形態に係るフルディップアウトによって形成された結果であるストレージノードの断面を示す走査顕微鏡写真である。
符号の説明
２１ 基板
２２ エッチングバリア膜
２３ 犠牲膜
２４ トレンチ
２５ ストレージノード
２６ 非晶質カーボン層
２６Ｃ 非晶質カーボン支持体
２７ キャッピング膜
２８ 感光膜パターン

Claims (33)

  1. 基板上に複数のトレンチを有する犠牲膜を形成する第１ステップと、
    複数の前記トレンチ内部に円筒状のストレージノードを形成する第２ステップと、
    前記犠牲膜を一部除去して前記ストレージノードの上部を露出させる第３ステップと、
    前記ストレージノードの露出した上部を支える支持体を形成する第４ステップと、
    該支持体の下に残っている犠牲膜を除去する第５ステップと、
    前記支持体を除去する第６ステップと
    を含むことを特徴とするキャパシタの製造方法。
  2. 前記支持体を形成する前記第４ステップが、
    前記上部が露出したストレージノード上に非晶質カーボン層を蒸着するステップを含むことを特徴とする請求項１に記載のキャパシタの製造方法。
  3. 前記支持体を形成する前記第４ステップが、
    前記非晶質カーボン層を全面エッチングしてメッシュ状に形成させるステップを更に含むことを特徴とする請求項２に記載のキャパシタの製造方法。
  4. 前記非晶質カーボン層が、
    段差被覆性が少なくとも２０％以下になるように形成されることを特徴とする請求項２に記載のキャパシタの製造方法。
  5. 前記非晶質カーボン層が、
    プラズマ化学気相蒸着法によって蒸着されることを特徴とする請求項２に記載のキャパシタの製造方法。
  6. 前記支持体が、非晶質カーボン層であり、
    前記支持体を除去する前記第６ステップが、酸素プラズマを用いて行われることを特徴とする請求項１に記載のキャパシタの製造方法。
  7. 前記ストレージノードの上部を露出させる前記第３ステップと、前記犠牲膜を除去する前記第５ステップとが、ウェットディップアウトによって行われ、
    前記犠牲膜が、酸化膜であることを特徴とする請求項１に記載のキャパシタの製造方法。
  8. 前記ストレージノードの上部を露出させる前記第３ステップにおけるウェットディップアウトの対象が、
    前記犠牲膜の最初の蒸着厚さに対する比率が８％〜８０％水準であることを特徴とする請求項７に記載のキャパシタの製造方法
  9. 前記ウェットディップアウトが、
    希釈されたフッ酸、又は、ＮＨ４Ｆ及びＨＦの混合溶液を用いて行われることを特徴とする請求項７に記載のキャパシタの製造方法。
  10. 複数の前記トレンチが、ジグザグパターンに配置されることを特徴とする請求項１に記載のキャパシタの製造方法。
  11. 前記支持体が、
    隣接する前記ストレージノード間の間隔が狭い部分では繋がり、
    隣接する前記ストレージノード間の間隔が広い部分では離れたメッシュ状であることを特徴とする請求項１に記載のキャパシタの製造方法。
  12. 前記犠牲膜が、
    ＰＳＧ、ＢＰＳＧ、ＰＥＴＥＯＳ及びＵＳＧからなる群の中から選ばれる酸化膜の何れか１つ又は２つ以上の組み合わせで形成されることを特徴とする請求項１に記載のキャパシタの製造方法。
  13. 前記犠牲膜が、
    第１酸化膜と、該第１酸化膜よりも遅いウェットエッチング速度を有する第２酸化膜とを積層して形成されることを特徴とする請求項１に記載のキャパシタの製造方法。
  14. 前記ウェットエッチング速度が、
    希釈されたフッ酸、又はＮＨ４Ｆ及びＨＦの混合溶液を用いたウェットエッチングによって決まる速度であることを特徴とする請求項１３に記載のキャパシタの製造方法。
  15. 前記第１酸化膜が、ＰＳＧ、ＢＰＳＧ及びＵＳＧからなる群の中から選ばれた何れか１つであり、
    前記第２酸化膜が、ＰＥＴＥＯＳであることを特徴とする請求項１３に記載のキャパシタの製造方法。
  16. 前記犠牲膜の一部除去する前記第２ステップにおいて、前記第２酸化膜が除去されることを特徴とする請求項１３に記載のキャパシタの製造方法。
  17. セル領域と周辺回路領域とを備える基板における前記セル領域上に、複数のトレンチを有する犠牲膜を形成する第１ステップと、
    複数の前記トレンチ内部に円筒状のストレージノードを形成する第２ステップと、
    前記犠牲膜を一部除去して前記ストレージノードの上部を露出させる第３ステップと、
    前記ストレージノードの露出した上部を支える支持体を形成する第４ステップと、
    該支持体上にキャッピング膜を形成する第５ステップと、
    前記周辺回路領域を開放させ、かつ、セル領域を覆うマスクを用いて前記周辺回路領域のキャッピング膜を除去する第６ステップと、
    前記マスクと前記周辺回路領域の支持体とを除去する第７ステップと、
    前記セル領域に残っているキャッピング膜と前記セル領域及び周辺回路領域に残っている犠牲膜とを除去する第８ステップと、
    前記セル領域に残っている支持体を除去する第９ステップと
    を含むことを特徴とするキャパシタの製造方法。
  18. 前記支持体を形成する前記第４ステップが、
    前記上部が露出した前記ストレージノード上に非晶質カーボン層を蒸着するステップを含むことを特徴とする請求項１７に記載のキャパシタの製造方法。
  19. 前記支持体を形成する前記第４ステップが、
    前記非晶質カーボン層を全面エッチングしてメッシュ状に残すステップを更に含むことを特徴とする請求項１８に記載のキャパシタの製造方法。
  20. 前記非晶質カーボン層が、
    段差被覆性が少なくとも２０％以下になるように形成されることを特徴とする請求項１８に記載のキャパシタの製造方法。
  21. 前記非晶質カーボン層が、
    プラズマ化学気相蒸着法によって蒸着されることを特徴とする請求項１８に記載のキャパシタの製造方法。
  22. 前記支持体が、非晶質カーボン層であり、
    前記支持体を除去する前記第７及び第９ステップが、酸素プラズマを用いて行われることを特徴とする請求項１７に記載のキャパシタの製造方法。
  23. 前記ストレージノードの上部を露出させる前記第３ステップと、前記犠牲膜を除去する前記第８ステップとが、ウェットディップアウトによって行われ、
    前記犠牲膜が、酸化膜であることを特徴とする請求項１７に記載のキャパシタの製造方法。
  24. 前記ストレージノードの上部を露出させる前記第３ステップにおけるウェットディップアウトの対象が、
    前記犠牲膜の最初の蒸着厚さに対する比率が８％〜８０％水準であることを特徴とする請求項２３に記載のキャパシタの製造方法。
  25. 前記ウェットディップアウトが、
    希釈されたフッ酸、又は、ＮＨ４Ｆ及びＨＦの混合溶液を用いて行われることを特徴とする請求項２３に記載のキャパシタの製造方法。
  26. 複数の前記トレンチが、
    ジグザグパターンに配置されるレンチであることを特徴とする請求項１７に記載のキャパシタの製造方法
  27. 前記支持体が、
    隣接する前記ストレージノード間の間隔が狭い部分では繋がり、
    隣接する前記ストレージノード間の間隔が広い部分では離れたメッシュ状に形成されることを特徴とする請求項１７に記載のキャパシタの製造方法。
  28. 前記犠牲膜が、
    ＰＳＧ、ＢＰＳＧ、ＰＥＴＥＯＳ及びＵＳＧからなる群の中から選ばれる何れか１つ又は２つ以上の組み合わせで形成されることを特徴とする請求項１７に記載のキャパシタの製造方法。
  29. 前記犠牲膜が、
    第１酸化膜と、該第１酸化膜よりもウェットエッチング速度の遅い第２酸化膜とを積層して形成されることを特徴とする請求項１７に記載のキャパシタの製造方法。
  30. 前記ウェットエッチング速度が、
    希釈されたフッ酸、又は、ＮＨ４Ｆ及びＨＦの混合溶液を用いたウェットエッチングによって決まることを特徴とする請求項２９に記載のキャパシタの製造方法。
  31. 前記第１酸化膜が、ＰＳＧ、ＢＰＳＧ及びＵＳＧからなる群の中から選らばれた何れか１つであり、
    前記第２酸化膜が、ＰＥＴＥＯＳであることを特徴とする請求項２９に記載のキャパシタの製造方法。
  32. 前記犠牲膜を一部除去する前記第３ステップで前記第２酸化膜が除去されることを特徴とする請求項２９に記載のキャパシタの製造方法。
  33. 前記セル領域及び周辺回路領域に残っている犠牲膜を除去する前記第８ステップが、
    前記セル領域が複数備えられたセルマトリックスの縁からウェット処理液を浸透させるフルディップアウトによって行われることを特徴とする請求項１７に記載のキャパシタの製造方法。
JP2007337412A 2007-06-27 2007-12-27 キャパシタの製造方法 Pending JP2009010318A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063768A KR100865709B1 (ko) 2007-06-27 2007-06-27 원통형 전하저장전극을 구비하는 캐패시터 제조 방법

Publications (1)

Publication Number Publication Date
JP2009010318A true JP2009010318A (ja) 2009-01-15

Family

ID=40161077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007337412A Pending JP2009010318A (ja) 2007-06-27 2007-12-27 キャパシタの製造方法

Country Status (5)

Country Link
US (1) US8017491B2 (ja)
JP (1) JP2009010318A (ja)
KR (1) KR100865709B1 (ja)
CN (1) CN101335242B (ja)
TW (1) TWI366892B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法
WO2023028461A1 (en) * 2021-08-24 2023-03-02 Lam Research Corporation In-situ core protection in multi-patterning

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979243B1 (ko) 2008-04-29 2010-08-31 주식회사 하이닉스반도체 반도체 소자 및 그의 제조방법
KR20100092221A (ko) * 2009-02-12 2010-08-20 삼성전자주식회사 실린더형 커패시터 하부 전극을 포함하는 반도체 메모리 소자
TWI440190B (zh) * 2009-09-11 2014-06-01 Inotera Memories Inc 堆疊式隨機動態存取記憶體之雙面電容之製造方法
KR101616045B1 (ko) * 2009-11-19 2016-04-28 삼성전자주식회사 반도체 소자 제조방법
US8084323B2 (en) * 2009-12-17 2011-12-27 Nanya Technology Corporation Stack capacitor of memory device and fabrication method thereof
KR101895460B1 (ko) 2012-03-23 2018-09-05 삼성전자주식회사 커패시터 구조물 및 이의 형성 방법
KR101910499B1 (ko) 2012-06-29 2018-10-23 에스케이하이닉스 주식회사 반도체 장치의 캐패시터 제조방법
KR102037868B1 (ko) 2013-03-05 2019-11-26 삼성전자주식회사 반도체 소자 및 그 제조방법
USD747792S1 (en) 2013-10-25 2016-01-19 Fisher & Paykel Health Care Limited Nasal cannula body
KR102514049B1 (ko) 2016-07-21 2023-03-27 삼성전자주식회사 집적회로 소자의 제조 방법
CN113517291B (zh) * 2021-04-19 2023-08-29 长鑫存储技术有限公司 半导体结构及其形成方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179497A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2005024936A2 (en) * 2003-09-04 2005-03-17 Micron Technology, Inc. Support for vertically-oriented capacitors during the formation of a semiconductor device
JP2005150747A (ja) * 2003-11-17 2005-06-09 Samsung Electronics Co Ltd 絶縁スペーサを有する電極を含む電子素子及びその形成方法
JP2006013516A (ja) * 2004-06-24 2006-01-12 Samsung Electronics Co Ltd 半導体メモリ素子の製造方法
JP2006135261A (ja) * 2004-11-09 2006-05-25 Elpida Memory Inc キャパシタの製造方法
JP2007110131A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 複数のストレージノード電極を備える半導体メモリ素子の製造方法
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032982A (ja) 2003-07-14 2005-02-03 Renesas Technology Corp 半導体装置
KR20050045608A (ko) * 2003-11-12 2005-05-17 삼성전자주식회사 반도체 장치 제조방법.
KR100568733B1 (ko) * 2004-02-10 2006-04-07 삼성전자주식회사 개선된 구조적 안정성을 갖는 캐패시터와 그 제조 방법 및이를 포함하는 반도체 장치와 그 제조 방법
KR100533978B1 (ko) * 2004-06-30 2005-12-07 주식회사 하이닉스반도체 반도체 소자 제조 방법
KR100596795B1 (ko) * 2004-12-16 2006-07-05 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 형성방법
KR100653713B1 (ko) * 2005-02-21 2006-12-05 삼성전자주식회사 실린더형 스토리지 노드들을 갖는 반도체소자 및 그 제조방법들
US7419913B2 (en) * 2005-09-01 2008-09-02 Micron Technology, Inc. Methods of forming openings into dielectric material
KR100799152B1 (ko) 2006-10-02 2008-01-29 주식회사 하이닉스반도체 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004179497A (ja) * 2002-11-28 2004-06-24 Toshiba Corp 半導体装置および半導体装置の製造方法
WO2005024936A2 (en) * 2003-09-04 2005-03-17 Micron Technology, Inc. Support for vertically-oriented capacitors during the formation of a semiconductor device
JP2005150747A (ja) * 2003-11-17 2005-06-09 Samsung Electronics Co Ltd 絶縁スペーサを有する電極を含む電子素子及びその形成方法
JP2006013516A (ja) * 2004-06-24 2006-01-12 Samsung Electronics Co Ltd 半導体メモリ素子の製造方法
JP2006135261A (ja) * 2004-11-09 2006-05-25 Elpida Memory Inc キャパシタの製造方法
JP2007110131A (ja) * 2005-10-12 2007-04-26 Samsung Electronics Co Ltd 複数のストレージノード電極を備える半導体メモリ素子の製造方法
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153074A (ja) * 2012-01-25 2013-08-08 Fujifilm Corp キャパシタ形成方法
WO2023028461A1 (en) * 2021-08-24 2023-03-02 Lam Research Corporation In-situ core protection in multi-patterning

Also Published As

Publication number Publication date
US8017491B2 (en) 2011-09-13
CN101335242A (zh) 2008-12-31
TWI366892B (en) 2012-06-21
US20090004808A1 (en) 2009-01-01
TW200901387A (en) 2009-01-01
CN101335242B (zh) 2011-09-21
KR100865709B1 (ko) 2008-10-29

Similar Documents

Publication Publication Date Title
JP2009010318A (ja) キャパシタの製造方法
US8134195B2 (en) Semiconductor device and method of fabricating the same
KR100799152B1 (ko) 스토리지노드 쓰러짐을 방지한 실린더형 캐패시터의 제조방법
US7670903B2 (en) Method for fabricating a cylindrical capacitor using amorphous carbon-based layer
US8163613B2 (en) Methods of forming a plurality of capacitors
US7074668B1 (en) Capacitor of semiconductor device and method for forming the same
US8470668B2 (en) Method for forming pillar type capacitor of semiconductor device
CN101937837B (zh) 具有大纵横比圆柱形电容器的半导体器件及其制造方法
US20090269902A1 (en) Capacitor having tapered cylindrical storage node and method for manufacturing the same
WO2022247013A1 (zh) 存储器的制作方法及存储器
KR100889321B1 (ko) 원통형 하부전극을 구비한 캐패시터 제조 방법
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
US7964501B2 (en) Semiconductor device and method of fabricating the same
US20070284641A1 (en) Metal-insulator-metal-structured capacitor formed with polysilicon
US20060234510A1 (en) Semiconductor memory device and method for manufacturing semiconductor memory device
KR100863521B1 (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
JP2001223343A (ja) キャパシタの下部電極及びその製造方法
KR100811255B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100447973B1 (ko) 반도체 소자의 캐패시터 형성방법
KR20090000519A (ko) 원통형 전하저장전극을 구비하는 캐패시터 제조 방법
KR20080098895A (ko) 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법
KR20080003031A (ko) 실린더형 엠아이엠 캐패시터 형성방법
JPH11214645A (ja) 半導体記憶装置およびその製造方法
KR20090000520A (ko) 높은 종횡비의 원통형 전하저장전극을 구비한 캐패시터의제조 방법
KR20240097440A (ko) 반도체 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101020

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20101020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130604