KR100865726B1 - 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법 - Google Patents

필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR100865726B1
KR100865726B1 KR1020070066054A KR20070066054A KR100865726B1 KR 100865726 B1 KR100865726 B1 KR 100865726B1 KR 1020070066054 A KR1020070066054 A KR 1020070066054A KR 20070066054 A KR20070066054 A KR 20070066054A KR 100865726 B1 KR100865726 B1 KR 100865726B1
Authority
KR
South Korea
Prior art keywords
film
capacitor
cylinder
storage electrode
conductive film
Prior art date
Application number
KR1020070066054A
Other languages
English (en)
Inventor
이기정
송한상
길덕신
김영대
김진혁
도관우
박경웅
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070066054A priority Critical patent/KR100865726B1/ko
Priority to US12/164,073 priority patent/US7910428B2/en
Application granted granted Critical
Publication of KR100865726B1 publication Critical patent/KR100865726B1/ko
Priority to US13/069,280 priority patent/US8441100B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 50nm 이하의 DRAM 제품군에서 인접한 스토리지전극 간에 절연을 위한 충분한 공간을 확보하면서 큰 충전용량을 확보할 수 있고, 필라형 스토리지전극 형성시 미세한 틈에 의한 결함 발생 및 전단응력에 의한 스토리지전극 쓰러짐 현상을 방지할 수 있는 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터는 실린더와 상기 실린더의 입구를 막는 캡핑막으로 이루어진 필라 형태의 스토리지전극(루테늄 함유 물질, Ru 또는 RuO2); 상기 실린더의 내부에 채워진 보강제(절연막); 상기 스토리지전극 상의 유전막; 및 상기 유전막 상의 플레이트전극을 포함하고, 상술한 본 발명은 필라형 스토리지전극의 내부에 보강제를 형성하므로써 전단응력에 의한 스토리지전극 쓰러짐을 방지할 수 있는 효과가 있으며, 또한, 캡핑막(제2도전막)을 이용하여 필라 내부빈 틈을 밀폐시키므로써 후속 습식풀딥아웃 과정에서 필라의 중심축 상에 존재하는 미세한 틈으로 습식액이 침투하는 것을 근본적으로 차단할 수 있는 효과가 있다.
캐패시터, 필라, 실린더, 캡핑막, 풀딥아웃, 스토리지전극

Description

필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법{CAPACITOR WITH PILLAR TYPE STORAGE NODE AND METHOD FOR FABRICATING THE SAME}
본 발명은 반도체 소자 및 그 제조 방법에 관한 것으로, 특히 필라형 스토리지전극(Pillar type storage node)을 구비한 캐패시터 및 그 제조 방법에 관한 것이다.
최근 미세화된 반도체 공정기술의 급속한 발전으로 메모리 제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저 전압화가 이루어지고 있다. 그러나 기억소자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트 에러(soft error)의 발생과 리프레쉬 시간(refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분한 용량이 지속적으로 요구되고 있다.
이러한 상황하에서 차세대 DRAM 제품에 필요한 충전용량을 확보하고자 고유전율(high-k) 유전막을 채용한 MIM 형태의 캐패시터 개발이 활발히 이루고 있다.
그리고, 50nm∼60nm 급의 미세 금속배선공정이 채용되는 DRAM 제품에서는 25fF/cell 이상의 셀 충전용량(Cell Capacitance)을 얻기 위해 스토리지전 극(Storage node)의 형태를 컨케이브(concave) 형태의 구조에서 실린더(cylinder) 형태의 스토리지전극 구조로 전환하여 보다 큰 충전용량을 얻고자 하였다.
그러나, 실린더형 스토리지전극 구조는 더 이상 50nm 급 이하의 미세 금속배선 선폭이 적용되는 기가급 DRAM 제품군의 캐패시터에서 사용하기 어렵다. 왜냐하면, 인접한 스토리지전극 간에 절연을 위한 25nm(250Å) 이상의 충분한 공간을 확보하면서 ∼100Å 내외의 유전막과 ∼200Å 내외의 플레이트전극(Plate node)을 증착하여 캐패시터를 형성할 수 있을 만큼의 공간이 셀영역에 충분히 제공되지 않기 때문이다.
최근에는, 50nm 이하의 DRAM 제품군에서 인접한 스토리지전극 간에 절연을 위한 충분한 공간을 확보하면서 큰 충전용량을 확보할 수 있는 필라형(Pillar type) 스토리지전극을 구비한 캐패시터가 제안되었다.
도 1a 및 도 1b는 종래기술에 따른 필라형 스토리지전극을 구비한 캐패시터 제조 방법을 간략히 도시한 도면이다.
도 1a에 도시된 바와 같이, 소정공정이 완료된 기판(11) 상에 희생막(12)을 형성한 후, 희생막(12)을 식각하여 오픈영역을 형성한다. 이어서, 오픈영역의 내부를 채우도록 도전막(13)을 증착한다.
도 1b에 도시된 바와 같이 도전막(13)에 대해 스토리지전극 분리 공정을 진행하여 필라 형태의 스토리지전극(13A)을 형성한 후 희생막(12)을 제거하는 습식 풀딥아웃(Wet full dip out) 공정을 진행한다.
그러나, 종래기술은 오픈영역의 내부를 채우도록 도전막을 증착하더라도 스 토리지전극(13A)의 기둥 중심축 상에는 미세한 틈(14)이 존재할 수 밖에 없고, 이에 따라 후속 습식풀딥아웃 공정시 미세한 틈(14)으로 습식액이 깊숙히 침투하고, 습식액의 일부가 건조과정 후에도 잔류하여 물반점(Water mark)과 같은 결함(Defect, 15)을 초래한다.
또한, 미세한 틈(14)에 의해 틈(14) 양측의 스토리지전극 벽간에 후속 열공정시 전단 응력(shear stress)이 유발되어 스토리지전극 자체가 쓰러져 이웃한 스토리지전극간 브릿지(Bridge, 16)가 발생한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 안출한 것으로서, 50nm 이하의 DRAM 제품군에서 인접한 스토리지전극 간에 절연을 위한 충분한 공간을 확보하면서 큰 충전용량을 확보할 수 있는 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.
또한, 본 발명의 다른 목적은 필라형 스토리지전극 형성시 미세한 틈에 의한 결함 발생 및 전단응력에 의한 스토리지전극 쓰러짐 현상을 방지할 수 있는 캐패시터 및 그 제조 방법을 제공하는데 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는 실린더와 상기 실린더의 입구를 막는 캡핑막으로 이루어진 필라 형태의 스토리지전극; 상기 실린더의 내부에 채워진 보강제; 상기 스토리지전극 상의 유전막; 및 상기 유전막 상의 플레이트전극을 포함하는 것을 특징으로 하고, 상기 캡핑막은 상기 실린더의 입구 및 상부 표면을 덮는 형태인 것을 특징으로 하고, 상기 실린더와 캡핑막은 루테늄을 함유하는 물질이고, 상기 보강제는 절연막인 것을 특징으로 한다.
그리고, 본 발명의 캐패시터의 제조 방법은 오픈영역을 갖는 희생막을 형성하는 단계; 상기 오픈 영역 내부를 매립하면서 보강제가 내부 빈 틈을 채우고 있는 필라 형태의 스토리지전극을 형성하는 단계; 상기 희생막을 제거하는 단계; 상기 스토리지전극 상부에 유전막을 형성하는 단계; 및 상기 유전막 상에 플레이트전극을 형성하는 단계를 포함하는 것을 특징으로 하며, 상기 스토리지전극을 형성하는 단계는 상기 오픈영역을 채우도록 상기 희생막 상에 제1도전막을 형성하는 단계; 상기 제1도전막의 중심축 내부에 발생된 틈을 채우도록 상기 보강제로 사용되는 절연막을 형성하는 단계; 상기 절연막과 제1도전막을 상기 오픈영역의 내부에 잔류시키는 단계; 상기 잔류하는 절연막 및 제1도전막 상부를 밀폐시키는 제2도전막을 형성하는 단계; 및 상기 오픈영역 내부에 제2도전막을 잔류시키는 단계를 포함하는 것을 특징으로 하고, 상기 제1도전막과 제2도전막은 루테늄을 함유하는 물질로 형성하는 것을 특징으로 하며, 상기 보강제는 산화막 또는 질화막으로 형성하는 것을 특징으로 한다.
본 발명은 필라형 스토리지전극의 내부에 보강제를 형성하므로써 전단응력에 의한 스토리지전극 쓰러짐을 방지할 수 있는 효과가 있다.
또한, 캡핑막(제2도전막)을 이용하여 필라 내부 빈틈을 밀폐시키므로써 후속 습식풀딥아웃 과정에서 필라의 중심축 상에 존재하는 미세한 틈으로 습식액이 침투하여 건조 불량이 발생함으로 인해 야기되는 예상치 못한 결함(defects)과 전기적 특성 불량을 근본적으로 차단할 수 있는 효과가 있다.
결과적으로 50nm 이하의 미세 금속배선공정이 채용되는 기가 급 DRAM 제품군에서 필라 형태(pillar type)의 캐패시터 소자의 구조를 강화하고, 전기적 안정성을 확보함으로써 제품의 신뢰성과 수율 향상을 기대할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
본 발명은 50nm 급 이하에서 고집적 캐패시터에서 인접한 스토리지전극 간에 절연을 위한 25nm 이상의 충분한 공간을 확보하면서도 큰 충전용량을 얻을 수 있도록 스토리지전극의 형태를 필라(Pillar) 형태로 형성한다.
또한, 본 발명은 필라 형태의 스토리지전극을 형성할 때, 기둥 중심축 상에 존재하는 미세한 틈으로 습식액이 깊숙히 침투하는 것을 근본적으로 차단하기 위해 미세 틈을 밀폐할 수 있는 밀폐 구조를 적용한다.
또한, 본 발명은 필라 형태의 스토리지전극의 내부 빈 틈에 보강제(Supporter)를 채우므로써 후속 열공정시 전단 응력(shear stress)에 의해 스토리지전극 자체가 쓰러지는 불량을 방지할 수 있다.
도 2는 본 발명의 실시예에 따른 캐패시터의 구조 단면도이다.
도 2를 참조하면, 캐패시터는 필라(Pillar) 형태의 스토리지전극(100), 스토리지전극(100)의 내부 빈 틈에 채워진 보강제(30A), 스토리지전극(100) 상의 유전막(101) 및 유전막(101) 상의 플레이트전극(102)을 포함한다.
먼저, 스토리지전극(100)은 실린더(28A)와 실린더(28A)의 입구를 덮는 캡핑막(32A)으로 이루어져 전체 구조가 내부에 빈 틈을 갖는 필라 구조가 된다. 캡핑막(32A)은 실린더(28A)의 입구를 덮는 형태를 가져 필라 내부 빈틈을 밀폐시킨다.
실린더(28A)와 캡핑막(32A)은 스토리지전극(100)의 역할을 하도록 도전막으로 형성하는 것이 바람직하다. 실린더(28A)과 캡핑막(32A)은 Ru, RuO2, W, WN, TiN, TaN, Ir, IrO2 및 Pt로 이루어진 그룹 중에서 선택된 어느 하나를 포함할 수 있다. 바람직하게, 실린더(28A)와 캡핑막(32A)은 루테늄을 함유하는 물질, 예를 들어 Ru 또는 RuO2일 수 있다.
보강제(30A)는 스토리지전극(100)의 내부 빈틈을 채우는 물질로서, 스토리지 전극(100)으로 사용된 물질과는 서로 다른 물질인데, 보강제(30A)는 절연막이다. 바람직하게, 보강제(30A)는 산화막 또는 질화막이다. 예컨대, 보강제(30A)는 Si3N4, Al2O3, HfO2 및 ZrO2로 이루어진 그룹 중에서 선택된 어느 하나이다.
플레이트전극(102)은 Ru, RuO2, W, WN, TiN, TaN, Ir, IrO2 및 Pt로 이루어진 그룹 중에서 선택된 어느 하나를 포함한다.
유전막(101)은 Al2O3, ZrO2, HfO2, Ta2O5, TiO2 또는 이들 중 어느 하나를 포함하는 이중막, 삼중막, 혼합막을 사용한다. 그리고, 유전막(101)은 BTO 또는 BST와 같은 고유전율 유전막으로 형성할 수도 있다. 유전막(101)의 두께는 50∼200Å 두께로 한다.
스토리지전극(100)의 아래에는 콘택플러그(23)가 연결되고, 콘택플러그(23) 아래에는 기판(21)이 구비된다. 콘택플러그(23)는 층간절연막(22)에 의해 이웃한 콘택플러그(23)와 절연되어 있고, 스토리지전극(100)의 측벽 하부는 버퍼산화막(24)과 식각정지막(25)에 의해 지지되고 있다. 식각정지막(25)은 질화막이다.
도 2에 따르면, 실린더(28A)와 캡핑막(32A)을 포함하여 전체 구조가 필라 형태가 되는 스토리지전극(100)은 내부 빈 틈이 캡핑막(32A)에 의해 밀폐되어 있으므로 후속 습식공정에서 습식액이 스토리지전극(100)의 내부로 침투하는 것을 근본적으로 차단할 수 있다. 아울러, 스토리지전극(100)의 내부에 보강제(30A)가 채워져 있으므로, 스토리지전극(100)의 내부 벽간 전단 응력을 억제할 수 있다.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 필라형 스토리지전극을 구비한 캐패시터 제조 방법을 도시한 공정 단면도이다.
도 3a에 도시된 바와 같이, 기판(21) 상에 층간절연막(22)을 형성한 후, 층간절연막(22)을 식각하여 기판(21)의 표면을 노출시키는 콘택홀(도면부호 생략)을 형성한다. 이어서, 콘택홀 내부에 매립되는 콘택플러그(23)를 형성한다. 여기서, 기판(21)에는 소자분리(isolation), 게이트(gate), 비트라인(bit line) 등 DRAM 구성에 필요한 공정이 진행되어 있다. 바람직하게는, 기판(21)은 실리콘기판, 불순물주입층 또는 랜딩플러그콘택(Landing Plug Contact)일 수 있다.
그리고, 콘택플러그(23)는 폴리실리콘막 증착 및 에치백(Etchback)을 통해 형성한 폴리실리콘 플러그로서, 스토리지노드콘택플러그(SNC Plug)의 역할을 한다.
이어서, 층간절연막(22) 상에 버퍼산화막(Buffer oxide, 24)을 형성한 후, 버퍼산화막(24) 상에 식각정지막(25)을 증착한다. 여기서, 버퍼산화막(24)은 USG, PSG, BPSG, HSG, PETEOS 또는 Ta2O5 중에서 선택된 어느 하나를 사용하며, 그 두께는 500∼3000Å이다. 식각정지막(25)은 질화막, 특히 실리콘질화막(Si3N4)을 사용한다. 한편, 버퍼산화막(24)을 형성하지 않고 바로 식각정지막(25)을 형성할 수도 있다.
이어서, 식각정지막(25) 상에 희생막(26)을 형성한다. 희생막(26)은 산화막으로 형성하며, 특히 PSG, PETEOS, USG 또는 HDP 중에서 선택된 어느 하나 또는 2가지 이상의 적층으로 형성한다.
이어서, 콘택플러그(23) 표면이 노출되도록 일련의 식각공정을 진행하여 스 토리지노드가 형성될 영역, 즉 오픈영역(27)을 형성한다. 오픈영역(27)은 평면상으로 원형 또는 타원형의 홀(Hole) 구조일 수 있다. 또한, 오픈영역(27)은 다각형의 홀 구조일 수 있다.
오픈영역(27)은 식각정지막(25)에서 식각이 정지하도록 희생막(26)을 식각한 후, 식각정지막(25)을 식각하고, 연속해서 버퍼산화막(24)을 식각하여 형성한다. 한편, 희생막(26)이 충전용량 확보를 위해 높이가 증가할 경우 감광막만으로는 식각이 어려우므로 하드마스크막(Hardmask)을 이용하여 식각할 수 있다. 하드마스크막은 폴리실리콘막 또는 비정질카본막을 사용한다.
도 3b에 도시된 바와 같이, 오픈영역(27)을 포함한 전면에 스토리지전극으로 사용될 제1도전막(28)을 증착한다. 이때, 제1도전막(28)은 Ru, RuO2, W, WN, TiN, TaN, Ir, IrO2 및 Pt로 이루어진 그룹 중에서 선택된 어느 하나를 포함한다. 바람직하게, 제1도전막(28)은 루테늄이 함유된 물질 즉, Ru 또는 RuO2 박막이다.
제1도전막(28) 증착시 오픈영역(27)의 내부를 채우도록 증착한다. 이는 스토리지전극을 필라(Pillar) 형태로 만들기 위함이다.
한편, 제1도전막(28) 증착시 오픈영역(27) 내부를 채우도록 증착하더라도 필라의 중심축 계면에 틈(crevice)이 발생하는 것을 피할 수 없다. 여기서, 틈은 후속 습식딥아웃 공정시 습식액이 침투하는 경로가 되고, 이렇게 침투하는 습식액의 일부 성분이 건조 과정 후에도 잔류하여 물반점과 같은 예상치 못한 결함(Defects)을 초래한다.
바람직하게, 오픈영역(27)의 바닥 선폭에 따라 그 증착두께가 달라지지만, 제1도전막(28)을 100∼300Å의 두께로 증착하여 오픈영역(27) 내부 안쪽에 직경이 50∼300Å 정도되는 틈(29)을 남겨놓는다. 여기서, 틈(29)의 직경을 조절하지 않아도 제1도전막(28)의 증착이 오픈영역(27)의 큰 종횡비를 따라 증착됨에 따라 오픈영역(27) 내부의 제1도전막(28) 내부(중심축 내부)에서는 틈(29)이 발생한다. 본 발명에서는 제1도전막(28)을 100∼300Å의 두께로 얇게 증착하여 틈(29)의 직경을 인위적으로 크게 한다. 이는 후속 보강제(30)가 틈(29) 내부를 충분히 채우도록 하기 위함이다. 틈의 직경을 확보하지 않고 제1도전막(28)을 증착하면, 틈의 직경이 매우 좁아서 후속 보강제가 틈의 내부를 완전하게 채우지 못하는 불량이 발생할 수 있다. 완전히 채우지 못하는 경우에 습식액의 침투경로는 차단할 수 있지만 후속 열공정에 의한 전단응력을 방지하기는 어렵다. 한편, 제1도전막(28)의 100∼300Å 두께는 제1도전막(28)이 스토리지전극으로 사용될 수 있는 충분한 두께이므로 얇게 증착해도 무방하다.
도 3c에 도시된 바와 같이, 제1도전막(28)의 중심축 내부에 형성된 틈(29)을 채우도록 보강제(Supporter, 30)를 형성한다. 여기서, 보강제(30)를 틈(29)에 채워주면 습식액의 침투가 억제되고, 아울러 스토리지전극의 벽간에 전단응력이 발생되는 것을 방지할 수 있다.
보강제(30)는 제1도전막(28)과 서로 다른 물질로서, 바람직하게는 절연막이다. 특히, 보강제(30)는 질화막 또는 산화막이다. 질화막은 Si3N4를 적용하고, 산화 막으로는 Al2O3, HfO2, ZrO2와 같은 금속산화막을 적용한다. 그리고, 보강제(30)는 증착두께를 100∼500Å으로 하며 틈(30A)을 완전히 채우면서 제1도전막(28) 상부에서 일정 두께를 가지도록 한다.
도 3d에 도시된 바와 같이, 보강제(30)와 제1도전막(28)을 순차적으로 에치백 공정에 의해 식각하여 희생막(26)의 표면을 노출시킨다. 이로써 오픈영역(27) 내부에만 보강제(30A)와 실린더(28A)가 잔류한다. 실린더(28A)는 제1도전막의 패턴으로서, 실린더(28A)의 내부를 보강제(30A)가 채우는 형태가 된다.
바람직하게, 에치백공정은 건식 에치백(Dry etchback) 공정이며, 에치백공정시 타겟은 깊이 기준으로 200∼2000Å이다. 이로써, 보강제(30A)의 상부에서는 200∼2000Å 깊이의 홈(31)이 존재한다. 보강제(30A) 상부에서 일정 깊이의 홈(31)이 존재하도록 하기 위해 에치백 공정시 보강제(30A)를 더 식각하도록 식각선택비를 조절한다.
도 3e에 도시된 바와 같이, 전면에 제2도전막(32)을 증착한다. 이로써, 제2도전막(32)에 의해 보강제(30A) 상부의 홈이 매립되어 보강제(30A)의 상부는 제2도전막(32)에 의해 덮이게 된다.
제2도전막(32)은 실린더(28A)로 사용된 제1도전막과 동일 물질로 형성하므로써 실린더(28A)와의 접착성이 증대된다. 이로써 실린더(28A)와 제2도전막(32)간 접촉계면에 틈이 발생되지 않는다. 제2도전막(32)은 실린더(28A)로 사용된 제1도전막과 동일하게 루테늄을 함유하는 물질, 즉 Ru 또는 RuO2일 수 있다.
이와 같이, 제2도전막(32)을 더 증착하므로써 실린더(28A)의 입구를 덮어 후속 습식각 과정에서 실린더(28A)의 내부로 습식액이 침투하는 것을 더욱 억제할 수 있다.
도 3f에 도시된 바와 같이, 스토리지전극 분리(Storage Node isolation) 공정을 진행한다. 예컨대, 제2도전막을 전면 건식에치백하여 오픈영역(27) 내부에만 캡핑막(32A)을 잔류시킨다. 스토리지전극 분리공정의 다른 방법으로는 CMP(Chemical Mechanical Polishing) 공정을 진행할 수도 있다. 또한, 전면 에치백 공정을 1차로 먼저 진행하고, CMP 공정을 2차로 진행하여 인접한 전하스토리지전극을 분리할 수도 있다.
이로써, 오픈영역(27) 내부에는 실린더(28A), 보강제(30A) 및 캡핑막(32A)이 잔류하고, 실린더(28A)와 캡핑막(32A)은 서로 연결되어 필라 형태의 스토리지전극(100)을 형성한다. 보강제(30A)는 실린더(28A)와 캡핑막(32A)으로 이루어지는 전하스토리지전극(100)의 내부에 존재한다. 즉 필라 내부에 보강제(30A)가 위치한다.
상술한 바에 따르면, 스토리지전극(100)을 이루고 있는 캡핑막(32A)에 의해 스토리지전극(100)의 내부가 밀폐되므로 습식액의 침투경로를 근본적으로 차단할 수 있다.
도 3g에 도시된 바와 같이, 희생막(26)을 제거한다. 이때, 희생막(26)은 습식 풀딥아웃(Wet Full dip out) 공정을 통해 모두 제거하며, 희생막(26)이 산화막 물질이므로 HF 또는 BOE와 같은 습식액을 사용하여 제거한다. 이후, 건조과정을 진행한다. 여기서, 습식 풀딥아웃 공정시 식각정지막(25)에 의해 하부 구조가 어택받 지 않는다.
위와 같은 습식풀딥아웃 공정시 사용되는 습식액은 스토리지전극(100)의 내부로 침투하지 못한다. 이는, 캡핑막(32A)에 의해 스토리지전극(100)의 내부가 밀폐되어 습식액의 침투경로가 모두 차단되기 때문이다.
습식풀딥아웃 공정 및 건조과정이 완료된 후의 결과를 살펴보면, 스토리지전극(100)은 내부에 틈을 갖는 비어 있는 필라 형태가 되고, 스토리지전극(100)의 상부 표면 및 측벽이 외부에 노출된다. 그리고, 스토리지전극(100)의 내부에는 보강제(30A)가 위치한다. 여기서, 오픈영역이 원형의 홀구조인 경우, 스토리지전극(100)은 원형의 필라가 될 것이다.
그리고, 스토리지전극(100) 내부에 위치하는 보강제(30A)는 스토리지전극(100)의 내부 측벽 간에 위치하므로 후속 열공정이 진행되더라도 벽간 전단응력이 발생하는 것을 근본적으로 차단할 수 있다. 이로써, 후속 열공정시 스토리지전극(100)이 쓰러지는 것을 방지할 수 있다. 한편, 보강제(30A)를 산화막 또는 질화막과 같은 절연막으로 사용하는 이유는, 전단응력을 억제하기 위함이다. 보강제(30A)가 도전성을 갖는 막일 경우, 스토리지전극(100)의 벽간에 보강제를 통해 전단응력이 그대로 전달되어 스토리지전극(100)이 쓰러지는 것을 방지할 수 없다. 결국, 보강제(30A)는 스토리지전극(100)의 전단응력을 완충(Buffering)시키는 역할을 하기 위해 절연성 막으로 형성하는 것이 바람직하다.
도 3h에 도시된 바와 같이, 스토리지전극(100) 상부에 유전막(101)을 형성한 다. 이때, 유전막(101)은 Al2O3, ZrO2, HfO2, Ta2O5, TiO2 또는 이들 중 어느 하나를 포함하는 이중막, 삼중막, 혼합막을 사용한다. 그리고, 유전막(101)은 BTO 또는 BST와 같은 고유전율 유전막으로 형성할 수도 있다. 유전막(101)의 두께는 50∼200Å 두께로 한다.
이어서, 유전막(101) 상에 플레이트전극(102)을 형성한다. 이때, 플레이트전극(102)은 Ru, RuO2, W, WN, TiN, TaN, Ir, IrO2 및 Pt로 이루어진 그룹 중에서 선택된 적어도 어느 하나를 포함한다.
도 4는 본 발명의 다른 실시예에 따른 캐패시터의 구조를 도시한 도면으로서, 스토리지전극을 이루고 있는 실린더와 캡핑막의 형태가 변형된 예이다. 스토리지전극(200), 유전막(201) 및 플레이트전극(202)을 제외한 나머지 도면부호는 도 3h와 동일하다.
도 4를 참조하면, 스토리지전극(200)은 전체 구조가 필라 형태이며, 실린더(200A)와 캡핑막(200B)을 포함한다. 여기서, 실린더(200A)는 보강제(30A)와 동일한 높이를 가지도록 에치백된 것이다. 이로써, 캡핑막(200B)이 보강제(30A)와 실린더(200A)의 상부를 모두 덮는 구조가 된다. 즉, 캡핑막(200B)은 실린더(200A)의 상부 표면 및 입구를 덮고, 이로써 보강제(30A)의 상부 표면이 덮이게 된다. 실린더(200A)를 보강제(30A)의 높이와 동일하게 잔류시키기 위한 공정은, 도 3d에 도시된 에치백공정시 제1도전막과 보강제가 동시에 식각되도록 에치백하면 된다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으 나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 및 도 1b는 종래기술에 따른 필라형 스토리지전극을 구비한 캐패시터 제조 방법을 간략히 도시한 도면.
도 2는 본 발명의 실시예에 따른 캐패시터의 구조 단면.
도 3a 내지 도 3h는 본 발명의 실시예에 따른 필라형 스토리지전극을 구비한 캐패시터 제조 방법을 도시한 공정 단면도.
도 4는 본 발명의 다른 실시예에 따른 캐패시터의 구조를 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
28A : 실린더 30A : 보강제
32A : 캡핑막 100 : 스토리지전극
101 : 유전막 102 : 플레이트전극

Claims (21)

  1. 삭제
  2. 실린더와 상기 실린더의 입구를 막는 캡핑막으로 이루어진 필라 형태의 스토리지전극;
    상기 실린더의 내부에 채워진 보강제;
    상기 스토리지전극 상의 유전막; 및
    상기 유전막 상의 플레이트전극
    을 포함하는 캐패시터.
  3. 제2항에 있어서,
    상기 캡핑막은 상기 실린더의 입구 및 상부 표면을 덮는 형태인 캐패시터.
  4. 제2항에 있어서,
    상기 실린더와 캡핑막은 동일 물질의 도전막인 캐패시터.
  5. 제2항에 있어서,
    상기 실린더와 캡핑막은 루테늄을 함유하는 물질인 캐패시터.
  6. 제5항에 있어서,
    상기 루테늄을 함유하는 물질은 Ru 또는 RuO2을 포함하는 캐패시터.
  7. 제2항에 있어서,
    상기 보강제는 절연막인 캐패시터.
  8. 제2항에 있어서,
    상기 보강제는, 산화막 또는 질화막인 캐패시터.
  9. 제2항에 있어서,
    상기 보강제는, Si3N4, Al2O3, HfO2 및 ZrO2로 이루어진 그룹 중에서 선택된 어느 하나인 캐패시터.
  10. 제2항에 있어서,
    상기 스토리지전극은, Ru 또는 RuO2을 포함하는 캐패시터.
  11. 오픈영역을 갖는 희생막을 형성하는 단계;
    상기 오픈 영역 내부를 매립하면서 보강제가 내부 빈 틈을 채우고 있는 필라 형태의 스토리지전극을 형성하는 단계;
    상기 희생막을 제거하는 단계;
    상기 스토리지전극 상부에 유전막을 형성하는 단계; 및
    상기 유전막 상에 플레이트전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  12. 제11항에 있어서,
    상기 스토리지전극을 형성하는 단계는,
    상기 오픈영역을 채우도록 상기 희생막 상에 제1도전막을 형성하는 단계;
    상기 제1도전막의 중심축 내부에 발생된 틈을 채우도록 상기 보강제로 사용되는 절연막을 형성하는 단계;
    상기 절연막과 제1도전막을 상기 오픈영역의 내부에 잔류시키는 단계;
    상기 잔류하는 절연막 및 제1도전막 상부를 밀폐시키는 제2도전막을 형성하는 단계; 및
    상기 오픈영역 내부에 제2도전막을 잔류시키는 단계
    를 포함하는 캐패시터 제조 방법.
  13. 제12항에 있어서,
    상기 제1도전막은 상기 오픈영역 내부에서 실린더가 되고, 상기 제2도전막은 상기 실린더의 입구를 덮는 캡핑막 구조가 되며, 상기 절연막은 상기 실린더 내부를 채우는 형태가 되는 캐패시터 제조 방법.
  14. 제12항에 있어서,
    상기 제1도전막은 상기 오픈영역 내부에서 실린더가 되고, 상기 절연막은 상 기 실린더 내부를 채우는 형태가 되며, 상기 제2도전막은 상기 실린더와 절연막의 상부 표면을 덮는 캡핑막 구조가 되는 캐패시터 제조 방법.
  15. 제12항에 있어서,
    상기 제1도전막과 제2도전막은 동일 물질로 형성하는 캐패시터 제조 방법.
  16. 제12항에 있어서,
    상기 제1도전막과 제2도전막은 루테늄을 함유하는 물질로 형성하는 캐패시터 제조 방법.
  17. 제16항에 있어서,
    상기 제1 및 제2도전막은, Ru 또는 RuO2인 캐패시터 제조 방법.
  18. 제11항 또는 제12항에 있어서,
    상기 보강제는, 산화막 또는 질화막으로 형성하는 캐패시터 제조 방법.
  19. 제11항 또는 제12항에 있어서,
    상기 보강제는, Si3N4, Al2O3, HfO2 및 ZrO2로 이루어진 그룹 중에서 선택된 어느 하나로 형성하는 캐패시터 제조 방법.
  20. 제11항에 있어서,
    상기 스토리지전극은 루테늄을 함유하는 물질로 형성하는 캐패시터 제조 방법.
  21. 제20항에 있어서,
    상기 루테늄을 함유하는 물질은, Ru 또는 RuO2를 포함하는 캐패시터 제조 방법.
KR1020070066054A 2007-07-02 2007-07-02 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법 KR100865726B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020070066054A KR100865726B1 (ko) 2007-07-02 2007-07-02 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법
US12/164,073 US7910428B2 (en) 2007-07-02 2008-06-29 Capacitor with pillar type storage node and method for fabricating the same including conductive capping layer
US13/069,280 US8441100B2 (en) 2007-07-02 2011-03-22 Capacitor with pillar type storage node and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070066054A KR100865726B1 (ko) 2007-07-02 2007-07-02 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100865726B1 true KR100865726B1 (ko) 2008-10-29

Family

ID=40177713

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070066054A KR100865726B1 (ko) 2007-07-02 2007-07-02 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법

Country Status (2)

Country Link
US (2) US7910428B2 (ko)
KR (1) KR100865726B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362422B2 (en) 2013-12-12 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10510759B2 (en) 2017-11-28 2019-12-17 Samsung Electronics Co., Ltd. Semiconductor memory device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346730B1 (en) * 1999-04-06 2002-02-12 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel TFT formed in a display region and a drive circuit formed in the periphery of the display region on the same substrate
KR100881728B1 (ko) * 2007-05-04 2009-02-06 주식회사 하이닉스반도체 루테늄전극을 구비한 반도체소자 및 그 제조 방법
KR100900148B1 (ko) * 2007-10-31 2009-06-01 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
JP2009141073A (ja) * 2007-12-05 2009-06-25 Elpida Memory Inc 半導体装置の製造方法及び半導体装置
KR101014855B1 (ko) * 2008-12-22 2011-02-15 주식회사 하이닉스반도체 실린더형 커패시터 형성 방법
JP2010165742A (ja) * 2009-01-13 2010-07-29 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2011233835A (ja) * 2010-04-30 2011-11-17 Toshiba Corp 半導体記憶装置およびその製造方法
KR101169167B1 (ko) * 2010-10-25 2012-07-30 에스케이하이닉스 주식회사 반도체 소자 및 그 형성 방법
KR101845977B1 (ko) * 2011-11-21 2018-04-09 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
KR102076060B1 (ko) 2013-06-10 2020-02-11 삼성전자주식회사 커패시터를 포함하는 반도체 소자 및 이의 제조 방법
KR20150031380A (ko) * 2013-09-13 2015-03-24 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
US9219110B2 (en) 2014-04-10 2015-12-22 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9391016B2 (en) 2014-04-10 2016-07-12 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9368392B2 (en) 2014-04-10 2016-06-14 Taiwan Semiconductor Manufacturing Co., Ltd. MIM capacitor structure
US9425061B2 (en) * 2014-05-29 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Buffer cap layer to improve MIM structure performance
CN109037444B (zh) * 2017-06-09 2022-01-04 华邦电子股份有限公司 电容器结构及其制造方法
US11482528B2 (en) 2019-12-27 2022-10-25 Kepler Computing Inc. Pillar capacitor and method of fabricating such
US11289497B2 (en) 2019-12-27 2022-03-29 Kepler Computing Inc. Integration method of ferroelectric memory array
US11430861B2 (en) 2019-12-27 2022-08-30 Kepler Computing Inc. Ferroelectric capacitor and method of patterning such
US11792998B1 (en) 2021-06-11 2023-10-17 Kepler Computing Inc. Process integration flow for embedded memory with multi-pocket masks for decoupling processing of memory areas from non-memory areas

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117144A (ja) * 1997-06-26 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20060018933A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 커패시터의 제조 방법
KR20060069592A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100287187B1 (ko) * 1999-03-30 2001-04-16 윤종용 반도체소자의 커패시터 및 그 제조방법
KR20060102125A (ko) * 2005-03-23 2006-09-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1117144A (ja) * 1997-06-26 1999-01-22 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR20060018933A (ko) * 2004-08-26 2006-03-03 삼성전자주식회사 커패시터의 제조 방법
KR20060069592A (ko) * 2004-12-17 2006-06-21 주식회사 하이닉스반도체 반도체 소자의 커패시터 형성 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9362422B2 (en) 2013-12-12 2016-06-07 Samsung Electronics Co., Ltd. Semiconductor device and method for fabricating the same
US10510759B2 (en) 2017-11-28 2019-12-17 Samsung Electronics Co., Ltd. Semiconductor memory device

Also Published As

Publication number Publication date
US20110169134A1 (en) 2011-07-14
US8441100B2 (en) 2013-05-14
US20090008743A1 (en) 2009-01-08
US7910428B2 (en) 2011-03-22

Similar Documents

Publication Publication Date Title
KR100865726B1 (ko) 필라형 스토리지전극을 구비한 캐패시터 및 그 제조 방법
US10756091B2 (en) Semiconductor device and method for fabricating the same
US6667209B2 (en) Methods for forming semiconductor device capacitors that include an adhesive spacer that ensures stable operation
US8148764B2 (en) Semiconductor device having a high aspect cylindrical capacitor and method for fabricating the same
CN101335242B (zh) 半导体器件的制造方法
US8053326B2 (en) Semiconductor device and method of fabricating the same
KR102336105B1 (ko) 반도체 장치의 제조 방법
US6548349B2 (en) Method for fabricating a cylinder-type capacitor for a semiconductor device
US7504300B2 (en) Method for fabricating semiconductor memory device having cylinder type storage node
US7029983B2 (en) Methods of forming MIM type capacitors by forming upper and lower electrode layers in a recess that exposes a source/drain region of a transistor and MIM capacitors so formed
US11244787B2 (en) Semiconductor device and method for fabricating the same
KR20090070910A (ko) 필라형 스토리지노드를 구비한 캐패시터의 제조 방법
KR20090099775A (ko) 기둥형 전하저장전극을 구비한 캐패시터의 제조 방법
KR100587086B1 (ko) 반도체 소자의 캐패시터 형성방법
US20070007656A1 (en) Semiconductor device and methods thereof
KR100532420B1 (ko) 디램 셀 커패시터 제조 방법
KR20080098895A (ko) 오목형구조와 원통형구조가 혼합된 전극을 구비하는캐패시터의 제조 방법
KR100937937B1 (ko) 반도체 메모리장치 및 그 제조 방법
KR101025732B1 (ko) 크랙 방지를 위한 캐패시터 제조 방법
KR20100053210A (ko) 반도체 장치 제조방법
KR20070054933A (ko) 반도체 소자의 제조방법
KR20060098643A (ko) 엠아이엠 캐패시터의 형성방법들
KR20090111018A (ko) 필라형 스토리지노드를 구비한 캐패시터 제조 방법
KR20060000921A (ko) 반도체 장치의 캐패시터 및 그 제조방법
KR20030035631A (ko) 메모리 반도체 장치의 커패시터 및 그 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110923

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120921

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee