CN113161484A - 半导体结构的制备方法及半导体结构 - Google Patents
半导体结构的制备方法及半导体结构 Download PDFInfo
- Publication number
- CN113161484A CN113161484A CN202110417403.6A CN202110417403A CN113161484A CN 113161484 A CN113161484 A CN 113161484A CN 202110417403 A CN202110417403 A CN 202110417403A CN 113161484 A CN113161484 A CN 113161484A
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric
- support
- supporting
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000002360 preparation method Methods 0.000 title abstract description 4
- 230000008093 supporting effect Effects 0.000 claims abstract description 125
- 239000003990 capacitor Substances 0.000 claims abstract description 62
- 238000000034 method Methods 0.000 claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 134
- 239000003989 dielectric material Substances 0.000 claims description 63
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 9
- 229910003697 SiBN Inorganic materials 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- 229910052681 coesite Inorganic materials 0.000 claims description 6
- 239000002131 composite material Substances 0.000 claims description 6
- 229910052906 cristobalite Inorganic materials 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 229910052682 stishovite Inorganic materials 0.000 claims description 6
- 229910052905 tridymite Inorganic materials 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 2
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims 2
- 229910001928 zirconium oxide Inorganic materials 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 17
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 7
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体结构的制备方法及半导体结构。包括：提供衬底；于所述衬底上形成绝缘层，所述绝缘层包括交替分布的三个介质层和四个支撑层，相邻所述绝缘层之间具有第一沟槽；在所述绝缘层表面形成下电极层，所述下电极层填覆盖所述第四支撑层的上表面且填充满所述第一沟槽；去除部分结构以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面；于所述电容孔内依次形成介电层、上电极层和导电层，所述介电层、所述上电极层和所述导电层填充满所述电容孔。本发明解决了在提高易失性存储器中电容柱的高度的同时，防止电极层坍塌的问题，并改善了电容柱形成过程中，电容孔容易发生刻蚀不充分的现象。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种半导体结构的制备方法及半导体结构。
背景技术
随着半导体领域的快速发展，对于易失性存储器(DRAM)的存储量要求越来越高。而在易失性存储器的制造过程中，通常会通过增加电容柱的高度来增加其电容。但是随着电容柱的高度不断增加，在通过刻蚀工艺形成设置电容柱的电容孔时，容易导致电容孔刻蚀不充分。另外，随着电容柱的高度不断增加，导致电容柱中的电极结构容易发送坍塌，影响易失性存储器的良率。
现有技术中，通常会设置三层支撑层来支撑电容柱中的电极结构，防止其发生坍塌，但是随着电容柱的高度不断增加，相邻支撑层之间的距离也逐渐增加，容易导致电极层发生弯曲，影响半导体结构的性能及良率。
如何解决上述问题，已成为本领域急需解决的问题。
发明内容
本发明所要解决的技术问题是在提高易失性存储器中电容柱的高度的同时，防止电极层坍塌，并改善了电容柱形成过程中，电容孔容易发生刻蚀不充分的现象。
为了解决上述问题，本发明提供了一种半导体结构的制造方法，包括：提供衬底；于所述衬底上形成绝缘层，所述绝缘层包括依次形成的第一支撑层、第一介质层、第二支撑层、第二介质层、第三支撑层、第三介质层和第四支撑层，相邻所述绝缘层之间具有第一沟槽；在所述绝缘层表面形成下电极层，所述下电极层填覆盖所述第四支撑层的上表面且填充满所述第一沟槽；去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面；于所述电容孔内依次形成介电层、上电极层和导电层，所述介电层、所述上电极层和所述导电层填充满所述电容孔。
可选的，形成所述绝缘层的方法包括：于所述衬底上依次形成第一支撑材料层、第一介质材料层、第二支撑材料层、第二介质材料层、第三支撑材料层、第三介质材料层和第四支撑材料层；去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽，剩余的所述第一支撑材料层构成所述第一支撑层，剩余的第一介质材料层构成所述第一介质层，剩余的所述第二支撑材料层构成所述第二支撑层，剩余的所述第二介质材料层构成所述第二介质层，剩余的所述第三支撑材料层构成所述第三支撑层，剩余的所述第三介质材料层构成所述第三介质层，剩余的所述第四支撑材料层构成所述第四支撑层。
可选的，所述去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽的步骤包括：于所述第四支撑材料层上形成具有图案的光刻胶层；以所述光刻胶层为掩膜，在同一步骤中刻蚀部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层；去除所述光刻胶层。
可选的，形成所述第二支撑层、所述第三支撑层和所述第四支撑层的材料为SiCN。
可选的，形成所述第一介质层的材料为掺杂有硼元素的氧化硅；形成所述第一支撑层的材料为SiBN。
可选的，所述去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面的步骤包括：于所述下电极层上形成具有图形的掩膜层；以所述掩膜层为掩膜去除部分所述下电极层、部分所述第四支撑层、部分所述第三介质层和部分所述第三支撑层，以形成第二沟槽；利用湿法刻蚀工艺去除所述第三介质层和所述第二介质层，形成第三沟槽，所述第三沟槽暴露部分所述第二支撑层的表面；去除覆盖所述第四支撑层上表面的所述下电极层，以暴露所述第四支撑层的上表面；去除部分所述第二支撑层，以暴露部分所述第一介质层的表面，同时减薄所述第四支撑层的厚度，以使剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面；利用湿法刻蚀工艺去除所述第一介质层。
可选的，形成所述第二介质层、第三介质层和所述掩膜层的材料相同。
可选的，形成所述第二介质层、第三介质层和所述掩膜层的材料为SiO2；利用稀释的氢氟酸溶液去除所述第三介质层和所述第二介质层。
可选的，在去除所述第三介质层和所述第二介质层的同时，去除所述掩膜层。
可选的，形成所述介电层的材料为氧化铝和氧化锆的复合层。
为了解决上述问题，本发明提供了一种半导体结构，包括：衬底；下电极层，所述下电极层位于所述衬底表面；支撑层，所述支撑层连接相邻的所述下电极层，包括从下到上依次设置的第一支撑层、第二支撑层、第三支撑层、以及第四支撑层，且所述第一支撑层、所述第二支撑层、所述第三支撑层和所述第四支撑层彼此分开，所述第四支撑层的上表面低于所述下电极层的上表面；介电层，所述介电层覆盖所述下电极层和所述支撑层的表面；上电极层，所述上电极层覆盖所述介电层的表面；导电层，所述导电层覆盖所述上电极层的表面，使所述上电极层构成电连接。
可选的，所述第二支撑层、所述第三支撑层和所述第四支撑层采用SiCN材料。
可选的，所述第一支撑层采用SiBN材料。
可选的，所述介电层采用氧化铝和氧化锆的复合材料层。
可选的，所述导电层的采用SiGe材料。
本发明通过增加到4层的支撑结构，可以很好的支撑电容柱的TIN电极结构，同时也增加的了电容的有效高度，增加易失性存储器的电容值。同时电容柱的上层将SICN支撑结构的界面向下蚀刻，使得TIN电极的高度高于SICN，减少了TIN电极弯曲的发生。解决了提高柱状电容的高度并增加其容量的技术问题。本发明解决了在提高易失性存储器中电容柱的高度的同时，防止电极层坍塌的问题，并改善了电容柱形成过程中，电容孔容易发生刻蚀不充分的现象。
附图说明
附图1所示是本发明一具体实施方式所述半导体结构的制备方法的步骤示意图。
附图2所示是本发明一具体实施方式形成所述绝缘层的方法的步骤示意图。
附图3所示是本发明一具体实施方式所述去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽的步骤示意图。
附图4所示是本发明一具体实施方式所述去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面的步骤示意图。
附图5A-5E所示是本发明一具体实施方式所述半导体结构的制备方法的工艺示意图。
附图6A-6B所示是本发明一具体实施方式形成所述绝缘层的方法的工艺示意图。
附图7A-7C所示是本发明一具体实施方式所述所述去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽52的工艺示意图。
附图8A-8F所示是本发明一具体实施方式所述去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面的工艺示意图。
具体实施方式
下面结合附图对本发明提供的半导体结构的制备方法及半导体结构的具体实施方式做详细说明。
附图1所示是本发明一具体实施方式所述半导体结构的制备方法的步骤示意图。包括：步骤S10，提供衬底；步骤S11，于所述衬底上形成绝缘层，所述绝缘层包括依次形成的第一支撑层、第一介质层、第二支撑层、第二介质层、第三支撑层、第三介质层和第四支撑层，相邻所述绝缘层之间具有第一沟槽；步骤S12，在所述绝缘层表面形成下电极层，所述下电极层填覆盖所述第四支撑层的上表面且填充满所述第一沟槽；步骤S13，去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面；步骤S14，于所述电容孔内依次形成介电层、上电极层和导电层，所述介电层、所述上电极层和所述导电层填充满所述电容孔。
附图5A-5E所示是本发明一具体实施方式所述半导体结构的制备方法的工艺示意图。
附图5A所示，参考步骤S10，提供衬底50。所述衬底采用硅材料，包括但不限于字线结构、位线结构、晶体管结构、以及电容接触结构等。
附图5B所示，参考步骤S11，于所述衬底50上形成绝缘层51，所述绝缘层51包括依次形成的第一支撑层501、第一介质层502、第二支撑层503、第二介质层504、第三支撑层505、第三介质层506和第四支撑层507，相邻所述绝缘层51之间具有第一沟槽52。在本发明的一个具体实施方中，形成所述第一介质层502的材料为掺杂有硼元素的氧化硅，形成所述第一支撑层503的材料为SiBN，形成所述第二支撑层503、所述第三支撑层505和所述第四支撑层507的材料为SiCN，形成所述第二介质层504、第三介质层506的材料为SiO2。
在本发明的一个具体实施方式中，上述绝缘层51的形成可以采用如下方法，并参考附图2所示为下述步骤的实施示意图，包括：步骤S21，于所述衬底上依次形成第一支撑材料层、第一介质材料层、第二支撑材料层、第二介质材料层、第三支撑材料层、第三介质材料层和第四支撑材料层；步骤S22，去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽，剩余的所述第一支撑材料层构成所述第一支撑层，剩余的第一介质材料层构成所述第一介质层，剩余的所述第二支撑材料层构成所述第二支撑层，剩余的所述第二介质材料层构成所述第二介质层，剩余的所述第三支撑材料层构成所述第三支撑层，剩余的所述第三介质材料层构成所述第三介质层，剩余的所述第四支撑材料层构成所述第四支撑层。
附图6A-6B所示是本发明一具体实施方式形成所述绝缘层的方法的工艺示意图。
附图6A所示，参考骤S21，于所述衬底50上依次形成第一支撑材料层601、第一介质材料层602、第二支撑材料层603、第二介质材料层604、第三支撑材料层605、第三介质材料层606和第四支撑材料层607。在本发明的一个具体实施方中，形成所述第一介质材料层602的材料为掺杂有硼元素的氧化硅，形成所述第一支撑材料层603的材料为SiBN，形成所述第二支撑材料层603、所述第三支撑材料层605和所述第四支撑材料层607的材料为SiCN，形成所述第二介质材料层604、第三介质材料层606的材料为SiO2。
附图6B所示，参考骤S22，去除部分所述第一支撑材料层601、部分所述第一介质材料层602、部分所述第二支撑材料层603、部分所述第二介质材料层604、部分所述第三支撑材料层605、部分所述第三介质材料层606和部分所述第四支撑材料层607，以形成所述第一沟槽52，剩余的所述第一支撑材料层601构成所述第一支撑层501；剩余的第一介质材料层602构成所述第一介质层502，剩余的所述第二支撑材料层603构成所述第二支撑层503，剩余的所述第二介质材料层604构成所述第二介质层504，剩余的所述第三支撑材料层605构成所述第三支撑层505，剩余的所述第三介质材料层606构成所述第三介质层506，剩余的所述第四支撑材料层607构成所述第四支撑层507。形成所述第二支撑层503、所述第三支撑层505和所述第四支撑层507的材料为SiCN，SiCN材料硬度很好，可以很好的起到支撑作用，保证后续形成的电容结构不易坍塌。为了保证形成的所述第一沟槽52的形貌，进而保证后续形成的下电极层508的形貌，形成所述第一介质层502的材料为掺杂有硼元素的氧化硅，形成所述第一支撑层503的材料为SiBN，所述第一介质层502和所述第一支撑层503均采用掺杂了硼元素的材料，降低了材料的硬度，使刻蚀更容易完成，保证所述第一沟槽52的形貌。通过增加到4层的支撑结构，可以很好的支撑电容柱的TIN电极结构，同时也增加的了电容的有效高度，增加易失性存储器的电容值。
上述步骤实施完毕后，即获得了附图5B所示的结构。
附图3所示是本发明一具体实施方式所述去除部分所述第一支撑材料层601、部分所述第一介质材料层602、部分所述第二支撑材料层603、部分所述第二介质材料层604、部分所述第三支撑材料层605、部分所述第三介质材料层606和部分所述第四支撑材料层607，以形成所述第一沟槽52的步骤示意图，包括：步骤S31，于所述第四支撑材料层607上形成具有图案的光刻胶层701；步骤S32，以所述光刻胶层701为掩膜，在同一步骤中刻蚀部分所述第一支撑材料层601、部分所述第一介质材料层602、部分所述第二支撑材料层603、部分所述第二介质材料层604、部分所述第三支撑材料层605、部分所述第三介质材料层606和部分所述第四支撑材料层607；步骤S33，去除所述光刻胶层701。
附图7A-7C所示是本发明一具体实施方式所述去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽52的工艺示意图。
附图7A所示，参考步骤S31，于所述第四支撑材料层607上形成具有图案的光刻胶层701。
附图7B所示，参考步骤S32，以所述光刻胶层701为掩膜，在同一步骤中刻蚀部分所述第一支撑材料层601、部分所述第一介质材料层602、部分所述第二支撑材料层603、部分所述第二介质材料层604、部分所述第三支撑材料层605、部分所述第三介质材料层606和部分所述第四支撑材料层607。
附图7C所示，参考去除所述光刻胶层701。
上述步骤实施完毕后，即获得了附图5B所示的结构。继续进行下述步骤以完成所述半导体结构的制备。
附图5C，参考步骤S12，在所述绝缘层51表面形成下电极层508，所述下电极层508填覆盖所述第四支撑层507的上表面且填充满所述第一沟槽52。在本发明的一个具体实施方式中，所述下电极层508可以采用氮化钛材料。
附图5D，参考步骤S13，去除部分所述第四支撑层507、所述第三介质层506、部分所述第三支撑层505、所述述第二介质层504、部分所述第二支撑层503、所述第一介质层602和部分所述下电极层508，以形成电容孔53，剩余的所述第四支撑层507的上表面低于剩余的所述下电极层508的上表面。
在本发明的一个具体实施方式中，上述结构的形成可以采用如下方法，并参考附图4所示所示为下述步骤的实施示意图。
附图4所示是本发明一具体实施方式所述去除部分所述第四支撑层507、所述第三介质层506、部分所述第三支撑层505、所述第二介质层504、部分所述第二支撑层503、所述第一介质层502和部分所述下电极层508，以形成电容孔53，剩余的所述第四支撑层507的上表面低于剩余的所述下电极层508的上表面的步骤示意图，包括：步骤S40，于所述下电极层508上形成具有图形的掩膜层510；步骤S41，以所述掩膜层510为掩膜去除部分所述下电极层508、部分所述第四支撑层507、部分所述第三介质层506和部分所述第三支撑层505，以形成第二沟槽54；步骤S42，利用湿法刻蚀工艺去除所述第三介质层506和所述第二介质层504，形成第三沟槽55，所述第三沟槽55暴露部分所述第二支撑层503的表面；步骤S43，去除覆盖所述第四支撑层507上表面的所述下电极层508，以暴露所述第四支撑层的上表面；步骤S44，去除部分所述第二支撑层503，以暴露部分所述第一介质层502的表面，同时减薄所述第四支撑层507的厚度，以使剩余的所述第四支撑层507的上表面低于剩余的所述下电极层508的上表面；步骤S45，利用湿法刻蚀工艺去除所述第一介质层502。
附图8A-8F所示是本发明一具体实施方式所述去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面的工艺示意图。
附图8A所示，参考步骤S40，于所述下电极层508上形成具有图形的掩膜层510。
附图8B所示，参考步骤S41，以所述掩膜层510为掩膜去除部分所述下电极层508、部分所述第四支撑层507、部分所述第三介质层506和部分所述第三支撑层505，以形成第二沟槽54。在本发明的一个具体实施方中，形成所述第二介质层504、第三介质层506和所述掩膜层510的材料相同。在本发明的一个具体实施方中，形成所述第二介质层504、第三介质层506和所述掩膜层510的材料为SiO2。
附图8C所示，参考步骤S42，利用湿法刻蚀工艺去除所述第三介质层506和所述第二介质层504，形成第三沟槽55，所述第三沟槽55暴露部分所述第二支撑层503的表面。在本发明的一个具体实施方中，利用稀释的氢氟酸溶液去除所述第三介质层506和所述第二介质层504。在本发明的一个具体实施方中，形成第三介质层506、所述第二介质层504和所述掩膜层510的材料为SiO2，在去除所述第三介质层506和所述第二介质层504的同时，去除所述掩膜层510。
附图8D所示，参考步骤S43，去除覆盖所述第四支撑层507上表面的所述下电极层508，以暴露所述第四支撑层的上表面。在本发明的一个具体实施方式中，所述下电极层508可以采用氮化钛。
附图8E所示，参考步骤S44，去除部分所述第二支撑层503，以暴露部分所述第一介质层502的表面，同时减薄所述第四支撑层507的厚度，以使剩余的所述第四支撑层507的上表面低于剩余的所述下电极层508的上表面。
附图8F所示，参考步骤S45，利用湿法刻蚀工艺去除所述第一介质层502。在本发明的一个具体实施方式中，通过部分去除支撑层结合湿法刻蚀的方式，改善了电容柱形成过程中，电容孔容易发生刻蚀不充分的现象。
上述步骤实施完毕后，即获得了附图5D所示的结构，形成了所述电容孔53。继续进行下述步骤以完成所述半导体结构的制备。
附图5E所示，参考步骤S14，于所述电容孔53内依次形成介电层509、上电极层510和导电层511，所述介电层509、所述上电极层510和所述导电层511填充满所述电容孔53。在本发明的一个具体实施方中，形成所述介电层509的材料为氧化铝和氧化锆的复合层，氧化铝和氧化锆的介电常数都很高，可以保证电容结构的存储量。在本发明的一个具体实施方中，所述导电层511可以采用掺锗的多晶硅。所述上电极层510可以采用氮化钛材料。在本发明的一种实施方式中，所述介电层509、上电极层510和导电层511能够采用物理气相沉积或化学气相沉积的方法形成。上述技术方案采用掺锗的多晶硅形成导电层511，形成工艺较为简单，容易实现电容孔53的填充。
附图5E所示即为本发明提供的一种半导体结构，包括：衬底50；下电极层508，所述下电极层508位于所述衬底50表面；支撑层，所述支撑层连接相邻的所述下电极层508，包括从下到上依次设置的第一支撑层501、第二支撑层503、第三支撑层505、以及第四支撑层507，且所述第一支撑层501、所述第二支撑层503、所述第三支撑层505和所述第四支撑层507彼此分开，所述第四支撑层507的上表面低于所述下电极层508的上表面；介电层509，所述介电层509覆盖所述下电极层508和所述支撑层的表面；上电极层510，所述上电极层510覆盖所述介电层509的表面；导电层511，所述导电层511覆盖所述上电极层510的表面，使所述上电极层510构成电连接。
在本发明的一种具体实施方式中，所述第一支撑层501采用SiBN材料；所述第二支撑层503、所述第三支撑层505和所述第四支撑层507采用SiCN材料。所述介电层509采用高介电常数材料，在本发明的一种具体实施方式中，所述介电层509采用氧化铝和氧化锆的复合材料层。在本发明的一种具体实施方式中，所述导电层511的采用SiGe材料。
上述技术方案通过增加到4层的支撑结构，可以很好的支撑电容柱的TIN电极结构，同时也增加的了电容的有效高度，增加易失性存储器的电容值。同时电容柱的上层将SICN支撑结构的界面向下蚀刻，使得TIN电极的高度高于SICN，减少了TIN电极弯曲的发生，解决了提高柱状电容的高度并增加其容量的技术问题。在提高易失性存储器中电容柱的高度的同时，防止电极层坍塌的问题，并改善了电容柱形成过程中，电容孔容易发生刻蚀不充分的现象。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (15)
1.一种半导体结构的制造方法，其特征在于，包括：
提供衬底；
于所述衬底上形成绝缘层，所述绝缘层包括依次形成的第一支撑层、第一介质层、第二支撑层、第二介质层、第三支撑层、第三介质层和第四支撑层，相邻所述绝缘层之间具有第一沟槽；
在所述绝缘层表面形成下电极层，所述下电极层填覆盖所述第四支撑层的上表面且填充满所述第一沟槽；
去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面；
于所述电容孔内依次形成介电层、上电极层和导电层，所述介电层、所述上电极层和所述导电层填充满所述电容孔。
2.根据权利要求1所述的半导体结构的制造方法，其特征在于，形成所述绝缘层的方法包括：
于所述衬底上依次形成第一支撑材料层、第一介质材料层、第二支撑材料层、第二介质材料层、第三支撑材料层、第三介质材料层和第四支撑材料层；
去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽，剩余的所述第一支撑材料层构成所述第一支撑层，剩余的第一介质材料层构成所述第一介质层，剩余的所述第二支撑材料层构成所述第二支撑层，剩余的所述第二介质材料层构成所述第二介质层，剩余的所述第三支撑材料层构成所述第三支撑层，剩余的所述第三介质材料层构成所述第三介质层，剩余的所述第四支撑材料层构成所述第四支撑层。
3.根据权利要求2所述的半导体结构的制造方法，其特征在于，所述去除部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层，以形成所述第一沟槽的步骤包括：
于所述第四支撑材料层上形成具有图案的光刻胶层；
以所述光刻胶层为掩膜，在同一步骤中刻蚀部分所述第一支撑材料层、部分所述第一介质材料层、部分所述第二支撑材料层、部分所述第二介质材料层、部分所述第三支撑材料层、部分所述第三介质材料层和部分所述第四支撑材料层；
去除所述光刻胶层。
4.根据权利要求1所述的半导体结构的制造方法，其特征在于，包括：
形成所述第二支撑层、所述第三支撑层和所述第四支撑层的材料为SiCN。
5.根据权利要求1所述的半导体结构的制造方法，其特征在于，包括：
形成所述第一介质层的材料为掺杂有硼元素的氧化硅；
形成所述第一支撑层的材料为SiBN。
6.根据权利要求1所述的半导体结构的制造方法，其特征在于，所述去除部分所述第四支撑层、所述第三介质层、部分所述第三支撑层、所述第二介质层、部分所述第二支撑层、所述第一介质层和部分所述下电极层，以形成电容孔，剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面的步骤包括：
于所述下电极层上形成具有图形的掩膜层；
以所述掩膜层为掩膜去除部分所述下电极层、部分所述第四支撑层、部分所述第三介质层和部分所述第三支撑层，以形成第二沟槽；
利用湿法刻蚀工艺去除所述第三介质层和所述第二介质层，形成第三沟槽，所述第三沟槽暴露部分所述第二支撑层的表面；
去除覆盖所述第四支撑层上表面的所述下电极层，以暴露所述第四支撑层的上表面；
去除部分所述第二支撑层，以暴露部分所述第一介质层的表面，同时减薄所述第四支撑层的厚度，以使剩余的所述第四支撑层的上表面低于剩余的所述下电极层的上表面；
利用湿法刻蚀工艺去除所述第一介质层。
7.根据权利要求6所述的半导体结构的制造方法，其特征在于，包括：
形成所述第二介质层、第三介质层和所述掩膜层的材料相同。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于，包括：
形成所述第二介质层、第三介质层和所述掩膜层的材料为SiO2；
利用稀释的氢氟酸溶液去除所述第三介质层和所述第二介质层。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，包括：
在去除所述第三介质层和所述第二介质层的同时，去除所述掩膜层。
10.根据权利要求1所述的半导体结构的制造方法，其特征在于，包括：
形成所述介电层的材料为氧化铝和氧化锆的复合层。
11.一种半导体结构，其特征在于，包括：
衬底；
下电极层，所述下电极层位于所述衬底表面；
支撑层，所述支撑层连接相邻的所述下电极层，包括从下到上依次设置的第一支撑层、第二支撑层、第三支撑层、以及第四支撑层，且所述第一支撑层、所述第二支撑层、所述第三支撑层和所述第四支撑层彼此分开，所述第四支撑层的上表面低于所述下电极层的上表面；
介电层，所述介电层覆盖所述下电极层和所述支撑层的表面；
上电极层，所述上电极层覆盖所述介电层的表面；
导电层，所述导电层覆盖所述上电极层的表面，使所述上电极层构成电连接。
12.根据权利要求11所述的半导体结构，其特征在于，所述第二支撑层、所述第三支撑层和所述第四支撑层采用SiCN材料。
13.根据权利要求11所述的半导体结构，其特征在于，所述第一支撑层采用SiBN材料。
14.根据权利要求11所述的半导体结构，其特征在于，包括：
所述介电层采用氧化铝和氧化锆的复合材料层。
15.根据权利要求11所述的半导体结构，其特征在于，包括：
所述导电层的采用SiGe材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110417403.6A CN113161484A (zh) | 2021-04-19 | 2021-04-19 | 半导体结构的制备方法及半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110417403.6A CN113161484A (zh) | 2021-04-19 | 2021-04-19 | 半导体结构的制备方法及半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113161484A true CN113161484A (zh) | 2021-07-23 |
Family
ID=76868452
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110417403.6A Pending CN113161484A (zh) | 2021-04-19 | 2021-04-19 | 半导体结构的制备方法及半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113161484A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114582958A (zh) * | 2022-04-29 | 2022-06-03 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110159660A1 (en) * | 2009-12-24 | 2011-06-30 | Kang Dae-Hyuk | Methods of Forming Integrated Circuit Capacitors Having Sidewall Supports and Capacitors Formed Thereby |
| US20130005110A1 (en) * | 2011-06-30 | 2013-01-03 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| CN107619419A (zh) * | 2016-07-14 | 2018-01-23 | 三星电子株式会社 | 铝化合物以及使用其形成薄膜和制造集成电路器件的方法 |
| CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN108206174A (zh) * | 2017-12-28 | 2018-06-26 | 睿力集成电路有限公司 | 电容器、电容器制造方法及半导体存储器 |
| CN207602562U (zh) * | 2017-12-28 | 2018-07-10 | 睿力集成电路有限公司 | 电容器及半导体存储器 |
| CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN109509836A (zh) * | 2017-09-14 | 2019-03-22 | 联华电子股份有限公司 | 形成存储器电容的方法 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| CN111725139A (zh) * | 2019-03-21 | 2020-09-29 | 三星电子株式会社 | 制造具有支撑图案的半导体装置的方法 |
-
2021
- 2021-04-19 CN CN202110417403.6A patent/CN113161484A/zh active Pending
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20110159660A1 (en) * | 2009-12-24 | 2011-06-30 | Kang Dae-Hyuk | Methods of Forming Integrated Circuit Capacitors Having Sidewall Supports and Capacitors Formed Thereby |
| US20130005110A1 (en) * | 2011-06-30 | 2013-01-03 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
| CN107619419A (zh) * | 2016-07-14 | 2018-01-23 | 三星电子株式会社 | 铝化合物以及使用其形成薄膜和制造集成电路器件的方法 |
| CN107634047A (zh) * | 2017-09-14 | 2018-01-26 | 睿力集成电路有限公司 | 电容器阵列结构及其制造方法 |
| CN109509836A (zh) * | 2017-09-14 | 2019-03-22 | 联华电子股份有限公司 | 形成存储器电容的方法 |
| CN108206174A (zh) * | 2017-12-28 | 2018-06-26 | 睿力集成电路有限公司 | 电容器、电容器制造方法及半导体存储器 |
| CN207602562U (zh) * | 2017-12-28 | 2018-07-10 | 睿力集成电路有限公司 | 电容器及半导体存储器 |
| CN108447864A (zh) * | 2018-03-14 | 2018-08-24 | 睿力集成电路有限公司 | 半导体存储器件结构及其制作方法 |
| CN108550568A (zh) * | 2018-04-26 | 2018-09-18 | 睿力集成电路有限公司 | 电容器阵列及其形成方法、半导体器件 |
| CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
| CN111725139A (zh) * | 2019-03-21 | 2020-09-29 | 三星电子株式会社 | 制造具有支撑图案的半导体装置的方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114582958A (zh) * | 2022-04-29 | 2022-06-03 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
| CN114582958B (zh) * | 2022-04-29 | 2022-08-02 | 长鑫存储技术有限公司 | 半导体结构的制作方法及半导体结构 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108962893B (zh) | 动态随机存取存储器及其制造方法 | |
| KR100360414B1 (ko) | 트윈 비트 결함을 방지하는 실린더형 커패시터의 하부전극형성방법 | |
| KR940001426B1 (ko) | 고집적 반도체 메모리장치 및 그 제조방법 | |
| CN112908968B (zh) | 半导体存储器中的电容及其制备方法 | |
| KR100449030B1 (ko) | 스택형 캐패시터 및 그의 제조방법 | |
| TW201727874A (zh) | 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法 | |
| CN109427786B (zh) | 半导体存储装置及其制作工艺 | |
| KR20030080234A (ko) | 트렌치 커패시터 및 그 제조 방법 | |
| CN113161484A (zh) | 半导体结构的制备方法及半导体结构 | |
| US11398392B2 (en) | Integrated circuit device and method of manufacturing the same | |
| US7727850B2 (en) | Method for forming capacitor of semiconductor device | |
| WO2021190308A1 (zh) | 半导体器件及半导体器件的形成方法 | |
| CN117500365B (zh) | 电容器的制备方法 | |
| US20040266102A1 (en) | Method for manufacturing capacitor bottom electrode of semiconductor device | |
| WO2022062548A1 (zh) | 存储器的制造方法和存储器 | |
| EP4287256A1 (en) | Semiconductor structure and manufacturing method therefor | |
| KR100557998B1 (ko) | 실린더형 스토리지 전극을 갖는 반도체 소자 및 그 제조방법 | |
| US20230309291A1 (en) | Dynamic random access memory device | |
| WO2022062547A1 (zh) | 存储器的制造方法和存储器 | |
| JP4731025B2 (ja) | シリンダ型キャパシタ及びシリンダ型キャパシタの製造方法 | |
| WO2014148561A1 (ja) | 半導体装置の製造方法 | |
| KR100275818B1 (ko) | 반도체소자의커패시터제조방법 | |
| CN114678361A (zh) | 一种半导体器件及其制造方法 | |
| KR100866127B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| KR19990005486A (ko) | 반도체 장치의 캐패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210723 |