TW202011469A - 半導體裝置結構之製造方法 - Google Patents

半導體裝置結構之製造方法 Download PDF

Info

Publication number
TW202011469A
TW202011469A TW108130163A TW108130163A TW202011469A TW 202011469 A TW202011469 A TW 202011469A TW 108130163 A TW108130163 A TW 108130163A TW 108130163 A TW108130163 A TW 108130163A TW 202011469 A TW202011469 A TW 202011469A
Authority
TW
Taiwan
Prior art keywords
layer
isolation
magnetic
magnetic element
adhesive layer
Prior art date
Application number
TW108130163A
Other languages
English (en)
Other versions
TWI807087B (zh
Inventor
陳季丞
黃偉立
郭建志
黃宏麟
古進譽
陳承先
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202011469A publication Critical patent/TW202011469A/zh
Application granted granted Critical
Publication of TWI807087B publication Critical patent/TWI807087B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76823—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. transforming an insulating layer into a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04073—Bonding areas specifically adapted for connectors of different types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Bipolar Transistors (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一種半導體裝置結構及形成方法。 上述方法包括形成一黏著層於一半導體基底上，且形成一磁性元件於黏著層上。上述方法更包括形成一隔離元件而延伸跨越磁性元件。隔離元件局部覆蓋磁性元件的上表面，且局部覆蓋磁性元件的多個側壁表面。上述方法更包括局部去除黏著層，使得黏著層的一邊緣橫向設置於磁性元件的一邊緣與隔離元件的一邊緣之間。另外，上述方法包括形成一導線於隔離元件上。

Description

半導體裝置結構之製造方法
本發明實施例係關於一種半導體技術，且特別是關於一種半導體裝置結構及其製造方法。
半導體積體電路（IC）工業經歷了快速增長。IC材料與設計的技術進展已經產生了多個IC世代。 每一世代都具有比上一世代更小更複雜的電路。
IC演進過程中，功能密度（即，每一晶片面積中內連接裝置的數量）通常會增加，而幾何尺寸（即，利用製程可產生的最小部件（或線））卻是減少。這種照比例微縮的製程通常藉由提高生產效率及降低相關成本而帶來許多益處。
然而，這些進展增加了製程與IC製造的複雜度。由於特徵部件尺寸持續縮小，因而製程也持續變得更加難進行。因此，形成可靠且尺寸越來越小的半導體裝置成為了一項挑戰。
一種半導體裝置結構之製造方法包括：形成一黏著層於一半導體基底上，且形成一磁性元件於黏著層上。上述方法更包括形成一隔離元件而延伸跨越磁性元件。隔離元件局部覆蓋磁性元件的上表面，且局部覆蓋磁性元件的多個側壁表面。上述方法更包括局部去除黏著層，使得黏著層的一邊緣橫向設置於磁性元件的一邊緣與隔離元件的一邊緣之間。另外，上述方法包括形成一導線於隔離元件上。
一種半導體裝置結構之製造方法包括：形成一金屬層於一半導體基底上。上述方法也包括形成一磁性元件於金屬層上。上述方法更包括直接形成一隔離元件於磁性元件及金屬層上。另外，上述方法包括形成一導線於隔離元件上。
一種半導體裝置結構包括：一半導體基底及位於半導體基底上的一磁性元件。上述半導體裝置結構也包括一黏著元件，位於磁性元件與半導體基底之間。上述半導體裝置結構更包括一隔離元件，延伸跨越磁性元件，其中隔離元件局部覆蓋磁性元件的上表面，且局部覆蓋磁性元件的多個側壁表面。黏著元件的一邊緣橫向設置於磁性元件的一邊緣與隔離元件的一邊緣之間。另外，上述半導體裝置結構包括一導線，位於隔離元件上。
以下的揭露內容提供許多不同的實施例或範例，以實施本發明的不同特徵部件。而以下的揭露內容是敘述各個構件及其排列方式的特定範例，以求簡化本揭露內容。當然，這些僅為範例說明並非用以限定本發明。舉例來說，若是以下的揭露內容敘述了將一第一特徵部件形成於一第二特徵部件之上或上方，即表示其包含了所形成的上述第一特徵部件與上述第二特徵部件是直接接觸的實施例，亦包含了尚可將附加的特徵部件形成於上述第一特徵部件與上述第二特徵部件之間，而使上述第一特徵部件與上述第二特徵部件可能未直接接觸的實施例。另外，本揭露內容在各個不同範例中會重複標號及/或文字。重複是為了達到簡化及明確目的，而非自行指定所探討的各個不同實施例及/或配置之間的關係。
再者，在空間上的相關用語，例如＂下方＂、＂之下＂、＂下＂、＂上方＂、＂上＂等等在此處係用以容易表達出本說明書中所繪示的圖式中元件或特徵部件與另外的元件或特徵部件的關係。這些空間上的相關用語除了涵蓋圖式所繪示的方位外，還涵蓋裝置於使用或操作中的不同方位。此裝置可具有不同方位（旋轉90度或其他方位）且此處所使用的空間上的相關符號同樣有相應的解釋。
以下描述了一些實施例。可以在這些實施例中所述的階段進行之前、期間及/或之後提供額外的操作。對於不同的實施例，可替換或排除所述的一些階段。可將額外的特徵部件加入半導體裝置結構中。對於不同的實施例，可替換或排除以下所述的一些特徵部件。儘管所討論的一些實施例係以特定順序進行操作，然而可以另一邏輯順序進行這些操作。
第1A至1M圖係繪示出根據一些實施例之的不同製造階段的半導體裝置結構製造方法剖面示意圖。如第1A圖所示，接收或提供一半導體基底100。半導體基底100可包括其中形成有多個裝置元件的半導體晶圓。舉例來說，半導體基底100是其中形成有電晶體的矽晶圓。
在一些實施例中，形成一內連接結構102於半導體基底100上方。內連接結構102可包括多個介電層和多個導電特徵部件。這些導電特徵部件於裝置元件與後續待形成的其他元件之間形成電性連接。在一些實施例中，內連接結構102的最頂部介電層由高分子材料製成或包括高分子材料。舉例來說，高分子材料為聚醯亞胺或其他合適的材料。
如第1A圖所示，根據一些實施例，沉積一黏著層103於內連接結構102上。黏著層103可用於改善內連接結構102與後續形成的元件之間的黏合。在一些實施例中，黏著層103進一步延伸到內連接結構102的一側壁上。黏著層103進一步延伸到半導體基底100的一側壁上。
在一些實施例中，黏著層103由金屬材料製成或包括金屬材料。金屬材料可包括鈦、鋁、銅、一或多種其他合適的材料，或其組合。舉例來說，金屬材料可包括實質上純金屬材料（例如，鈦）或合金（例如，銅及鋁的組合）。黏著層103的厚度可約在500Å至1000Å的範圍內。
可使用物理氣相沉積（physical vapor deposition, PVD）製程、化學氣相沉積（chemical vapor deposition, CVD）製程、原子層沉積（atomic layer deposition, ALD）製程、電鍍製程、無電電鍍製程、一或多個其他合適的製程或其組合來沉積黏著層103。
之後，根據一些實施例，形成一罩幕元件12於黏著層103上，如第1A圖所示。在一些實施例中，罩幕元件12覆蓋黏著層103的一內部。黏著層103具有一外部圍繞上述內部，而露出位於半導體基底100的外圍區域上方的黏著層103的外部。罩幕元件12可為圖案化的光阻層。可使用微影製程來形成罩幕元件12。
如第1B圖所示，根據一些實施例，去除黏著層103的露出部分。在一些實施例中，以使用罩幕元件12作為蝕刻罩幕的蝕刻製程去除黏著層103的露出部分（外部部分）。
之後，根據一些實施例，去除罩幕元件，如第1C圖所示。在去除黏著層103的外部之後，露出內連接結構102的外圍區域R。黏著層103的餘留部分的形成一端部103T。端部103T與半導體基底100的邊緣100E橫向隔開一距離D1 。
第7圖係繪示出根據一些實施例之一中間製造階段的半導體裝置結構製造方法平面示意圖。在一些實施例中，第7圖繪示出了第1C圖中所示結構的平面示意圖。第7圖也繪示出了第1C圖中未繪示出的其他部分的平面示意圖。在一些實施例中，半導體基底100為一半導體晶圓。內連接結構102的外圍區域R橫向圍繞黏著層103。在一些實施例中，距離D1 約在1000μm至2000μm的範圍內。 在一些其他實施例中，距離D1 約在1500μm至1800μm的範圍內。
在一些實施例中，由於去除黏著層103的外部被，因此防止在後續用於形成磁性元件的製程期間使用的蝕刻劑延伸至磁性元件下方的黏著層103。防止在半導體基底100的周邊區域附近發生材料層之間的剝離問題。在距離D1 小於約1000μm的一些情形下，仍可能發生剝離問題。在距離D1 大於約2000μm的一些其他情形下，外部區域R會佔據太多空間。如此一來，減少了可形成的裝置元件的數量。
如第1D圖所示，根據一些實施例，沉積一保護層104於黏著層103及內連接結構102上。保護層104可用於後續的蝕刻製程期間來保護內連接結構102，以改善磁性元件的品質。在一些實施例中，保護層104與黏著層103和內連接結構102直接接觸。在一些其他實施例中，形成一或多個其他材料層於保護層104與黏著層103之間或形成於保護層104與內連接結構102之間。
在一些實施例中，保護層104為單層。在一些其他實施例中，保護層104包括多個子層。子層可由相同的材料製成。或者，一些子層可由不同材料製成。
保護層104可由氮化矽、氧化矽、氮氧化矽、碳化矽、一或多種其他合適的材料或其組合製成。保護層104可使用化學氣相沉積（CVD）製程、原子層沉積（ALD）製程、物理氣相沉積（PVD）製程、旋塗製程、一或多個其他可應用製程或其組合來進行沉積。
保護層104可具有一厚度，約在0.1μm至3μm的範圍。 在一些情形下，若保護層104薄於約0.1μm，則保護層104會太薄而無法保護下面的內連接結構102 在一些其他情形下，若保護層104厚於約3μm，則保護層104的應力會太高。保護層104可能由於高應力而破裂或分層，這會對半導體裝置結構的品質及可靠度產生負面影響。
然而，可對本文的實施例進行許多變化及/或修改。在一些其他實施例中，並未形成保護層104。
如第1D圖所示，根據一些實施例，沉積一蝕刻停止層106於保護層104上。蝕刻停止層106在隨後的用於形成磁性元件的蝕刻製程期間可保護保護層104、黏著層103及其下方的內連接結構102而免於受損。在一些實施例中，蝕刻停止層106為單層。在一些其他實施例中，蝕刻停止層106包括多個子層。子層可由相同的材料製成。或者，一些子層由不同材料製成。
在一些實施例中，蝕刻停止層106與保護層104由不同材料製成。蝕刻停止層106可由氧化鉭、氧化鋯、氮化鉭、一或多種其他合適的材料或其組合製成。 在一些實施例中，蝕刻停止層106使用CVD製程、ALD製程、PVD製程、一或多個其他合適製程或其組合來進行沉積。在一些其他實施例中，沉積一金屬層於內連接結構102上方。之後，使用氧化製程及/或氮化製程將金屬層轉變為保護層104。
如第1D圖所示，根據一些實施例，依序沉積二或更多個磁性層（諸如磁性層108a-108e）於蝕刻停止層106上。稍後將圖案化這些磁性層108a-108e，以形成一或多個磁性元件。在一些實施例中，磁性層108a-108e由相同的材料製成。在一些其他實施例中，一些磁性層108a-108e由不同材料製成。在一些實施例中，每個磁性層108a-108e具有相同的厚度。在一些其他實施例中，一些磁性層108a-108e具有不同的厚度。
在一些實施例中，磁性層108a-108e包含鈷、鋯、鉭、鐵、鎳、一或多種其他元素或其組合。磁性層108a-108e可由包含鈷、鋯及鉭的合金（CZT）、包含鈷與鋯的合金、包含鐵與鎳的合金、一或多種其他合適的材料或其組合製成。沉積磁性層108a-108e可使用PVD製程，CVD製程、ALD製程、電鍍製程、無電電鍍製程，一或多種其他合適製程或其組合來進行。
如第1E圖所示，根據一些實施例，形成一圖案化的罩幕層110於磁性層108e上。圖案化的罩幕層110用於輔助磁性層108a-108e的後續圖案化製程。在一些實施例中，圖案化的罩幕層110為圖案化的光阻層。可以使用微影製程來形成具有所需圖案的圖案化罩幕層110。舉例來說，圖案化的罩幕層110的平面示意圖可具有正方形形狀、矩形形狀或其他合適的形狀。
之後，根據一些實施例，局去除磁性層108a-108e，如第1E圖所示。如此一來，磁性層108a-108e的餘留部分一同形成磁性元件109。在一些實施例中，利用圖案化的罩幕層110作為蝕刻罩幕，使用蝕刻製程來局部去除磁性層108a-108e。在一些實施例中，蝕刻製程為濕式蝕刻製程。在濕式蝕刻製程中所使用的蝕刻劑可包括硝酸、鹽酸、氫氟酸、一或多種其他合適的蝕刻劑或其組合。 舉例來說，在濕式蝕刻過程中使用硝酸、鹽酸及氫氟酸的混合物作為蝕刻劑。蝕刻停止層106及保護層104可在用於圖案化磁性層108a-108e的濕式蝕刻製程期間保護內連接結構102及黏著層103而免於受損。
在一些情形下，由於磁性層108a-108e及濕式蝕刻製程的特性，多個中空結構112可形成於磁性元件109的多個側壁表面處，如第1E圖所示。中空結構112的內部可能含有空隙，這對所形成的磁性元件109的品質及可靠度會有不利影響。
如第1F圖所示，根據一些實施例，去除罩幕元件110，然後形成新的罩幕元件114，以局部覆蓋磁性元件109的頂表面。 罩幕元件114的材料及形成方法可相同或相似於圖案化罩幕層110的材料及形成方法。在一些實施例中，磁性元件109包括多個磁性層108a-108e的疊層。在一些實施例中，最頂部的磁性層（即，磁性層108e）比罩幕元件114寬。
在一些實施例中，罩幕元件114覆蓋最頂部的磁性層108e的中心區域R1 ，如第1F圖所示。最頂部的磁性層108e具有未被罩幕元件114覆蓋的外圍區域R2 。最頂部的磁性層108e的外圍區域R2 圍繞最頂部的磁性層108e的中心區域R1 。
之後，根據一些實施例，進行蝕刻製程，以局部去除磁性元件109，如第1F圖所示。在一些實施例中，蝕刻製程為乾式蝕刻製程，其能夠去除磁性元件109的側壁表面處的中空結構112（包含空隙）。乾式蝕刻製程中使用的蝕刻劑可包括CF4 或其他合適的蝕刻劑。在一些實施例中，由於可受到保護層104的保護，因此進行了較長時間的乾式蝕刻製程，以確保完全去除中空結構112。由於去除了中空結構112，因此磁性元件109的品質及可靠度可獲得改善。
在一些實施例中，用於去除中空結構112的蝕刻製程還局部去除蝕刻停止層106及保護層104。或者，使用另一蝕刻製程來去除保護層104或蝕刻停止層106。如此一來，根據一些實施例，露出內連接結構102的一部分與黏著層103的一部分，如第1F圖所示。 可露出形成於內連接結構102中的一或多個導電接墊。稍後可形成如重佈線層的其他導電特徵部件，以連接露出的導電接墊。
之後，根據一些實施例，去除罩幕元件114，以露出磁性元件109的上表面109T，如第1G圖所示。如第1G圖所示，磁性元件109的側壁表面109S具有階梯狀輪廓。
第3A至3D圖係繪示出根據一些實施例之的不同製造階段的半導體裝置結構製造方法平面佈局示意圖。一些實施例中，第3A圖為第1G圖中所示結構的上視佈局圖。在一些實施例中，第1G圖中所示的結構係沿第3A圖中I-I線。
在一些實施例中，磁性元件109具有多個子層，例如磁性層108a-108e。在一些實施例中，每個子層大於其上方的另一個子層，如第1G及3A圖所示。舉例來說，磁性層108a大於磁性層108b。相似地，磁性層108d大於磁性層108e。
如第1H圖所示，根據一些實施例，沉積一隔離層116於內連接結構102、黏著層103及磁性元件109上。隔離層116可由氮化矽、氧化矽、氮氧化矽、一或多種其他合適的介電材料或其組合製成。隔離層116可使用CVD製程、ALD製程、PVD製程、一或多個其他合適製程或其組合來進行沉積。
在一些實施例中，隔離層116的材料與黏著層103之間的黏著力大於隔離層116的材料與內連接結構102之間的黏著力。在一些實施例中，隔離層116與黏著層103直接接觸。
在未形成黏著層103的一些其他情形下，在隔離層116 與內連接結構102之間及位於磁性元件109附近的位置處可能發生分層。或者，由於隔離層116的高應力，可能會損壞在內連接結構102內形成的一導電墊。舉例來說，隔離層116可能收縮並導致隔離層116與內連接結構102的聚醯亞胺層之間分層。隔離層116也可能受到破壞。
之後，根據一些實施例，形成一罩幕元件117於隔離層116上，如第1H圖所示。罩幕元件117用於輔助隔離層116的後續圖案化製程。罩幕元件117的材料及形成方法可相同或相似於罩幕元件114的材料及形成方法。
第2A至2E圖係繪示出根據一些實施例之的不同製造階段的半導體裝置結構製造方法剖面示意圖。第2A圖可繪示出沿第1H圖中截線的2A所示結構的另一剖面示意圖。在一些實施例中，罩幕元件117延伸越過磁性元件109，如第2A圖所示。
如第1I圖所示，根據一些實施例，局部去除隔離層116。罩幕元件117可作為蝕刻罩幕，且使用蝕刻製程來去除未被罩幕元件117覆蓋的隔離層116。如此一來，隔離層116的餘留部分形成隔離元件116’，如第1I圖所示。在局部去除隔離層116之後，局部露出黏著層103，如第1I圖所示。
如第1J及2B圖所示，根據一些實施例去除罩幕元件117。在一些實施例中，第3B圖為第1J及2B圖中所示結構的平面佈局圖。在一些實施例中，第1J圖中所示的結構係沿著第3B圖中的I-I線。在一些實施例中，第2B圖中所示的結構係沿第3B圖中的J-J線。
在一些實施例中，每個隔離元件116’延伸跨越磁性元件109。在一些實施例中，每個隔離元件116’局部覆蓋磁性元件109的上表面109T。上表面109T未被隔離元件116’覆蓋，如第1J及3B圖所示。在一些實施例中，每個隔離元件116’局部覆蓋磁性元件109的側壁表面109S。隔離元件116’ 未覆蓋側壁表面109S的一部分。
如第1K及2C圖所示，根據一些實施例，局部去除黏著層103。在一些實施例中，第3C圖為第1K及2C圖中所示結構的平面佈局圖。在一些實施例中，第1K圖中所示的結構係沿著第3C圖中的I-I線。在一些實施例中，第2C圖中所示的結構係沿第3C圖中的J-J線。
可以使用蝕刻製程來局部去除黏著層103。去除黏著層103的露出部分，使得最初黏著層103所覆蓋的內連接結構102的部分露出，如第1K、2B及3C圖所示。在一些實施例中，還去除了露出部分附近的部分的黏著層103。黏著層103的餘留部分形成黏著元件103’。在一些實施例中，由於局部去除了黏著層103，因此防止所得的黏著元件103’與後續形成的導線電接觸。因此，可避免黏著元件103’與後續形成的導線之間發生短路。
在一些實施例中，在形成隔離層116（或隔離元件116’）之後，局部去除黏著層103，以形成黏著元件103’。黏著層103與隔離層116及內連接結構102交界。防止具有高應力的隔離層116（或隔離元件116’）與高分子層（例如，聚醯亞胺層）直接接觸。因此，防止內連接結構102由於隔離層116（或隔離元件116’）的高應力而受損。
在一些其他情形下，在形成隔離層116（或隔離元件116’）之前，局部去除黏著層103，以形成黏著元件。具有高應力的一部分的隔離層116（或隔離元件116’）會與內連接結構102直接接觸。如此一來，內連接結構102可能受損。舉例來說，會在高分子層（例如，聚醯亞胺層）及/或內連接結構102的導電接墊內形成裂縫或空孔。
在一些實施例中，黏著元件103’ 直接接觸隔離元件116’及內連接結構102。黏著元件103’改善隔離元件116’及內連接結構102之間的粘合。在一些實施例中。在未形成黏著元件103’的其他情形下，可能發生隔離元件116’與內連接結構102之間分層。由於隔離元件116’的高應力，會在內連接結構102的高分子（例如，聚醯亞胺）層內形成裂縫。
在一些實施例中，黏著元件103’的邊緣E2 橫向設置於磁性元件109的邊緣E3 與隔離元件116’的邊緣E1 之間，如第2C圖所示。在一些實施例中，黏著元件103’的邊緣E4 位於磁性元件109下方，如第1K圖所示。
如第2C圖所示，黏著元件103’的邊緣E2 與隔離元件116’的邊緣E1 橫向隔開一距離D2 。黏著元件103’的邊緣E2 與磁性元件109的邊緣E3 橫向隔開一距離D3 。距離D2 可在約50Å至200Å的範圍內。在一些實施例中，距離D3 小於距離D1 。在這些情形下，距離D3 可在約40Å至180Å的範圍內。在一些其他實施例中，距離D3 大於距離D1 。在這些情形下，距離D3 可在約60Å至300Å的範圍內。
在一些情形下，若距離D2 小於約50Å，則黏著元件103’會與後續形成的導線電性接觸。如此一來，在黏著元件103’和導線之間會發生短路。在一些其他情形下，若距離D2 大於約200Å，則可能無法充分支撐隔離元件116’。因此，隔離元件116’會受損。
如第1L、2D及3D圖所示，根據一些實施例，形成導線118A及118B於隔離元件116’上方。隔離元件116’將磁性元件109與導線118A及118B物理地隔開。在一些實施例中，導線118A沿著其下方的隔離元件116’的延伸方向延伸。相似地，導線118B也沿著其下方的隔離元件116’的延伸方向延伸。
在一些實施例中，導線118A及118B彼此電性連接。在一些實施例中，導線118A及118B電性連接位於磁性元件109上方與下方形成的其他導線。這些導線一同圍繞磁性元件109。這些導線與磁性元件109可一同作為電感器。
導線118A及118B可由銅、鋁、金、鈷、鉑、一或多種其他合適的材料或其組合製成。在一些實施例中，使用電鍍製程形成導線118A及118B。首先沉積一種子層，然後在種子層上形成罩幕元件。在一些實施例中，種子層透過孔洞S與黏著元件103’隔開。
罩幕元件的開口定義出導線的位置與輪廓。然後，在種子層的露出部分上電鍍一或多種導電材料。然後，去除罩幕元件，並使用蝕刻製程去除一開始由罩幕元件所覆蓋的種子層。如此一來，形成導線118A及118B。如第2D圖所示，導線118A透過孔洞S與黏著元件103’隔開。在一些實施例中，隔離元件116’、黏著元件103’及導線118A一同圍繞孔洞S。
可以對本文的實施例進行許多變化及/或修改。在一些其他實施例中，一金屬層使用PVD製程、CVD製程、一或多種其他合適製程或其組合來進行沉積。之後，使用微影製程及蝕刻製程將金屬層圖案化為導線118A及118B。
在一些實施例中，每個隔離元件116’比形成在其上的導線118A或118B寬，如第1L及3D圖所示。因此，即使在形成導線118A及118B期間發生疊對偏移（overlay shift），比導線118A或118B寬的隔離元件116’仍可將磁性元件109與導線118A及118B隔開。因此，磁性元件109仍可提供所需的功能。
在一些實施例中，導線118A或118B與隔離元件116’的寬度比在約在0.5至0.9的範圍內。在一些情形下，如果寬度比小於約0.5，則導線118A或118B的電阻會很高。磁性元件109的效能會受到負面影響。在一些其他情形下，如果寬度比大於約0.9，則導線118A或118B與磁性元件109電性短路的風險會很高。一旦導線118A或118B與磁性元件109接觸，磁性元件109就不能提供所需的功能。
如第3D圖所示，導線118A的第一邊緣與隔離元件116’的第一邊緣橫向隔開一距離d1 。導線118A的第二邊緣與位於導線118A下方隔離元件116’的第二邊緣橫向隔開一距離d2 。在一些實施例中，距離d1 相同於距離d2 。在一些其他實施例中，距離d1 與距離d2 彼此不同。距離d1 或d2 可約在2μm至4μm的範圍內。
在一些實施例中，導線118A（或118B）與隔離元件116’進一步延伸於內連接結構102上，未被磁性元件109覆蓋，如第3D圖所示。由於黏著元件103’，可防止內連接結構102由於來自隔離元件116’的高應力而受損。如第3D圖所示，導線118A（或118B）的一端與磁性元件109的邊緣橫向隔開一距離L。在一些實施例中，距離L約在4μm至約6μm的範圍內。
在一些情形下，如果距離L小於約4μm，則磁性元件109的效能和品質量會受到負面影響。舉例來說，若在形成導線118A（或118B）期間發生疊對偏移，則隔離元件109的側壁表面會未被導線118A（或118B）所覆蓋。也就是說，導線118A（或118B）並未延伸越過磁性元件109，這可能導致磁性元件109的效率降低下。在一些其他情形下，如果距離L大於約6μm，則導線118A（或118B）與後續形成的介電層之間的應力會增加。因此存在導線118A（或118B）遭受損害或破壞的風險。
如第1M及2E圖所示，根據一些實施例，形成一介電層120於導線118A及118B、隔離元件116’及磁性元件109上。在一些實施例中，介電層120直接沉積於導線118A及118B、隔離元件116’及磁性元件109上。在一些實施例中，介電層120直接接觸隔離元件116’、導線118A及118B以及磁性元件109。
在一些實施例中，介電層120由高分子材料製成或包括高分子材料。高分子材料可包括PBO、環氧樹脂、聚醯亞胺、一或多種其他合適的材料或其組合。 可使用旋塗製程、噴塗製程、注入製程、模塑製程、一或多種其他合適的製程或其組合來形成介電層120。
在一些實施例中，介電層120的形成係有關於熱操作步驟。舉例來說，含高分子的材料在高溫下固化，以形成介電層120。因此，在介電層120的形成期間可能產生高的熱應力。如第3D圖所示，根據一些實施例，將隔離元件116’的露出部分最小化。隔離元件116’與介電層120之間的接觸面積很小。因此降低了施加於隔離元件116’上的熱應力。
黏著元件103’也可幫助固定隔離元件116’及內連接結構102。因此，防止隔離元件116’及其上的導線118A（或118B）因來自介電層120的熱應力而遭受損壞或破壞。如第1M圖所示的半導體裝置結構的品質量及可靠度可得到顯著改善。
之後，可形成多個材料層及裝置元件於介電層120上。然後，可進行切割製程，以將上述結構分成多個彼此分開的半導體晶片或晶片封裝體。
可對本文的實施例進行許多變化及/或修改。第4圖係繪示出根據一些實施例之半導體裝置結構剖面示意圖。 在一些實施例中，隔離元件116’沿著磁性元件109的側壁表面順應性延伸。在這些情形下，磁性元件109及隔離元件116’都具有階梯狀輪廓，如第4圖所示。
第5圖係繪示出根據一些實施例之半導體裝置結構剖面示意圖。 在一些實施例中，第 5圖係繪示出第1F圖中所示結構的局部放大剖面示意圖。在一些實施例中，在進行去除中空結構112的蝕刻製程之後，最頂部的磁性層108e的上表面的局部為凹陷的。 如第5圖所示，磁性層108e具有被罩幕元件114覆蓋的第一部分500A以及未被罩幕元件114覆蓋的第二部分500B。在進行蝕刻製程之後，第二部分500B比第一部分500A凹入至較低的高度層位。在一些實施例中，形成一凹部502。凹部502圍繞第一部分500A。
第6圖係繪示出根據一些實施例之半導體裝置結構平面佈局示意圖。在一些實施例中，凹部502係因用於去除中空結構112的蝕刻製程而形成。如第6圖所示，凹部502具有定義第一部500A的邊緣501。如第6圖所示，凹部502具有寬度d3 。 在一些實施方案中，寬度d3 約在5μm至10μm的範圍內。
在一些情形下，若寬度d3 小於約5μm，則用於去除中空結構112的蝕刻製程會受到負面影響。一旦在罩幕元件114的形成期間發生疊對偏移，某些中空結構112會被罩幕元件114覆蓋。如此一來，中空結構112可能無法被完全移除，這會導致半導體裝置結構的效能下降。
上述的實施例形成一黏著層於磁性元件與內連接結構之間。 圖案化的隔離元件及其上的導線形成延伸跨越且局部覆蓋磁性元件。然後形成一介電層於磁性元件、圖案化的隔離元件以及導電線上。 因為圖案化的隔離元件與介電層的接觸面積受限，所以降低了介電層與圖案化的隔離元件之間的應力。由於黏著層，防止內連接結構與圖案化的隔離元件直接接觸，且防止由於圖案化的隔離元件的高應力而受損。防止內連接結構內的元件（例如高分子層及/或導電接墊）受損。半導體裝置結構的質量和可靠度可得到顯著改善。
根據一些實施例，提供一種半導體裝置結構之製造方法。上述方法包括形成一黏著層於一半導體基底上，且形成一磁性元件於黏著層上。上述方法更包括形成一隔離元件而延伸跨越磁性元件。隔離元件局部覆蓋磁性元件的上表面，且局部覆蓋磁性元件的多個側壁表面。上述方法更包括局部去除黏著層，使得黏著層的一邊緣橫向設置於磁性元件的一邊緣與隔離元件的一邊緣之間。另外，上述方法包括形成一導線於隔離元件上。
在一些實施例中，黏著層包括鈦、鋁、銅或其組合。在一些實施例中，黏著層包括一外部以及由外部包圍的一內部，上述方法還包括：在形成磁性元件之前去除黏著層的外部。在上述方法一些實施例中，半導體基底為半導體晶圓，黏著層在去除外部後具有一端部，且黏著層的端部與半導體基底的邊緣橫向隔開一距離。在上述方法一些實施例中，上述距離約在1000μm至約2000μm的範圍內。在一些實施例中，磁性元件的形成包括：形成多個磁性層於黏著層上；形成一圖案化的罩幕層於磁性層上；以及蝕刻磁性層，以局部去除磁性層，其中磁性層的餘留部分形成磁性元件。在上述方法一些實施例中，更包括在形成磁性層之前及形成黏著層之後，形成一保護層及一蝕刻停止層於半導體基底上。在上述方法一些實施例中，蝕刻停止層與保護層由不同的材料製成。在一些實施例中，上述方法更包括形成一介電層於導線、隔離元件及磁性元件上。在上述方法一些實施例中，介電層直接形成於磁性元件上。
根據一些實施例，提供一種半導體裝置結構之製造方法。上述方法包括：形成一金屬層於一半導體基底上。上述方法也包括形成一磁性元件於金屬層上。上述方法更包括直接形成一隔離元件於磁性元件及金屬層上。另外，上述方法包括形成一導線於隔離元件上。
在一些實施例中，上述方法更包括局部去除金屬層，使得金屬層的一邊緣位於隔離元件下方。在一些實施例中，上述方法更包括局部去除金屬層，使得金屬層的一邊緣橫向設置於磁性元件的一邊緣與隔離元件的一邊緣之間。在一些實施例中，上述方法更包括在形成磁性元件之前去除金屬層的外部。在一些實施例中，金屬層由鈦、鋁、銅或其組合製成。
根據一些實施例，提供一種半導體裝置結構。上述半導體裝置結構包括：一半導體基底及位於半導體基底上的一磁性元件。上述半導體裝置結構也包括一黏著元件，位於磁性元件與半導體基底之間。上述半導體裝置結構更包括一隔離元件，延伸跨越磁性元件，其中隔離元件局部覆蓋磁性元件的上表面，且局部覆蓋磁性元件的多個側壁表面。黏著元件的一邊緣橫向設置於磁性元件的一邊緣與隔離元件的一邊緣之間。另外，上述半導體裝置結構包括一導線，位於隔離元件上。
在一些實施例中，黏著元件包括鈦、鋁、銅或其組合。在一些實施例中，上述半導體裝置結構更包括一保護層及一蝕刻停止層，位於磁性元件與黏著元件之間，其中蝕刻停止層與保護層由不同的材料製成。在一些實施例中，磁性元件包括多個子層，每個子層大於其上的另一個子層。在一些實施例中，隔離元件、黏著層以及導線一同圍繞一孔洞。
以上概略說明了本發明數個實施例的特徵，使所屬技術領域中具有通常知識者對於本揭露的型態可更為容易理解。任何所屬技術領域中具有通常知識者應瞭解到可輕易利用本揭露作為其它製程或結構的變更或設計基礎，以進行相同於此處所述實施例的目的及/或獲得相同的優點。任何所屬技術領域中具有通常知識者也可理解與上述等同的結構並未脫離本揭露之精神和保護範圍內，且可在不脫離本揭露之精神和範圍內，當可作更動、替代與潤飾。
12、114、117:罩幕元件 100:半導體基底 100E、501、E1、E2、E3、E4:邊緣 102:內連接結構 103:黏著層 103’:黏著元件 103T:端部 104:保護層 106:蝕刻停止層 108a、108b、108c、108d、108e:磁性層 109:磁性元件 109S:側壁表面 109T:上表面 110:罩幕層 112:中空結構 116:隔離層 116’:隔離元件 118A、118B:導線 120:介電層 500A:第一部分 500B:第二部分 502:凹部 d3:寬度 d1、d2、D1、D2、D3:距離 R、R2:外圍區域 R1:中心區域 S:孔洞
第1A至1M圖係繪示出根據一些實施例之的不同製造階段的半導體裝置結構製造方法剖面示意圖。 第2A至2E圖係繪示出根據一些實施例之的不同製造階段的半導體裝置結構製造方法剖面示意圖。 第3A至3D圖係繪示出根據一些實施例之的不同製造階段的半導體裝置結構製造方法平面佈局示意圖。 第4圖係繪示出根據一些實施例之半導體裝置結構剖面示意圖。 第5圖係繪示出根據一些實施例之半導體裝置結構剖面示意圖。 第6圖係繪示出根據一些實施例之半導體裝置結構平面佈局示意圖。 第7圖係繪示出根據一些實施例之一中間製造階段的半導體裝置結構製造方法平面示意圖。
100:半導體基底
102:內連接結構
103’:黏著元件
104:保護層
106:蝕刻停止層
109:磁性元件
109S:側壁表面
109T:上表面
116’:隔離元件
118A、118B:導線
120:介電層

Claims (1)

  1. 一種半導體裝置結構之製造方法，包括： 形成一黏著層於一半導體基底上； 形成一磁性元件於該黏著層上； 形成一隔離元件而延伸跨越該磁性元件，其中該隔離元件局部覆蓋該磁性元件的上表面，且局部覆蓋該磁性元件的多個側壁表面； 局部去除該黏著層，使得該黏著層的一邊緣橫向設置於該磁性元件的一邊緣與該隔離元件的一邊緣之間；以及 形成一導線於該隔離元件上。
TW108130163A 2018-08-31 2019-08-23 半導體裝置結構及其製造方法 TWI807087B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862725695P 2018-08-31 2018-08-31
US62/725,695 2018-08-31
US16/260,599 US10756162B2 (en) 2018-08-31 2019-01-29 Structure and formation method of semiconductor device with magnetic element
US16/260,599 2019-01-29

Publications (2)

Publication Number Publication Date
TW202011469A true TW202011469A (zh) 2020-03-16
TWI807087B TWI807087B (zh) 2023-07-01

Family

ID=69641582

Family Applications (2)

Application Number Title Priority Date Filing Date
TW108130163A TWI807087B (zh) 2018-08-31 2019-08-23 半導體裝置結構及其製造方法
TW108130354A TWI823994B (zh) 2018-08-31 2019-08-26 半導體裝置的結構及其形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW108130354A TWI823994B (zh) 2018-08-31 2019-08-26 半導體裝置的結構及其形成方法

Country Status (3)

Country Link
US (7) US10756162B2 (zh)
CN (2) CN110875424A (zh)
TW (2) TWI807087B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735372B (zh) * 2020-05-27 2021-08-01 台灣積體電路製造股份有限公司 電感器結構及形成其的方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720487B2 (en) * 2018-06-28 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with magnetic element
US10756162B2 (en) * 2018-08-31 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with magnetic element
US11322576B2 (en) 2020-07-29 2022-05-03 Taiwan Semiconductor Manufacturing Company Limited Inductive device
US20220216295A1 (en) * 2021-01-07 2022-07-07 Taiwan Semiconductor Manufacturing Company, Ltd. Inductor, semiconductor device including the same, and manufacturing method thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10042962C1 (de) * 2000-08-31 2002-05-02 Siemens Ag Magnetlager zur Lagerung einer drehbaren Welle unter Verwendung von Hoch-T¶c¶-Supraleitermaterial
US7170173B2 (en) * 2003-04-17 2007-01-30 Infineon Technologies Aktiengesellschaft Magnetically lined conductors
US7470927B2 (en) * 2005-05-18 2008-12-30 Megica Corporation Semiconductor chip with coil element over passivation layer
US7982275B2 (en) * 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
WO2014089182A1 (en) * 2012-12-04 2014-06-12 Carnegie Mellon University A nonvolatile magnetic logic device
US8722514B2 (en) * 2011-01-17 2014-05-13 Infineon Technologies Ag Semiconductor devices having insulating substrates and methods of formation thereof
US9691544B2 (en) * 2011-08-18 2017-06-27 Winchester Technologies, LLC Electrostatically tunable magnetoelectric inductors with large inductance tunability
ITTO20121080A1 (it) * 2012-12-14 2014-06-15 St Microelectronics Srl Dispositivo a semiconduttore con elemento magnetico integrato provvisto di una struttura di barriera da contaminazione metallica e metodo di fabbricazione del dispositivo a semiconduttore
US11107808B1 (en) * 2014-01-28 2021-08-31 Monolithic 3D Inc. 3D semiconductor device and structure
WO2015174158A1 (ja) * 2014-05-15 2015-11-19 富士電機株式会社 パワー半導体モジュールおよび複合モジュール
US9799721B2 (en) * 2015-04-17 2017-10-24 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated magnetic core inductor and methods of fabrications thereof
US10170671B2 (en) * 2016-05-25 2019-01-01 Chen-Fu Chu Methods of filling a flowable material in a gap of an assembly module
US10170536B1 (en) * 2017-06-19 2019-01-01 Taiwan Semiconductor Manufacturing Company Ltd. Magnetic memory with metal oxide etch stop layer and method for manufacturing the same
US10263064B2 (en) * 2017-06-30 2019-04-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of forming the same
US11127704B2 (en) * 2017-11-28 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump structure and method of making semiconductor device
US10724332B2 (en) * 2017-12-28 2020-07-28 Chevron U.S.A. Inc. Low-power electric safety valve
US10720487B2 (en) * 2018-06-28 2020-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with magnetic element
US10756162B2 (en) * 2018-08-31 2020-08-25 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of semiconductor device with magnetic element
GB2584106B (en) * 2019-05-21 2024-03-27 Pragmatic Printing Ltd Flexible electronic structure
US11784211B2 (en) * 2020-05-27 2023-10-10 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated chip inductor structure
DE21818011T1 (de) * 2020-06-03 2023-07-06 Jade Bird Display (shanghai) Limited Systeme und verfahren für eine mehrfarbige led-pixeleinheit mit horizontaler lichtemission

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI735372B (zh) * 2020-05-27 2021-08-01 台灣積體電路製造股份有限公司 電感器結構及形成其的方法

Also Published As

Publication number Publication date
US10756162B2 (en) 2020-08-25
US20200350395A1 (en) 2020-11-05
US20220140065A1 (en) 2022-05-05
CN110875420A (zh) 2020-03-10
US20210376054A1 (en) 2021-12-02
TWI823994B (zh) 2023-12-01
US11621317B2 (en) 2023-04-04
US20230238422A1 (en) 2023-07-27
US20230361156A1 (en) 2023-11-09
US11233116B2 (en) 2022-01-25
CN110875424A (zh) 2020-03-10
US11749711B2 (en) 2023-09-05
TWI807087B (zh) 2023-07-01
US20200075448A1 (en) 2020-03-05
US20200075708A1 (en) 2020-03-05
TW202011470A (zh) 2020-03-16
US11094776B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
TWI807087B (zh) 半導體裝置結構及其製造方法
US6518092B2 (en) Semiconductor device and method for manufacturing
US8338289B2 (en) Method of manufacturing a semiconductor chip including a semiconductor substrate and a through via provided in a through hole
US11329124B2 (en) Semiconductor device structure with magnetic element
JP4775007B2 (ja) 半導体装置及びその製造方法
US20120098121A1 (en) Conductive feature for semiconductor substrate and method of manufacture
US8669666B2 (en) Method of processing a contact pad, method of manufacturing a contact pad, and integrated circuit element
US7553743B2 (en) Wafer bonding method of system in package
TWI660468B (zh) 封裝結構及其製造方法
US11908790B2 (en) Chip structure with conductive via structure and method for forming the same
KR20010062445A (ko) 반도체 장치 및 본드 패드 형성 프로세스
US20020086518A1 (en) Methods for producing electrode and semiconductor device
JP2001257226A (ja) 半導体集積回路装置
CN219513091U (zh) 用于集成电路的再分布层以及集成电路
JP2005129862A (ja) 半導体パッケージの製造方法、半導体パッケージ
JP2005085884A (ja) 半導体装置およびその製造方法
CN110660727A (zh) 半导体装置结构的形成方法
JP2009193976A (ja) 多層配線基板の製造方法および多層配線基板
JP2007258748A (ja) 半導体装置およびその製造方法