JP6265307B1 - 半導体装置の製造方法および半導体装置 - Google Patents

半導体装置の製造方法および半導体装置 Download PDF

Info

Publication number
JP6265307B1
JP6265307B1 JP2017531924A JP2017531924A JP6265307B1 JP 6265307 B1 JP6265307 B1 JP 6265307B1 JP 2017531924 A JP2017531924 A JP 2017531924A JP 2017531924 A JP2017531924 A JP 2017531924A JP 6265307 B1 JP6265307 B1 JP 6265307B1
Authority
JP
Japan
Prior art keywords
tapered
metal mask
substrate
back surface
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017531924A
Other languages
English (en)
Other versions
JPWO2018173275A1 (ja
Inventor
大介 津波
大介 津波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Application granted granted Critical
Publication of JP6265307B1 publication Critical patent/JP6265307B1/ja
Publication of JPWO2018173275A1 publication Critical patent/JPWO2018173275A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H01L21/31122—Etching inorganic layers by chemical means by dry-etching of layers not containing Si, e.g. PZT, Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/32—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

基板材料が難エッチング材料であっても一段のテーパード溝を形成することに適した半導体装置の製造方法を提供する。半導体装置の製造方法は、メタルマスク形成工程と、ドライエッチング工程と、メタルマスク除去工程と、を備える。メタルマスク形成工程は、開口を備えたテーパードメタルマスクを基板の裏面に形成する。前記開口が前記裏面の一部を露出させ、かつ前記開口の縁部が前記裏面に向かって順テーパーを有するものである。ドライエッチング工程は、前記テーパードメタルマスクの上から前記開口の前記縁部および前記開口から露出した前記基板をドライエッチングすることによって、前記基板にテーパード溝を形成する。メタルマスク除去工程は、前記テーパードメタルマスクを除去する。

Description

本発明は、半導体装置の製造方法および半導体装置に関するものである。
下記の特許文献１には、滑らかで連続したテーパエッチングプロファイルを有するエッチング物品の形成を可能にするドライエッチング方法が記載されている。特許文献１の段落００２８に記載されているように、アルミニウム膜およびアモルファスシリコン膜がエッチング対象膜として記載されている。
日本特開平１０−２１４８２６号公報
特許文献１に記載されているように、基板に対して順テーパー状の溝を形成する技術が公知である。溝の深い位置ほど溝の幅が細くなる順テーパー状のことを、「テーパード」とも称す。基板に形成される溝は、ビアホール、トレンチ、およびメサに大別される。以下、テーパードビアホール、テーパードトレンチ、およびテーパードメサをまとめて、便宜上、「テーパード溝」とも称す。テーパード溝は、段差を有する溝に比べて、テーパード溝の内壁面に設けられた膜の剥離が抑制されるという利点がある。しかしながら、テーパード溝を良好な形状に形成する技術は基板材料に左右される部分が大きい。実際に、上記特許文献１ではアルミニウム膜およびアモルファスシリコン膜についてしか言及されていない。
本願発明者は、ＳｉＣおよびＧａＮなどの化合物半導体、およびＡｌ２Ｏ３等の絶縁体に対しても、テーパード溝を形成することを鋭意研究している。ＳｉＣおよびＧａＮなどの化合物半導体、およびＡｌ２Ｏ３等の絶縁体は、シリコン等と比べてエッチングされにくい難エッチング材料である。難エッチング材料をドライエッチング加工する場合、難エッチング材料をドライエッチング加工するためのエッチングマスクとしてレジストを用いることはできない。従って、テーパレジストマスクを用いてテーパード溝を形成することはできない。レジストのエッチングレートは、難エッチング材料のエッチングレートよりも高くなることが一般的だからである。従来、難エッチング材料に対してテーパード溝を良好に形成することのできる製造方法が存在しないという問題があった。
本発明は、基板材料が難エッチング材料であっても一段のテーパード溝を形成することに適した半導体装置の製造方法を提供することを目的とする。
本発明の他の目的は、化合物基板のテーパード溝に設けられた裏面メタルまたは膜の剥がれを抑制できるように改善された半導体装置を提供することである。
第一の発明にかかる半導体装置の製造方法は、
開口を備えたテーパードメタルマスクを基板の裏面の上に形成し、前記開口が前記裏面の特定部分を露出させ、かつ前記開口の縁部が前記裏面に向かって順テーパーを有するものであるメタルマスク形成工程と、
前記テーパードメタルマスクの上から前記開口の前記縁部および前記開口から露出した前記基板をドライエッチングすることによって、前記基板にテーパード溝を形成するドライエッチング工程と、
前記テーパードメタルマスクを除去するメタルマスク除去工程と、
を備え、
前記メタルマスク形成工程は、触媒毒を含む無電解めっき液を用いて前記特定部分の外縁の上方の触媒毒濃度を前記特定部分の外側の領域の触媒毒濃度よりも高めるように無電解めっきを施すことで、前記特定部分の前記外縁の上方の部分が前記順テーパーにめっき成長された無電解めっき膜を、前記テーパードメタルマスクとして形成する。
第二の発明にかかる半導体装置は、
表面および裏面を有する化合物基板と、
前記表面の側に設けられた半導体デバイスと、
前記裏面に設けられたテーパードビアホールと
前記テーパードビアホールの内壁面を覆うように前記裏面の側に設けられた裏面メタルと、
を備え、
前記テーパードビアホールは、前記裏面から深くなるほど細くなり且つ前記裏面から前記表面に達するまでに段差を有さず、
前記内壁面が針状凸凹を有し、
前記針状凸凹の先端が、微小金属体で被覆され、
前記裏面メタルが、前記微小金属体および前記針状凸凹を被覆する。
第一の発明によれば、テーパードメタルマスクを用いているので、易エッチング材料のみならず難エッチング材料であっても一段のテーパード溝を基板に形成することができる。
第二の発明によれば、化合物基板に内壁面が段差無く平らにされたテーパードビアホールを形成することで、裏面メタルの膜剥がれを抑制することができる。
本発明の実施の形態１にかかる半導体装置を示す断面図である。 本発明の実施の形態１にかかる半導体装置のビアホール付近の構造および放熱効果を説明するための図である。 本発明の実施の形態１の変形例にかかる半導体装置を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態１にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法におけるドライエッチングを説明するための図である。 本発明の実施の形態１にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法により製造したテーパードトレンチを有する半導体装置を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法により製造したテーパードメサを有する半導体装置を示す図である。 本発明の実施の形態１にかかる半導体装置の製造方法により製造したテーパードメサを有する半導体装置を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。 本発明の実施の形態２にかかる半導体装置の製造方法を示すフローチャートである。 本発明の実施の形態２にかかる半導体装置を示す断面図である。 本発明の実施の形態２にかかる半導体装置の製造方法により製造したテーパードトレンチを示す断面図である。 本発明の実施の形態２にかかる半導体装置の製造方法により製造したテーパードメサを示す断面図である。
実施の形態１．
［実施の形態１にかかる装置］
図１は、本発明の実施の形態１にかかる半導体装置１を示す断面図である。半導体装置１は、化合物基板１１と、半導体層１２と、トランジスタ１０と、テーパードビアホール（Ｔａｐｅｒｅｄ Ｖｉａ Ｈｏｌｅ）１７と、裏面メタル１６と、を備える。化合物基板１１は、表面１１ａおよび裏面１１ｂを有する。化合物基板１１の表面１１ａ側には、半導体層１２およびトランジスタ１０が設けられている。トランジスタ１０は、ソース電極１３、ドレイン電極１４、ゲート電極１５を備えている。化合物基板１１の裏面１１ｂ側には、裏面メタル１６が設けられている。テーパードビアホール１７は、化合物基板１１の表面１１ａと裏面１１ｂとを貫通している。テーパードビアホール１７を介して、ソース電極１３と裏面メタル１６が電気的に接続されている。ここでいう「テーパード」とは、テーパードビアホール１７における裏面１１ｂから深い位置ほどテーパードビアホール１７の幅が細くなるような順テーパー状をいう。テーパードビアホール１７は、化合物基板１１の裏面１１ｂから表面１１ａに達するまでに段差を有さない一段のビアホールである。裏面メタル１６は、テーパードビアホール１７の内壁面１７ａを覆うように裏面１１ｂの側に設けられている。テーパードビアホール１７の内壁面１７ａが段差無く平らにされているので、裏面メタル１６の膜剥がれを抑制することができる。
実施の形態１における化合物基板１１の材料には、「難エッチング材料」が用いられる。難エッチング材料はＳｉ等と比べてエッチングが容易ではない材料であり、難エッチング材料の具体例はＳｉＣ、ＧａＮ、およびＡｌ２Ｏ３である。難エッチング材料の他の具体例は、ＡｌＧａＮおよび窒化アルミニウム（ＡｌＮ）である。難エッチング材料の更に他の具体例は、チタン酸バリウム（ＢａＴｉＯ３）と、チタン酸鉛（ＰｂＴｉＯ３）と、チタン酸ビスマスランタン（（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２：ＢＬＴ）と、チタン酸ジルコン酸鉛（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３：ＰＺＴ）と、チタン酸ジルコン酸ランタン鉛（（ＰｂＬａ）（ＺｒＴｉ）Ｏ３：ＰＬＺＴ）と、タンタル酸ビスマスストロンチウム（ＳｒＢｉ２Ｔａ２Ｏ３：ＳＢＴ）と、チタン酸ビスマス（Ｂｉ４Ｔｉ３Ｏ１２）と、ニオブ酸リチウム（ＬｉＮｂＯ３）と、からなる群から選択されるいずれか一種類の酸化物強誘電体である。難エッチング材料は、ドライエッチングにおいて物理反応が主体となるという特徴を有する。難エッチング材料は、レジストを用いた通常のドライエッチング加工においてエッチングレートが０．１〜１μｍ／ｍｉｎになるという特徴も有する。難エッチング材料は、Ｃｌ系またはＦ系のガスでドライエッチングされた場合にエッチングレートが極端に低くなるという特徴も有する。一般的に、融点が１０００℃以上などである高温融点材料のほうが難エッチング材料となりやすい。なお、難エッチング材料と比べてエッチングが容易である材料のことを、便宜上、「易エッチング材料」とも称す。易エッチング材料には例えばＳｉがある。
高周波動作時を考慮すると、化合物基板１１の厚みは１０μｍ〜２００μｍの範囲内であることが望ましい。化合物基板１１の厚みが１０μｍ未満になると、化合物基板１１にクラックが発生するおそれがあり且つ化合物基板１１の絶縁性も低下するからである。絶縁性を確保するためには、化合物基板１１の抵抗率は１×１０５［Ωｃｍ］以上が望ましい。ただし、この望ましい範囲に限定されずに化合物基板１１の厚みを定めてもよく、化合物基板１１の厚みが１０μｍ未満でもよくあるいは２００μｍを超えてもよい。
半導体層１２の材料は、ＧａＮ、ＡｌＧａＮ、ＩｎＡｌＮ、ＡｌＮ、またはダイヤモンドなどである。半導体層１２は、これらＧａＮ等の材料のいずれか一つからなる単一の半導体層であってもよい。あるいは、これらＧａＮ等の材料から二つ以上選択した異種材料からなる複数の半導体層を積層したものであってもよい。半導体層１２の厚みは、１０μｍ以下が一般的であるが、１０μｍを超えてもよい。
ソース電極１３、ドレイン電極１４、ゲート電極１５、および裏面メタル１６の材料は、単一の金属元素でもよく、合金であってもよい。単一金属元素としては、Ｃｕ、Ｔｉ、Ａｌ、Ａｕ、Ｎｉ、Ｎｂ、Ｐｄ、Ｐｔ、Ｃｒ、Ｗ、Ｔａ、およびＭｏからなる群から選択した一つの元素を用いてもよい。合金としては、ＡｕＧｅ、ＡｕＧａ、およびＡｕＳｎなどを用いてもよい。また、熱処理あるいはイオン注入等を行うことにより、ソース電極１３等にオーミック性を持たせてもよい。
図２は、本発明の実施の形態１にかかる半導体装置１のビアホール付近の構造および放熱効果を説明するための図である。テーパードビアホール１７は、内壁面１７ａおよび底面１７ｂを備えている。底面１７ｂは、ソース電極１３の裏面と同じである。内壁面１７ａは、化合物基板１１の壁面１１ｃと半導体層１２の壁面１２ａとで構成されている。
テーパードビアホール１７は、テーパー角度θｈを有している。テーパー角度θｈは、内壁面１７ａと底面１７ｂとがなす角度である。テーパー角度θｈは、９２〜１６０度であることが望ましい。その理由は次のとおりである。裏面メタル１６は、トランジスタからの発熱を外部に放熱する役割を有している。テーパー角度θｈが９２度を下回ると、ゲート電極１５直下の半導体層１２からの発熱が裏面メタル１６に伝わりにくくなるため、放熱効果が低下する。特に、ＳｉＣ基板のように、室温時に比べて高温時の熱伝導率が低下する材料を化合物基板１１に用いた場合、高温時の熱暴走が問題になることがある。一方、テーパー角度θｈが１６０度を超えると、ビア周辺の化合物基板１１の強度低下により、化合物基板１１にクラックが発生する場合がある。さらに、ビアホール周辺の化合物基板１１の絶縁性低下により、裏面メタルとドレイン電極、又はゲート電極との間におけるリーク電流が発生しやすくなる。このような理由から、テーパー角度θｈは、９２〜１６０度であることが望ましい。
テーパードビアホール１７は、ソース電極１３直下に形成することが望ましい。特に、マルチフィンガーゲートの場合、それぞれのゲート電極１５に対応したソース電極１３直下にテーパードビアホール１７を形成することが好ましい。これにより高周波特性を改善できることに加えてトランジスタの放熱性も改善できる。
実施の形態１にかかる装置の作用および効果を説明する。まず、裏面メタル剥がれ抑制効果を説明する。比較のために、テーパードビアホール１７と「二段階ビアホール」とを比較して説明する。「二段階ビアホール」とは、二段階の大きさ（直径）を有する階段状の溝構造を有するビアホールである。裏面メタル成膜による内部応力、半導体装置１の高温動作時の熱膨張率の差による膜ストレス、および機械的外力などが発生した場合に、二段階ビアホールの段差部分に応力が集中する。段差部分への応力集中が、裏面メタル１６の膜剥がれを引き起こしやすい。これに対して、テーパードビアホール１７は、段差部分がないので応力集中に起因した裏面メタル１６の膜剥がれを抑制できる。次に、放熱性向上効果を説明する。図２の矢印Ｖｒに示すように、ゲート電極１５直下の半導体層１２におけるトランジスタ動作時の発熱箇所Ｐから裏面メタル１６までの放熱距離を垂直ビアホール（図２の破線）の場合よりも距離Ｄだけ短くできる。このため、垂直ビアホール（図２の破線）に比べてテーパードビアホール１７は放熱性が高い。
実施の形態１にかかる半導体装置１に対して、下記の様々な変形を施すことができる。例えば、化合物基板１１の材料は、ＧａＡｓおよびＩｎＰなどの他の化合物半導体でもよい。
半導体層１２を形成せずに、化合物基板１１のみでトランジスタを形成しても良い。つまり、化合物基板１１の「表面１１ａの側」に設けられたトランジスタ１０は、化合物基板１１の表面１１ａに形成された半導体層１２の上に設けられたトランジスタ１０のみならず、化合物基板１１の表面１１ａに直接設けられたトランジスタも含むものとする。
図２では化合物基板１１の壁面１１ｃと半導体層１２の壁面１２ａとが底面１７ｂに対して同じテーパー角度θｈを有している。しかしながら、化合物基板１１の壁面１１ｃと半導体層１２の壁面１２ａとが異なるテーパー角度θｈを有していてもよい。例えば、化合物基板１１の壁面１１ｃが底面１７ｂに対して成す角度よりも、半導体層１２の壁面１２ａが底面１７ｂに対して成す角度が小さくてもよい。具体例としては、化合物基板１１の壁面１１ｃが底面１７ｂに対して９２度以上の角度を成す一方で、半導体層１２の壁面１２ａが底面１７ｂに対して垂直であってもよい。
図２では化合物基板１１の壁面１１ｃと半導体層１２の壁面１２ａとが段差無く繋がっている。しかしながら、半導体層１２の厚みが１０μｍ以内であれば、化合物基板１１の壁面１１ｃと半導体層１２の壁面１２ａとが段違いとなっていてもよい。
テーパードビアホール１７は、ソース電極１３直下に形成しなくともよい。ソース電極１３の代わりのビア用受けメタルを、化合物基板１１に設ければよい。これにより、ソース電極１３とテーパードビアホール１７とをずらして配置してもよい。なお、実施の形態１ではソース電極１３を接地させる方式の半導体装置１を説明している。これに対し、ドレイン電極１４またはゲート電極１５を接地させる場合には、ドレイン電極１４またはゲート電極１５の直上にテーパードビアホール１７を設けても良い。
なお、半導体装置１が有するテーパードビアホール１７の個数は、１つであってもよい。半導体装置１に、テーパードビアホール１７とテーパーを有さない垂直ビアホールとを混在させてもよい。
テーパードビアホール１７の内壁面１７ａは、図１等に示す断面視において直線傾斜テーパーとしている。一方、変形例として、図１等に示す断面視において、内壁面１７ａが曲線的に傾斜してもよい。内壁面１７ａが曲線傾斜テーパーを有する場合は、図１等に示す断面視において内壁面１７ａが外側に出張った凸曲面となってもよく、あるいは内側に凹んだ凹曲面となってもよい。例えば、内壁面１７ａが断面視で凸曲面となるような曲線傾斜テーパーとすることによって、テーパードビアホール１７の入口径を図２に示す直線傾斜テーパーよりも大きな変化率で広げてもよい。これによりさらに放熱性を向上できる。
図３は、本発明の実施の形態１の変形例にかかる半導体装置１を示す図である。図３のように針状凸凹２０、および微小金属体２１の終端を半導体装置１に適用してもよい。内壁面１７ａが針状凸凹２０を有する。針状凸凹２０の先端が、微小金属体２１で被覆されている。裏面メタル１６が、微小金属体２１および針状凸凹２０を覆っている。微小金属体２１は、裏面メタル１６と同じ材料であってもよく異なる材料であってもよい。テーパードビアホール１７の内壁面１７ａに針状凸凹２０を加えてアンカー効果を発生させることで、裏面メタル１６と内壁面１７ａとの密着性を改善できる。針状凸凹２０の先端を、裏面メタル１６と異なる微小金属体２１で終端つまり被覆してもよい。これにより、さらに裏面メタル１６の密着性を改善できる。難エッチング材料や高融点材料は、材料間で原子の拡散が発生しにくく、化学反応性に乏しい。このため、これらの材料を化合物基板１１に用いた場合に、裏面メタル１６の膜剥がれが発生するおそれがある。この点、図３にかかる変形例では裏面メタル１６と内壁面１７ａとの密着性を改善できる。なお、金属原子によって針状凸凹２０の端部が被覆されているかどうかは、一般的な元素分析方法（光電子分光法、エネルギー分散型Ｘ線分析、二次イオン質量分析など）を用いて確認することができる。
図４および図５は、本発明の実施の形態１の変形例にかかる半導体装置２、３を示す図である。化合物基板１１に、隣り合う複数のテーパードビアホール１７が設けられている。裏面１１ｂにおける複数のテーパードビアホール１７に挟まれた第一領域Ｒ１が、裏面１１ｂにおける第一領域Ｒ１以外の第二領域Ｒ２よりも薄くされている。特にマルチフィンガー型のトランジスタ構造において、複数のテーパードビアホール１７に挟まれた第一領域Ｒ１において化合物基板１１を薄くすることができる。これにより発熱箇所Ｐから裏面メタル１６までの距離を短くできるため、トランジスタの放熱性を向上できる。化合物基板１１全体の厚みが薄い場合、半導体装置１の機械的強度が失われ、クラックによる破損などが問題になる。この点、実施の形態１では、第二領域Ｒ２においては化合物基板１１の厚みを十分厚くできるため、機械的強度を高めたまま放熱性を改善できる。特に、化合物基板１１にＳｉＣ基板を用いた場合、ＳｉＣ基板の熱伝導率は高温時に低下する。この点、実施の形態１によれば、ゲート電極１５直下の基板厚みを薄くすることで熱を裏面メタル膜に伝えやすくなるため、温度変化に対する放熱性を安定化させる効果もある。なお、化合物基板１１における第一領域Ｒ１の形状は、図４の半導体装置２のように断面視で裏面側に尖った突起であってもよく、図５の半導体装置３のように、裏面側を向く平坦部分を有するように断面視で台形となる形状であってもよい。化合物基板１１において、第一領域Ｒ１が第二領域Ｒ２よりも薄ければ良い。
［実施の形態１にかかる製造方法］
実施の形態１にかかる製造方法は、実施の形態１にかかる半導体装置１を製造するのに適している。図６は、本発明の実施の形態１にかかる半導体装置の製造方法を示すフローチャートである。図７〜図１３は、本発明の実施の形態１にかかる半導体装置の製造方法を示す図である。特に、図１１は、本発明の実施の形態１にかかる半導体装置の製造方法におけるドライエッチングを説明するための図である。
図６に示すフローチャートでは、まず、表面電極形成工程（ステップＳ１００）が行われる。図７に示すように、化合物基板１１上に半導体層１２が有機金属気相成長法、分子線エピタキシー法等によって形成される。さらに、化合物基板１１の表面側にソース電極１３、ドレイン電極１４、ゲート電極１５が形成される。必要に応じて、絶縁膜等の保護膜、および抵抗膜がソース電極１３等の上に積層されても良い。
化合物基板１１の材料は、化合物半導体またはＡｌ２Ｏ３である。化合物基板１１の材料が、レジストを用いたドライエッチングにおけるエッチングレートが０．１〜１μｍ／ｍｉｎである難エッチング材料である。
次に、メタルマスク形成工程（ステップＳ１０２）が行われる。メタルマスク形成工程は、図８に示す給電層形成工程（ステップＳ１０４）と図９に示す無電解めっき工程（ステップＳ１０６）とを含んでいる。
図８に示すように、給電層形成工程（ステップＳ１０４）では、化合物基板１１の裏面１１ｂに給電層１８を設ける。裏面１１ｂの一部を給電層１８で覆わないことにより、テーパードメタルマスク１９に図９で後述するメタルマスク開口１９ａを設ける。給電層１８はレジストを用いてリフトオフプロセスあるいはエッチングプロセスを用いて形成する。給電層１８は、酸化防止のため、Ａｕ、Ｐｔ、Ｐｄなどの貴金属系の金属を用いても良い。給電層１８の主成分はテーパードメタルマスク１９の主成分と同一であってもよく、これによりドライエッチング加工時の加工レートの安定性を向上できる。また、給電層１８と化合物基板１１との間に密着層を設けてもよい。給電層１８は多層構造でも良い。
無電解めっき工程（ステップＳ１０６）は、触媒毒を含む無電解めっき液を用いて給電層１８に無電解めっきを施すことで、テーパードメタルマスク１９を形成する。図９に示すように、メタルマスク開口１９ａを備えたテーパードメタルマスク１９を化合物基板１１の裏面１１ｂに形成する。メタルマスク開口１９ａが裏面１１ｂの一部を露出させ、かつメタルマスク開口１９ａの縁部１９ｂが裏面１１ｂに向かって順テーパーを有する。
触媒毒は、めっき膜に吸着することでめっき成長を抑制する機能がある。給電層１８の端部では触媒毒濃度が高くなるのでめっき成長が阻害される。一方、給電層１８の中央部では触媒毒濃度が低くなるのでめっき成長が進む。これにより、テーパー状の端部を有する無電解めっき膜をテーパードメタルマスク１９として形成することができる。ドライエッチング加工耐性を確保するうえでは、テーパードメタルマスク１９の主成分が、Ｃｒ、Ｃｕ、Ｎｉ、およびＡｌからなる群から選択された１つの金属元素であることが好ましい。テーパードメタルマスク１９の主成分は、これらの金属元素の合金であってもよい。
無電解めっき液に含まれる触媒毒は、下記の第一〜第五物質のいずれかであることが好ましい。第一物質は、鉛、ビスマス、アンチモン、テルルおよび銅イオンからなる群から選択される少なくとも１種の金属イオンである。第二物質は、硫黄化合物である。第三物質は、窒素化合物である。第四物質は、ポリエチレングリコールである。第五物質は、アセチレン系アルコールである。好ましくは、第一〜第五物質が、０．１〜４０ｍｇ／Ｌだけ触媒毒として無電解めっき液に含まれていることが好ましい。
テーパー角度θｈは、無電解めっき液中の触媒毒濃度により調整することできる。例えば、硫酸ニッケルと次亜リン酸ナトリウムからなる一般的な無電解ニッケルめっき液中に鉛を入れた場合、テーパー角度θｈは次のようになる。無電解ニッケルめっき液中に、０．５ｍｇ／Ｌの鉛を入れた場合のテーパー角度θｈは３５度であり、１．０ｍｇ／Ｌの鉛を入れた場合のテーパー角度θｈは１２度であり、１．５ｍｇ／Ｌの鉛を入れた場合のテーパー角度θｈは６度となる。無電解めっき液の構成および使用条件を変更することによって、上記と異なるテーパー角度θｈに変更することもできる。
また、触媒毒に加えて、めっき反応を促進するための反応促進剤を含む場合は、テーパー状が失われる場合がある。この場合、テーパー状が保持されるように、触媒毒と反応促進剤の濃度を調整する必要がある。具体的には、触媒毒濃度を反応促進剤濃度よりも高くすることが好ましい。
次に、ドライエッチング工程（ステップＳ１０８）が行われる。ドライエッチング工程では、テーパードメタルマスク１９の上からドライエッチングを行う。このドライエッチングにより、メタルマスク開口１９ａの縁部１９ｂおよびメタルマスク開口１９ａから露出した化合物基板１１がエッチングされる。これにより、図１０に示すように、化合物基板１１にテーパードビアホール１７を形成することができる。図１１に示す破線Ｌ１〜Ｌ６は、ドライエッチング工程におけるドライエッチングの進行経過を模式的に示したものである。図１１に破線Ｌ３、Ｌ４で示すように、テーパードメタルマスク１９の縁部１９ｂがドライエッチングにより後退していくので、ドライエッチングの進行とともに連続的にメタルマスク開口１９ａの開口径が広がる。ドライエッチングにより化合物基板１１に破線Ｌ１→Ｌ２へと溝が掘り込まれ、さらにドライエッチングによる溝の側壁が破線Ｌ５→Ｌ６とテーパー状になる。化合物基板１１を貫通するまでドライエッチングを行うことで、化合物基板１１の裏面１１ｂから深くなるほど細くなる一段のテーパードビアホール１７を化合物基板１１に形成することができる。
実施の形態１では、ＦおよびＣｌを含んだエッチングガスを用いてドライエッチングを行うことにより、テーパードビアホール１７を形成する。「ＦおよびＣｌを含んだエッチングガス」を選択する理由は、次のとおりである。まず、ドライエッチングでは、化学反応により常温以下で揮発する物質が生成され、その物質が脱離する反応がある。一例としては−５０℃で揮発するＡｓＦ３などがある。高選択比を達成するためには、生成物が常温で脱離しないマスク材を用いることが好ましい。この点に関し、一般的にＣｌおよびＦを含んだガスを用いることにより、テーパードメタルマスク１９で高選択性を実現するための不揮発性物質を生成することができる。テーパードメタルマスク１９には、Ｆ系およびＣｌ系のガスを用いてドライエッチングする際に不揮発性物質を生成し、かつハイパワープラズマ下においても化合物基板１１材料に対して高い選択比をもつ材料を用いる。具体的には、テーパードメタルマスク１９の材料は、Ｎｉ、Ｃｒ、Ｃｕ、Ａｌを用いることが好ましい。例えばＮｉマスクの場合は、Ｆ系のエッチングガスによりＮｉＦ２のような不揮発性物質が生成される。ＮｉＦ２の揮発点は１７６０度である。Ｆ系ガスは、ＳＦ６、ＣＦ４、ＮＦ３、ＰＦ５、ＢＦ３、ＣＨＦ３等を用いることができる。Ｃｌ系ガスは、Ｃｌ２、ＳｉＣｌ４などを用いることができる。
ドライエッチングの主たる原理は２つあり、その２つの原理は「イオンによるスパッタリング」および「エッチングガスの化学反応による反応性エッチング」である。実施の形態１では、化合物基板１１のドライエッチングを主にイオンによるスパッタリング効果のみで進めることができる。このため、異方性エッチングが顕著になり化合物基板１１に深い穴を加工することが可能になる。さらに、実施の形態１では、メタルマスク開口１９ａの縁部１９ｂがテーパー状とされたテーパードメタルマスク１９を用いることで、テーパー状のビアホールを形成することができる。
ただし、実施の形態１にかかる製造方法は「ＦおよびＣｌを含んだエッチングガス」に限られるものではなく、必要に応じて、他のエッチングガスと混合させても良いし、臭素系ガスなどの他のエッチングガスのみを用いて加工しても良い。
なお、実施の形態１ではテーパードメタルマスク１９を用いており、レジストマスクは用いられない。その理由は、次のようなものである。ＳｉＣなどの化合物材料は難エッチング材料であるから、ドライエッチングにはアンテナ１０００Ｗのようなハイパワープラズマによる高出力が必要とされる。「ハイパワープラズマ」とは、ここでは、ＩＣＰ方式に代表されるエッチング装置においてアンテナ電力１０００Ｗ以上を印加した場合を意味している。ハイパワープラズマ下における化合物材料のエッチングに実用レベルで使用可能なレジスト材料が、従来は無かった。実施の形態１ではテーパードメタルマスク１９を用いることで、化合物基板１１材料が難エッチング材料であっても一段のテーパードビアホール１７を化合物基板１１に形成することができる。
次に、メタルマスク除去工程（ステップＳ１１０）において、テーパードメタルマスク１９が除去される。メタル材料毎に適した酸、アルカリなどを用いてウェットエッチングしても良く、ドライエッチング加工でもよい。なお、給電層１８は除去してもよく、そのまま残しておいても良い。
次に、裏面メタル形成工程（ステップＳ１１２）が行われる。裏面メタル１６は、異なる位置にあるソース電極間を同電位にする役割を有しており、高周波特性を改善する効果がある。
以上説明した製造方法によれば、テーパードビアホール１７を備えた半導体装置１を製造することができる。
なお、メタル埋込み工程が更に行われてもよい。メタル埋め込み工程は、裏面１１ｂ側からテーパードビアホール１７内をめっき膜で埋め込むことでさらに放熱性を改善するものである。テーパードビアホール１７によれば、通常の電気めっきでも容易にその内部をメタルで埋め込む事ができる。また、ビアフィリング型のめっき液を用いても良い。
実施の形態１にかかる製造方法の利点を説明する。難エッチング材料のドライエッチング加工のためのテーパードメタルマスク１９として用いることで一段のテーパードビアホール１７を形成する技術は、本願発明者が初めて想到した新規且つ独特の技術である。以下、関連技術を参照しながら実施の形態１が有する利点を説明する。
前述した「二段階ビアホール」の場合にはテーパードメタルマスク１９を複数形成することで重ね合わせズレによるビアホール形状ばらつきが問題になる。これに対し、実施の形態１では、１つのテーパードメタルマスク１９を用いるだけで良いため、ビア形状ばらつきを抑制できる。また、裏面メタル１６上に電気めっきを使ってめっき膜を形成する場合、電界集中により二段階ビアホールの段差部分（凸部）で成膜レートが高くなる一方で、二段階ビアホールの底部では成膜レートが低くなる。その結果、二段階ビアホール底付近に空洞が形成されてしまう場合がある。これに対し、実施の形態１では段差部分がない一段のテーパードビアホール１７なので、深さ方向に対して連続的にビアホール開口径が減少する。このような段差の無い連続的開口形状によって、テーパードビアホール１７の底面１７ｂ付近の成膜レートが遅くとも空洞のないめっき膜を形成できる。また、実施の形態１によれば、テーパードビアホール１７の底面１７ｂの開口径を、テーパードビアホール１７の入口の開口径に比べて小さくすることができる。従って、テーパードビアホール１７の底面１７ｂを構成するソース電極１３を小面積とすることができるので、半導体装置１のチップシュリンクが可能になる。
実施の形態１にかかるメタルマスク形成工程（ステップＳ１０２）によってテーパードメタルマスク１９を形成することで、特殊な加工装置を用いることなくかつ高温下での加工を行うことなく、再現性よくテーパードビアホール１７を形成できる。この効果を説明するために比較例として関連技術を挙げると、まず、第一関連技術としてテーパードレジストを用いることが考えられる。しかし仮にテーパードレジストを使用したくとも、テーパードレジストはドライエッチング加工耐性が低く、難エッチング材料のドライエッチング加工マスクとして利用することが困難である。また、第二関連技術として、逆テーパレジストパターンによるテーパーめっきプロセスを用いることが考えられる。しかし、この第二関連技術は、レジスト側面形状がいびつになる等の理由から再現性に乏しいという問題がある。さらに、この第二関連技術は、メタルマスクをイオンスパッタリング（異方性エッチング）後にさらに反応性エッチング（等方性エッチング）することでテーパー状に加工する方法なので、テーパー状の再現性が低いという問題もある。これらの関連技術と比較して、テーパードメタルマスク１９を用いることで、実施の形態１では製造上の実用性が高い。
次に、めっき下地について説明する。関連技術として、テーパー型の無電解めっき膜の下地に給電層１８と絶縁膜とを形成し、この絶縁膜をめっき膜のパターニングに用いる技術がある。この関連技術において絶縁膜を除去せずに裏面メタル１６を絶縁膜の上に重ねた構造では、化合物基板１１と裏面メタル１６との間にＳｉＮおよびＳｉＯ２等の絶縁膜が挟まれてしまう。このような構造だと、絶縁膜が半導体装置の放熱性を低下させるという欠点がある。この点、実施の形態１とこの関連技術とを比較した場合には、実施の形態１では絶縁膜を用いないので放熱性低下を抑制できるという違いがある。
なお、化合物半導体のうちＧａＡｓおよびＩｎＰは、高周波デバイスおよび光デバイスの分野で一般的に用いられている。ＧａＡｓおよびＩｎＰはめっき反応性が高く、無電解めっき処理時に表面が露出していると、めっきが成長してしまう。ところで、めっき反応性の低い化合物基板１１を用いることで、実施の形態１では絶縁膜を使わなくてもめっき膜のパターニングができる。めっき反応性の低い化合物基板材料は、ＳｉＣ、ＳｉＣ、ＧａＮ、およびＡｌ２Ｏ３などである。
実施の形態１にかかる給電層１８は、めっき液が浸透するための隙間１８ａを備えている。仮にレジストパターンでめっき膜をパターニング形成しようとするときに厚いレジストが存在すると、めっき膜の端面への触媒毒の供給不足により、めっき膜のテーパー状が得られなくなる。実施の形態１では、隙間１８ａによってそのような問題を抑制している。
給電層１８がテーパードメタルマスク１９と異なる材料の場合、ドライエッチング加工の進行とともに給電層１８がプラズマ環境下に晒されることで、ドライエッチング加工を阻害することになり、化合物基板１１の加工レートを不安定化する場合がある。このため、給電層１８とテーパードメタルマスク１９の主成分を同じ金属にすることが好ましい。
実施の形態１にかかる製造方法に対して、下記の様々な変形を施すことができる。
化合物基板１１の材料は、ＧａＡｓおよびＩｎＰなどの他の化合物半導体でもよい。また、化合物基板１１の上に形成される他の絶縁膜あるいは保護膜などの上にテーパードメタルマスク１９を積層してもよい。これらの絶縁膜等の上からドライエッチングを施すことでテーパードビアホール１７を形成してもよい。
針状凸凹２０と微小金属体２１の終端とを内壁面１７ａに付加することもできる。これは図３にかかる構造を製造する技術である。ステップＳ１０８のドライエッチング工程は、マイクロマスク効果を利用してテーパードビアホール１７の内壁面１７ａに針状凸凹２０を形成するものであってもよい。「マイクロマスク効果」とは、テーパードメタルマスク１９のドライエッチングで生じた微小金属体２１が化合物基板１１に再付着することで、この微小金属体２１が内壁面１７ａを不連続的に覆う微小マスクとして機能する効果である。より詳細に説明すると、前述したように、ドライエッチングには、「イオンによるスパッタリング」および「エッチングガスの化学反応による反応性エッチング」という２つの物理現象が関係している。イオンスパッタリングは異方性エッチングであるのに対し、反応性エッチングは等方性エッチングである。難エッチング材料を用いることで、反応性エッチングを抑制しつつイオンスパッタリングを主としてエッチング加工を行うことができる。ビアホール深さ方向にドライエッチングを進める過程で、テーパードメタルマスク１９のエッチングで生成した微小金属体２１が内壁面１７ａに付着する。微小金属体２１が微小マスクとなり、しかも反応性エッチングを抑制しつつ異方性エッチングが行われることによって、内壁面１７ａに針状凸凹２０が形成される。「針状凸凹」とは、言い換えると針状のラフネスである。
なお、マイクロマスク効果に伴って、針状凸凹２０の先端が微小金属体２１で覆われる（図３参照）。このことを「終端」とも称す。その結果、裏面メタル１６の密着性を改善できる。
マイクロマスク効果を良好に得るための好ましい温度条件について説明する。良好なマイクロマスク効果を得るためには、エッチング装置におけるステージ温度を−２０℃以上にすることが望ましい。その理由は、ステージ温度が−２０℃よりも低くなるとマイクロマスク効果が強くなりすぎて、マスク再付着によるビア開口不良を引き起こす恐れがあるからである。また、良好なマイクロマスク効果を得るためには、エッチング装置におけるステージ温度を２００℃以下にすることが望ましい。その理由は、２００℃を超えると、反応性エッチングが強くなるので、マイクロマスク効果が得られにくくなるからである。これらを考慮すると、マイクロマスク効果を得るためには、エッチング装置におけるステージ温度を−２０℃〜２００℃の範囲内にすることがより一層望ましい。また、ドライエッチング中においては、プラズマによる入熱の影響でウエハ温度がステージ温度に比べて１００℃程度上昇する。よってステージ温度は１００℃以下にすることがさらに望ましい。また、処理時間等のプロセス条件によってプラズマによる入熱の程度は異なる。プロセス条件によってはステージ温度が１００℃以上上昇することもある。従って、実用性を考慮した温度条件としては、ステージ温度範囲を０℃〜５０℃とすることがさらに望ましい。なお、ドライエッチングを安定的に行うために、エッチング装置のステージに冷却加熱機構を設けることがさらに望ましい。なお、ドライエッチング工程を室温で行ってもよい。「室温」とは、エッチング装置のステージおよび化合物基板１１に対して外部系から加熱も冷却もしていない状態のことを指すものとする。室温の具体的温度としては３００Ｋつまり２７℃でもよい。ドライエッチング工程を例えば２３℃以下の温度で行ってもよい。ドライエッチング工程をマイナス温度域で行ってもよいが、この場合には上述した理由からステージ温度を−２０℃〜０℃の範囲内とすることが望ましい。
図１４は、本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示すフローチャートである。図１５〜図１９は、本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。本変形例では、ステップＳ１０２のメタルマスク形成工程およびステップＳ１０８のドライエッチング工程に変形を加えたものである。ステップＳ１００、Ｓ１１０およびＳ１１２は、図６を用いて説明した上記の内容と同じである。
ステップＳ１０２のメタルマスク形成工程では、次の変形が施される。テーパードメタルマスク１９に隣り合う２つのメタルマスク開口１９ａを設ける。２つのメタルマスク開口１９ａで挟まれた第一部分１９ｄを、第一部分１９ｄ以外の第二部分１９ｅよりも薄く形成する。具体的には、無電解めっき工程において、第一部分１９ｄにめっき成長停止面１９ｃを設けることでめっき成長を抑制することができる。これにより、第一部分１９ｄを第二部分１９ｅよりも薄くすることができる。給電層１８が有する隙間１８ａの間隔とテーパードメタルマスク１９が有する縁部１９ｂのテーパー角度とを調整することで、第一部分１９ｄの厚さを決定できる。図１５は、本変形例にかかるテーパードメタルマスク１９が完成した様子を示す。
ステップＳ１０８のドライエッチング工程を、図１６に示すドライエッチング途中、および図１７に示すドライエッチング完了時に分けて説明する。ステップＳ１０８のドライエッチング工程で、第一部分１９ｄが消失した後もドライエッチングを継続する。これにより図１６に示すように、化合物基板１１のドライエッチング途中において、第一部分１９ｄが消失し第二部分１９ｅが残る（ステップＳ１０８ａ）。さらにドライエッチングを進めることで、図１７に示すドライエッチング完了時の構造が得られる。図１７に示すように、化合物基板１１の裏面１１ｂにおける第一部分１９ｄの直下の第一領域Ｒ１を、裏面１１ｂにおける第二部分１９ｅの直下の第二領域Ｒ２よりも薄くすることができる（ステップＳ１０８ｂ）。
その後、ステップＳ１１０のメタルマスク除去工程（図１８）およびステップＳ１１２の裏面メタル形成工程（図１９）が行われる。図１９に示す構造によれば、実施の形態１で図４を用いて説明したとおり発熱箇所Ｐと裏面メタル１６との距離を短くできる。従って、半導体装置２の放熱性を改善できる。
図２０は、本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示すフローチャートである。図２１〜図２８は、本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。図２０〜図２８で説明する本変形例は、半導体装置の製造方法に支持基板２６を利用するものである。この変形例にかかる製造方法は、図６で説明したフローチャートにおいて、表面電極形成工程とメタルマスク形成工程との間に支持基板貼付工程（ステップＳ１２０）が追加され、裏面メタル形成工程の後に支持基板剥離工程（ステップＳ１２２）が追加されたものである。支持基板貼付工程は、化合物基板１１の表面１１ａ側に接着剤２５で支持基板２６を張り付ける工程である。実施の形態１では化合物基板１１の表面１１ａに半導体層１２が形成されているので、半導体層１２に支持基板２６が貼り付けられている。ただし、半導体層１２が省略されている場合には、化合物基板１１の表面１１ａに直接に支持基板２６が貼り付けられてもよい。支持基板剥離工程は、支持基板２６を化合物基板１１から取り外す工程である。
図２０に示すフローチャートでは、まず図２１に示すように、表面電極形成工程（ステップＳ１００）が行われる。その後、図２２に示すように、支持基板貼付工程（ステップＳ１２０）が行われる。支持基板貼付工程では、化合物基板１１の表面１１ａに塗布された接着剤２５を介して、支持基板２６が化合物基板１１の表面１１ａ側に貼り付けられる。支持基板２６により、薄板化した化合物基板１１の搬送を容易にするほか、化合物基板１１の反りや割れを防止することができる。接着剤２５は、レジスト、有機樹脂、またはワックスなどを用いてもよい。接着剤２５は、密着性を確保する目的と、半導体装置１の表面１１ａ側を保護する目的のために用いる。支持基板２６は、十分な機械的強度を有するＳｉ、ＳｉＣ、サファイア、あるいはガラスなどの化合物基板を用いることが好ましい。
次に、図２３に示す給電層形成工程（ステップＳ１０４）および図２４に示す無電解めっき工程（ステップＳ１０６）が行われ、テーパードメタルマスク１９が形成される。給電層１８上にテーパードメタルマスク１９を形成する際、無電解めっき液の温度は１００℃以下の低温で行うことが望ましい。これは、接着剤２５の溶解を防ぐためである。仮に１００℃を超える高温ベークが行われてレジストが熱ダレすると、接着剤２５が溶解してしまい化合物基板１１が支持基板２６から剥がれるおそれがある。
次に、図２５に示すように、ドライエッチング工程（ステップＳ１０８）が行われる。ドライエッチングは、１００℃以下の低温で行われることが望ましい。これは、接着剤２５の溶解を防ぐためである。次に、図２６に示すメタルマスク除去工程（ステップＳ１１０）および図２７に示す裏面メタル形成工程（ステップＳ１１２）が行われる。
次に、支持基板剥離工程（ステップＳ１２２）が行われる。具体的には接着剤２５を溶解させて、図２８に示すように化合物基板１１から支持基板２６が剥がされる。
実施の形態１では、化合物基板１１を貫通するまでドライエッチングを行うことで、テーパードビアホール１７を形成している。しかしながら、化合物基板１１を貫通する手前でドライエッチングを終了することで、図２９に示すテーパードトレンチ（Ｔａｐｅｒｅｄ Ｔｒｅｎｃｈ）１０５または図３０および図３１に示すテーパードメサ（Ｔａｐｅｒｅｄ Ｍｅｓａ）２１４を形成することもできる。テーパードビアホール１７、テーパードトレンチ１０５、およびテーパードメサ２１４をまとめて、便宜上、「テーパード溝」とも称す。
図２９は、本発明の実施の形態１にかかる半導体装置の製造方法により製造したテーパードトレンチ１０５を有する半導体装置４を示す図である。実施の形態１にかかる製造方法は、例えば、パワーデバイスの縦型ＭＯＳＦＥＴのトレンチ構造の製造方法にも用いることができる。
図２９に示す半導体装置４は、反転型のＭＯＳＦＥＴを備えた炭化珪素半導体装置である。半導体装置４では、ゲート電極１０９への印加電圧が制御されることで、テーパードトレンチ１０５の側面に位置するベース領域１０３の表面部にチャネル領域が形成される。チャネル領域が形成されることで、ソース領域１０６およびドリフト層１０２を介して第一電極１１２および第二電極１１３の間に電流が流れる。テーパードトレンチ１０５において、ドリフト層１０２の表面側となる入口幅がＷ３であり、底部幅がＷ２である。入口幅Ｗ３よりも底部幅Ｗ２の方が小さくなっている。ドリフト層１０２のうちテーパードトレンチ１０５の底部よりも下方には、ディープ層１０４が設けられている。ディープ層１０４は、底部幅Ｗ２よりも広い幅Ｗ１を有している。ディープ層１０４は、テーパードトレンチ１０５の両角部１０５ａを囲みつつベース領域１０３から離れるように配置されている。
テーパードトレンチ１０５の形成は、実施の形態１にかかる製造方法を適用することによって実現できる。具体的には、ドリフト層１０２であるｎ型半導体層１０２、ｎ＋型ソース領域１０６およびボディｐ型層１０７の上に、無電解めっきで形成したテーパードメタルマスク１９を形成する。テーパードメタルマスク１９の上からドライエッチング加工を行う。これにより、テーパードトレンチ１０５の側壁をテーパー状にでき、テーパードトレンチ１０５の入口幅Ｗ３よりも底部幅Ｗ２を小さくすることができる。
ここで、トレンチ構造の形成方法にかかる関連技術を参照して説明を行う。関連技術として、ｎ型半導体層１０２、ｎ＋型ソース領域１０６、およびボディｐ型層１０７の上に、エッチングマスクを成膜したのち、テーパードトレンチ１０５の形成予定領域においてエッチングマスクを開口させるという方法がある。このエッチングマスクを用いた異方性エッチングを行ったのち、等方性エッチングを行う。これにより、テーパードトレンチ１０５の入口幅Ｗ３を大きく、底部幅Ｗ２を小さくし、テーパードトレンチ１０５の側壁をテーパー状にするという関連技術がある。しかし、この関連技術で得られたテーパードトレンチ１０５の形状はばらつきが大きく、形状の再現性に乏しいという問題があった。電界印加時にテーパードトレンチ１０５における電界集中を抑制するためには、トレンチ形状のばらつきを抑えることが好ましい。この点、実施の形態１にかかる製造方法を用いることで、ドレイン耐圧に影響するテーパー状のトレンチ構造を再現性よく形成できる。このため、高電圧下においてゲート絶縁膜１０８が破壊されることを防止できる。
図３０および図３１は、本発明の実施の形態１にかかる半導体装置の製造方法により製造したテーパードメサ２１４を有する半導体装置５を示す図である。実施の形態１にかかる製造方法は、例えば、半導体受光素子のメサ構造の製造方法にも用いることができる。半導体装置５は、半導体受光素子であり、具体的には１０Ｇｂ／ｓ、伝送距離８０ｋｍ以上の高速・長距離の波長多重システム用の受光素子である。図３０は、半導体装置５を示す断面図であり、図３１はその平面図である。図３１は半導体装置５を受光面側から見ている。
図３０に示すように、ｎ型ＩｎＰ化合物基板２０１上に、ＩｎＧａＡｓ光吸収層２０２、多重反射層２０３、ＩｎＰ障壁層２０４、ＡｌＩｎＡｓ増倍層２０５、ｐ型ＩｎＰ電界緩和層２０６、ＩｎＧａＡｓ光吸収層２０７、ＩｎＧａＡｓＰグレーディッド層２０８、ＩｎＰ窓層２０９、及びＩｎＧａＡｓコンタクト層２１０が順に積層されている。以下、便宜上、ｎ型ＩｎＰ化合物基板２０１およびその上に積層された層をまとめて「化合物半導体基板２２０」とも称す。
ＩｎＰ窓層２０９およびＩｎＰ障壁層２０４は、ＩｎＧａＡｓ光吸収層２０２，２０７よりもバンドギャップが大きい。多重反射層２０３は、ＩｎＰ層とＩｎＧａＡｓ層とからなる。ＩｎＧａＡｓ光吸収層２０２、２０７は、ＩｎＧａＡｓに限らず、ＩｎＧａＡｓＰおよびＡｌＧａＩｎＡｓなどでもよい。ＩｎＰ障壁層２０４は、ＩｎＰに限らず、ＡｌＩｎＡｓ、ＡｌＧａＩｎＡｓ、ＩｎＧａＡｓＰなどでもよい。ＩｎＰ障壁層２０４は省略されてもよい。
ＩｎＰ窓層２０９の一部に、受光領域であるｐ型不純物拡散領域２１１が設けられている。アノード電極２１２はｐ型不純物拡散領域２１１上に設けられ、光が入射する開口を持つ。ｎ型ＩｎＰ化合物基板２０１の下面にカソード電極２１３が設けられている。ｐ型不純物拡散領域２１１の外側においてＩｎＧａＡｓ光吸収層２０７及びＩｎＰ窓層２０９にテーパードメサ２１４が設けられている。ＩｎＧａＡｓコンタクト層２１０上及びテーパードメサ２１４内壁に、ＳｉＮ膜からなる無反射膜２１５が設けられている。無反射膜２１５は、表面保護膜を兼ねている。
テーパードメサ２１４を挟んでｐ型不純物拡散領域２１１の反対側、ＩｎＧａＡｓ光吸収層２０２、多重反射層２０３、ＩｎＧａＡｓ光吸収層２０７、及びＩｎＰ窓層２０９にｐ型不純物拡散領域２１６が設けられている。半導体装置５においてはテーパードメサ２１４の外側全てにｐ型不純物拡散領域２１６が設けられている。ｐ型不純物拡散領域２１６上の全面に金属膜２１７が設けられている。
ｐ型不純物拡散領域２１６はＩｎＧａＡｓ光吸収層２０２に達し、金属膜２１７はｐ型不純物拡散領域２１６を介してＩｎＧａＡｓ光吸収層２０２に接続されている。金属膜２１７はアノード電極２１２及びカソード電極２１３とは電気的に接続されていない。
化合物半導体基板２２０にテーパードメサ２１４を形成するために、実施の形態１の製造方法を利用することができる。まずＩｎＧａＡｓコンタクト層２１０上にめっき反応を抑制するために、ＳｉＮ膜を形成する。次に、ＳｉＮ膜上に給電層１８パターンを形成する。さらに、触媒毒を有する無電解めっき液により、テーパードメタルマスク１９を形成する。テーパードメタルマスク１９の上からドライエッチングを行うことにより、テーパードメサ２１４を形成する。テーパードメサ２１４形成後に、無反射膜２１５を形成し、半導体装置５の表面を保護する。なお、図３１に示す平面視では、テーパードメサ２１４はリング状である。
テーパードメサ２１４を形成した後、無反射膜２１５を形成する前までに、テーパードメサ２１４の表面を洗浄しておくことが望ましい。これは、テーパードメサ２１４内にテーパードメタルマスク１９の残渣物が残存すると、リーク原因となるからである。洗浄方法としては、ドライエッチングまたはウェットエッチングにより、テーパードメサ２１４内の半導体をライトエッチングしてもよい。あるいは、超音波洗浄、スプレー洗浄、および極低温エアロゾル洗浄などの物理的洗浄方法を用いてもよい。
半導体層にテーパードメサ２１４を形成する関連技術として、一般的には塩酸系、臭化水素系、あるいは臭素系エッチング液を用いたウェットエッチング方法もある。これらのウェットエッチング液を用いれば等方的なエッチングが可能であり、テーパー状のメサ構造を形成できるためである。しかし、上記ウェットエッチング液は、拡散律速のエッチング液であり、エッチング容器内での液の対流によってエッチングレートが大きく変化するという欠点がある。この欠点によって、テーパードメサの寸法制御性が低いという問題がある。その一方で、実施の形態１ではテーパードメタルマスク１９を用いて、寸法制御性に優れたドライエッチング加工を行っている。従って、テーパー状のメサ溝を再現性よく形成できる。
テーパードトレンチ１０５およびテーパードメサ２１４に対しては、テーパードビアホール１７に適用された実施の形態１および実施の形態１にかかる変形例を適用することができる。例えばテーパードトレンチ１０５およびテーパードメサ２１４においても、内壁面と底面とが成すテーパー角度が９２〜１６０度であってもよい。なお、レーザダイオードのストライプ構造を形成する場合にも、実施の形態１の上記変形例にかかる製造方法を用いてもよい。化合物基板１１に形成したテーパードメサ２１４を、レーザダイオードのストライプ構造とすることができる。
テーパードトレンチ１０５およびテーパードメサ２１４は、ｎ型半導体層１０２あるいは化合物半導体基板２２０に設けられた溝である。テーパードトレンチ１０５およびテーパードメサ２１４は、溝の深い位置になるほど溝の幅が狭くなるような順テーパー状である。テーパードトレンチ１０５の内壁面はゲート絶縁膜１０８で覆われており、テーパードメサ２１４の内壁面は無反射膜２１５で覆われている。しかしながら、テーパードトレンチおよびテーパードメサの内壁面を覆う膜は、絶縁膜および保護膜に限られない。変形例として、実施の形態１にかかる製造方法で形成した他のテーパードトレンチおよびテーパードメサの内壁面が、金属膜または半導体膜で覆われていてもよい。
図３２は、本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示すフローチャートである。図３３〜図３５は、本発明の実施の形態１の変形例にかかる半導体装置の製造方法を示す図である。図３２に示す本変形例は、図６のフローチャートにおけるステップＳ１０２に代えてステップＳ２０２を有する。ステップＳ２０２にかかるメタルマスク形成工程では、めっき成長防止マスク３０が用いられる。
図３２のフローチャートでは、まず、ステップＳ１００にかかる表面電極形成工程が行われる。
次に、メタルマスク形成工程（ステップＳ２０２）が行われる。メタルマスク形成工程は、給電層形成工程（ステップＳ２０４）と、めっき成長防止マスク形成工程（ステップＳ２０６）と、無電解めっき工程（ステップＳ１０６）と、めっき成長防止マスク除去工程（ステップＳ２０８）と、を含む。
まず、給電層形成工程（ステップＳ２０４）では、化合物基板１１の裏面１１ｂの全体に給電層１８が設けられる。本変形例にかかるステップＳ２０４では、裏面１１ｂの全体が給電層１８で覆われる。この点は、図６のフローチャートのステップＳ１０４で給電層１８に隙間１８ａを設けた工程（図８参照）とは異なっている。
次に、めっき成長防止マスク形成工程（ステップＳ２０６）で、図３３に示すように、給電層１８の一部がめっき成長防止マスク３０で覆われる。めっき成長防止マスク３０は、レジストで形成する。給電層１８のうち、めっき成長防止マスク３０で覆われた部分だけめっき成長が抑制される。
次に、無電解めっき工程において、図６で説明したステップＳ１０６と同様の方法で、図３４に示すようにテーパードメタルマスク１９が形成される。
次に、めっき成長防止マスク除去工程（ステップＳ２０８）で、テーパードメタルマスク１９を形成した後にめっき成長防止マスク３０が除去される。図３５に示すように、めっき成長防止マスク３０を除去することで給電層１８が露出する。
その後、図６で説明したフローチャートと同様に、ドライエッチング工程（ステップＳ１０８）、メタルマスク除去工程（ステップＳ１１０）、裏面メタル形成工程（ステップＳ１１２）がこの順に行われる。
レジストをめっき時のマスクとして用いる際に、レジスト厚みをテーパードメタルマスク１９よりも十分薄い膜厚に抑えておくことが望ましい。例えば２μｍ以下の膜厚である。これを超える膜厚の場合、テーパードメタルマスク１９の縁部１９ｂをテーパー状に形成することが困難になるからである。つまり、テーパードメタルマスク１９がめっき成長防止マスク３０よりも厚くなるまで無電解めっき工程を行うことが好ましい。めっき成長防止マスク３０は、レジストではなく、ＳｉＯおよびＳｉＮ等の絶縁膜で形成してもよい。テーパードメタルマスク１９がめっき成長防止マスク３０の２倍〜１０倍まで厚く形成されてもよく、これによりテーパードメタルマスク１９の縁部１９ｂに十分なテーパーをつけることができる。
なお、めっき成長防止マスク除去工程（ステップＳ２０８）を省略してもよい。この場合にはステップＳ１０６の後にステップＳ１０８に進みドライエッチングが行われる。これにより、ドライエッチングによりめっき成長防止マスク３０をエッチングして、そのまま給電層１８および化合物基板１１をドライエッチングしてもよい。
実施の形態２．
実施の形態１にかかる製造方法において、化合物基板１１に代えて、単元素半導体基板３１１を用いてもよい。図３６は、本発明の実施の形態４にかかる半導体装置の製造方法を示すフローチャートである。実施の形態１のステップＳ１００においては化合物基板１１を準備してこれに表面電極形成工程が施されたのに対し、実施の形態２では単元素半導体基板３１１を準備してこれに表面電極形成工程が施される（ステップＳ４００）。その他の工程は実施の形態１と同様である。実施の形態１で説明した各種変形例は、実施の形態２にも同様に適用することができる。
図３７は、本発明の実施の形態２にかかる半導体装置３０１を示す断面図である。実施の形態２にかかる半導体装置３０１は、実施の形態１にかかる半導体装置１において化合物基板１１を単元素半導体基板３１１に置換したものである。単元素半導体基板３１１の材料は、例えば、ＩＶ族半導体であるＳｉおよびＧｅなどである。単元素半導体基板３１１は表面３１１ａおよび裏面３１１ｂを備え、表面３１１ａと裏面３１１ｂとを貫通するテーパードビアホール１７が実施の形態１と同様に設けられている。
実施の形態１で説明した各種変形例は実施の形態２に対しても同様に適用することができ、材料および構造などについて様々な変形が可能である。例えば、ソース電極１３、ドレイン電極１４、ゲート電極１５、および裏面メタル１６の材料バリエーションは、実施の形態１と同様である。テーパー角度θｈも、９２〜１６０度であることが好ましい。また、図４および図５に示した変形例を適用して、単元素半導体基板３１１に隣り合う複数のテーパードビアホール１７が設けられ、複数のテーパードビアホール１７に挟まれた第一領域Ｒ１が、第一領域Ｒ１以外の第二領域Ｒ２よりも薄くされてもよい。
図３８は、本発明の実施の形態２にかかる半導体装置の製造方法により製造したテーパードトレンチ３０５を示す断面図である。図３９は、本発明の実施の形態２にかかる半導体装置の製造方法により製造したテーパードメサ３１４を示す断面図である。図３８および図３９では、便宜上、単元素半導体基板３１１の上下を逆転して図示している。単元素半導体基板３１１を貫通する前にドライエッチング工程（ステップＳ１０８）を終了することで、図３８に示すように単元素半導体基板３１１の表面３１１ａの側にテーパードトレンチ３０５を形成してもよく、図３９に示すように単元素半導体基板３１１の表面３１１ａの側にテーパードメサ３１４を形成してもよい。
この明細書において「表面」および「裏面」という表現を用いているが、これらの用語は単に一つの層および一つの基板などにおいて一方の面およびこれと反対側の面を区別する意味で用いられている。従って、特定の実施の形態または変形例において「表面」および「裏面」の意味を特別に限定している場合を除いては、この明細書では「表面」および「裏面」は単に「第一面」および「第一面と反対側の第二面」と読み替えてもよい。
１〜５、３０１ 半導体装置
１０ トランジスタ
１１ 化合物基板
１１ａ 表面
１１ｂ 裏面
１１ｃ 化合物基板の壁面
１２ 半導体層
１２ａ 半導体層の壁面
１３ ソース電極
１４ ドレイン電極
１５ ゲート電極
１６ 裏面メタル
１７ テーパードビアホール
１７ａ 内壁面
１７ｂ 底面
１８ 給電層
１８ａ 隙間
１９ テーパードメタルマスク
１９ａ メタルマスク開口
１９ｂ 縁部
１９ｄ 第一部分
１９ｅ 第二部分
２０ 針状凸凹
２１ 微小金属体
２５ 接着剤
２６ 支持基板
３０ めっき成長防止マスク
１０２ ｎ型半導体層（ドリフト層）
１０３ ベース領域
１０４ ディープ層
１０５、３０５ テーパードトレンチ
１０５ａ 両角部
１０６ ｎ＋型ソース領域
１０７ ｐ型層
１０８ ゲート絶縁膜
１０９ ゲート電極
１１２ 第一電極
１１３ 第二電極
２０１ 化合物基板
２０２、２０７ 光吸収層
２０３ 多重反射層
２０４ 障壁層
２０５ 増倍層
２０６ 電界緩和層
２０８ グレーディッド層
２０９ 窓層
２１０ コンタクト層
２１１ ｐ型不純物拡散領域
２１２ アノード電極
２１３ カソード電極
２１４、３１４ テーパードメサ
２１５ 無反射膜
２１６ ｐ型不純物拡散領域
２１７ 金属膜
２２０ 化合物半導体基板
３１１ 単元素半導体基板

Claims (17)

  1. 開口を備えたテーパードメタルマスクを基板の裏面の上に形成し、前記開口が前記裏面の特定部分を露出させ、かつ前記開口の縁部が前記裏面に向かって順テーパーを有するものであるメタルマスク形成工程と、
    前記テーパードメタルマスクの上から前記開口の前記縁部および前記開口から露出した前記基板をドライエッチングすることによって、前記基板にテーパード溝を形成するドライエッチング工程と、
    前記テーパードメタルマスクを除去するメタルマスク除去工程と、
    を備え、
    前記メタルマスク形成工程は、触媒毒を含む無電解めっき液を用いて前記特定部分の外縁の上方の触媒毒濃度を前記特定部分の外側の領域の触媒毒濃度よりも高めるように無電解めっきを施すことで、前記特定部分の前記外縁の上方の部分が前記順テーパーにめっき成長された無電解めっき膜を、前記テーパードメタルマスクとして形成する半導体装置の製造方法。
  2. 開口を備えたテーパードメタルマスクを基板の裏面の上に形成し、前記開口が前記裏面の特定部分を露出させ、かつ前記開口の縁部が前記裏面に向かって順テーパーを有するものであるメタルマスク形成工程と、
    前記テーパードメタルマスクの上から前記開口の前記縁部および前記開口から露出した前記基板をドライエッチングすることによって、前記基板にテーパード溝を形成するドライエッチング工程と、
    前記テーパードメタルマスクを除去するメタルマスク除去工程と、
    を備え、
    前記メタルマスク形成工程は、触媒毒を含む無電解めっき液を用いて無電解めっきを施すことで、前記テーパードメタルマスクを形成するものであり、
    前記メタルマスク形成工程は、
    前記基板の前記裏面に、給電層を設ける給電層形成工程と、
    前記触媒毒を含む前記無電解めっき液を用いて前記給電層に無電解めっきを施すことで、前記テーパードメタルマスクを形成する無電解めっき工程と、
    を含み、
    前記給電層で前記裏面の前記特定部分を覆わないことで前記テーパードメタルマスクに前記開口を設ける半導体装置の製造方法。
  3. 開口を備えたテーパードメタルマスクを基板の裏面の上に形成し、前記開口が前記裏面の特定部分を露出させ、かつ前記開口の縁部が前記裏面に向かって順テーパーを有するものであるメタルマスク形成工程と、
    前記テーパードメタルマスクの上から前記開口の前記縁部および前記開口から露出した前記基板をドライエッチングすることによって、前記基板にテーパード溝を形成するドライエッチング工程と、
    前記テーパードメタルマスクを除去するメタルマスク除去工程と、
    を備え、
    前記メタルマスク形成工程は、触媒毒を含む無電解めっき液を用いて無電解めっきを施すことで、前記テーパードメタルマスクを形成するものであり、
    前記メタルマスク形成工程は、
    前記基板の前記裏面に給電層を設ける給電層形成工程と、
    前記給電層における前記特定部分の上方の部位を覆うめっき成長防止マスクを設ける工程と、
    前記触媒毒を含む前記無電解めっき液を用いて、前記給電層における前記めっき成長防止マスクから露出した部分に無電解めっきを施すことで前記テーパードメタルマスクを形成する無電解めっき工程と、
    を含み、
    前記めっき成長防止マスクを除去してから又は前記めっき成長防止マスクの上から前記ドライエッチング工程を行う半導体装置の製造方法。
  4. 前記テーパードメタルマスクが前記めっき成長防止マスクよりも厚くなるように前記無電解めっきを施す請求項３に記載の半導体装置の製造方法。
  5. 前記触媒毒は、
    鉛、ビスマス、アンチモン、テルルおよび銅イオンからなる群から選択される少なくとも１種の金属イオンと、
    硫黄化合物と、
    窒素化合物と、
    ポリエチレングリコールと、
    アセチレン系アルコールと、
    のうちのいずれかの物質を含む請求項１〜４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記無電解めっき液が前記物質を０．１〜４０ｍｇ／Ｌ含む請求項５に記載の半導体装置の製造方法。
  7. 前記給電層の主成分が、前記テーパードメタルマスクの主成分と同一である請求項２〜４のいずれか１項に記載の半導体装置の製造方法。
  8. 前記メタルマスク形成工程の前に、前記基板の表面の側に接着剤で支持基板を張り付ける工程と、
    前記メタルマスク除去工程の後に、前記支持基板を前記基板から剥離する工程と、
    を更に備える請求項１〜７のいずれか１項に記載の半導体装置の製造方法。
  9. 前記テーパードメタルマスクの主成分が、クロム、銅、ニッケル、またはアルミニウムである請求項１〜８のいずれか１項に記載の半導体装置の製造方法。
  10. 前記テーパードメタルマスクに隣り合う複数の前記開口を設け、前記テーパードメタルマスクのうち前記複数の開口で挟まれた第一部分を、前記テーパードメタルマスクのうち前記第一部分以外の第二部分よりも薄く形成し、
    前記ドライエッチング工程で、前記複数の開口を通じて前記第一部分が消失した後もドライエッチングを継続することで、前記裏面における前記第一部分の直下の第一領域を、前記裏面における前記第二部分の直下の第二領域よりも薄くした請求項１〜９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記基板の材料が、化合物半導体またはＡｌ２Ｏ３である請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記基板の材料が、レジストを用いたドライエッチングにおけるエッチングレートが０．１〜１μｍ／ｍｉｎである難エッチング材料である請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
  13. 開口を備えたテーパードメタルマスクを基板の裏面に形成し、前記開口が前記裏面の一部を露出させ、かつ前記開口の縁部が前記裏面に向かって順テーパーを有するものであるメタルマスク形成工程と、
    前記テーパードメタルマスクの上から前記開口の前記縁部および前記開口から露出した前記基板をドライエッチングすることによって、前記基板にテーパード溝を形成するドライエッチング工程と、
    前記テーパードメタルマスクを除去するメタルマスク除去工程と、
    を備え、
    前記基板の材料が、化合物半導体と、Ａｌ２Ｏ３と、レジストを用いたドライエッチングにおけるエッチングレートが０．１〜１μｍ／ｍｉｎである難エッチング材料と、のうちのいずれか一つであり、
    前記ドライエッチング工程は、前記テーパードメタルマスクのドライエッチングで生じた微小金属体が前記基板に再付着することで前記微小金属体をマスクとして前記テーパード溝の内壁面に針状凸凹を形成する半導体装置の製造方法。
  14. 前記基板の材料が、単元素半導体である請求項１〜１０のいずれか１項に記載の半導体装置の製造方法。
  15. 表面および裏面を有する化合物基板と、
    前記表面の側に設けられた半導体デバイスと、
    前記裏面に設けられたテーパードビアホールと
    前記テーパードビアホールの内壁面を覆うように前記裏面の側に設けられた裏面メタルと、
    を備え、
    前記テーパードビアホールは、前記裏面から深くなるほど細くなり且つ前記裏面から前記表面に達するまでに段差を有さず、
    前記内壁面が針状凸凹を有し、
    前記針状凸凹の先端が、微小金属体で被覆され、
    前記裏面メタルが、前記微小金属体および前記針状凸凹を被覆する半導体装置。
  16. 前記微小金属体と前記裏面メタルは異なる材料である請求項１５に記載の半導体装置。
  17. 前記化合物基板に、隣り合う複数の前記テーパードビアホールが設けられ、
    前記裏面における前記複数の前記テーパードビアホールに挟まれた第一領域が、前記裏面における前記第一領域以外の第二領域よりも薄くされた請求項１５または１６に記載の半導体装置。
JP2017531924A 2017-03-24 2017-03-24 半導体装置の製造方法および半導体装置 Active JP6265307B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012100 WO2018173275A1 (ja) 2017-03-24 2017-03-24 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
JP6265307B1 true JP6265307B1 (ja) 2018-01-24
JPWO2018173275A1 JPWO2018173275A1 (ja) 2019-03-28

Family

ID=61020719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017531924A Active JP6265307B1 (ja) 2017-03-24 2017-03-24 半導体装置の製造方法および半導体装置

Country Status (5)

Country Link
US (1) US11121034B2 (ja)
JP (1) JP6265307B1 (ja)
CN (1) CN110447091B (ja)
DE (1) DE112017007305B4 (ja)
WO (1) WO2018173275A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017647A (ja) * 2018-07-26 2020-01-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR20210089730A (ko) * 2018-12-27 2021-07-16 미쓰비시덴키 가부시키가이샤 반도체 소자 구조

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10971612B2 (en) * 2019-06-13 2021-04-06 Cree, Inc. High electron mobility transistors and power amplifiers including said transistors having improved performance and reliability
JP7304557B2 (ja) * 2019-07-16 2023-07-07 パナソニックＩｐマネジメント株式会社 プラズマエッチング方法および素子チップの製造方法
US11289377B2 (en) * 2019-10-01 2022-03-29 Qorvo Us, Inc. Semiconductor chip suitable for 2.5D and 3D packaging integration and methods of forming the same
EP3886162A1 (en) * 2020-03-26 2021-09-29 Murata Manufacturing Co., Ltd. Contact structures in rc-network components
CN111883494B (zh) * 2020-07-21 2022-11-29 联合微电子中心有限责任公司 功率mosfet器件及其形成方法
DE102020213621A1 (de) 2020-10-29 2022-05-05 Robert Bosch Gesellschaft mit beschränkter Haftung Vertikales Galliumnitrid-Leistungshalbleiterbauelement und Verfahren zur Herstellung des Galliumnitrid-Leistungshalbleiterbauelements

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228951A (ja) * 2005-02-17 2006-08-31 Fuji Photo Film Co Ltd 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路
JP2007311385A (ja) * 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
JP2008140861A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012146800A (ja) * 2011-01-12 2012-08-02 Canon Inc 半導体装置及び半導体装置の製造方法
JP2013191763A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置の製造方法
JP2015204409A (ja) * 2014-04-15 2015-11-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5893757A (en) 1997-01-13 1999-04-13 Applied Komatsu Technology, Inc. Tapered profile etching method
WO2006085669A1 (en) * 2005-02-08 2006-08-17 Fujifilm Corporation Metallic pattern forming method, metallic pattern obtained thereby, printed wiring board using the same, and tft wiring board using the same
JP5386962B2 (ja) 2008-12-12 2014-01-15 三菱電機株式会社 エッチング方法およびエッチング方法を用いた半導体装置の製造方法
JP5649356B2 (ja) * 2010-07-28 2015-01-07 住友電工デバイス・イノベーション株式会社 半導体装置及びその製造方法
JP5760394B2 (ja) 2010-11-05 2015-08-12 三菱電機株式会社 ビアホールの製造方法およびビアホールを有する半導体素子の製造方法
JP5856543B2 (ja) 2012-06-27 2016-02-09 東京エレクトロン株式会社 エッチング方法
JP5725073B2 (ja) * 2012-10-30 2015-05-27 三菱電機株式会社 半導体素子の製造方法、半導体素子
JP6536941B2 (ja) 2015-04-02 2019-07-03 大日本印刷株式会社 蒸着マスク製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006228951A (ja) * 2005-02-17 2006-08-31 Fuji Photo Film Co Ltd 金属パターン形成方法、金属パターン及びそれを用いたプリント配線板並びにｔｆｔ配線回路
JP2007311385A (ja) * 2006-05-16 2007-11-29 Sony Corp 半導体装置の製造方法および半導体装置
JP2008140861A (ja) * 2006-11-30 2008-06-19 Toshiba Corp 半導体装置および半導体装置の製造方法
JP2012146800A (ja) * 2011-01-12 2012-08-02 Canon Inc 半導体装置及び半導体装置の製造方法
JP2013191763A (ja) * 2012-03-14 2013-09-26 Fujitsu Ltd 半導体装置の製造方法
JP2015204409A (ja) * 2014-04-15 2015-11-16 住友電気工業株式会社 炭化珪素半導体装置およびその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020017647A (ja) * 2018-07-26 2020-01-30 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN110783191A (zh) * 2018-07-26 2020-02-11 住友电工光电子器件创新株式会社 制造半导体器件的方法
JP7070848B2 (ja) 2018-07-26 2022-05-18 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US11626323B2 (en) 2018-07-26 2023-04-11 Sumitomo Electric Device Innovations, Inc. Semiconductor device
CN110783191B (zh) * 2018-07-26 2023-10-10 住友电工光电子器件创新株式会社 制造半导体器件的方法
KR20210089730A (ko) * 2018-12-27 2021-07-16 미쓰비시덴키 가부시키가이샤 반도체 소자 구조
KR102600742B1 (ko) * 2018-12-27 2023-11-09 미쓰비시덴키 가부시키가이샤 반도체 소자 구조

Also Published As

Publication number Publication date
DE112017007305T5 (de) 2020-01-02
US11121034B2 (en) 2021-09-14
WO2018173275A1 (ja) 2018-09-27
JPWO2018173275A1 (ja) 2019-03-28
CN110447091A (zh) 2019-11-12
DE112017007305B4 (de) 2022-12-15
US20200098634A1 (en) 2020-03-26
CN110447091B (zh) 2023-03-21

Similar Documents

Publication Publication Date Title
JP6265307B1 (ja) 半導体装置の製造方法および半導体装置
US6448102B1 (en) Method for nitride based laser diode with growth substrate removed
US9685513B2 (en) Semiconductor structure or device integrated with diamond
US8432000B2 (en) Trench MOS barrier schottky rectifier with a planar surface using CMP techniques
US20090078943A1 (en) Nitride semiconductor device and manufacturing method thereof
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
US20180190789A1 (en) Method and system for in-situ etch and regrowth in gallium nitride based devices
US9246305B1 (en) Light-emitting devices with integrated diamond
TW200830655A (en) Method for manufacturing semiconductor optical device
JP3294411B2 (ja) 半導体装置の製造方法
US10784408B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
KR102208076B1 (ko) 고전자 이동도 트랜지스터 및 그 제조방법
WO2018179768A1 (ja) 半導体装置
US9679996B2 (en) Semiconductor device having buried region beneath electrode and method to form the same
JP2000261097A (ja) レーザ・ダイオード及びレーザ・ダイオードを製作する方法
US7879684B2 (en) Method for manufacturing semiconductor light-emitting element
WO2018055838A1 (ja) 半導体素子の製造方法及び半導体基板
JPH11340569A (ja) 半導体素子の電極形成方法およびその構造
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
JPWO2003077306A1 (ja) 半導体素子及びその製造方法
JP2629600B2 (ja) 半導体装置およびその製造方法
TW202044419A (zh) 半導體裝置的製作方法
CN113809170B (zh) 低接触电阻高Al组分氮化物器件及其制备方法
US20230395732A1 (en) Schottky barrier diode
JP2007027164A (ja) 半導体発光装置の製造方法及び半導体発光装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20170614

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20170821

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171003

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171211

R150 Certificate of patent or registration of utility model

Ref document number: 6265307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250