JPWO2013073216A1 - 炭化珪素基板、半導体装置およびこれらの製造方法 - Google Patents

炭化珪素基板、半導体装置およびこれらの製造方法 Download PDF

Info

Publication number
JPWO2013073216A1
JPWO2013073216A1 JP2012541249A JP2012541249A JPWO2013073216A1 JP WO2013073216 A1 JPWO2013073216 A1 JP WO2013073216A1 JP 2012541249 A JP2012541249 A JP 2012541249A JP 2012541249 A JP2012541249 A JP 2012541249A JP WO2013073216 A1 JPWO2013073216 A1 JP WO2013073216A1
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
layer
carbide substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012541249A
Other languages
English (en)
Inventor
浩史 野津
浩史 野津
原田　真
真 原田
石橋　恵二
恵二 石橋
勉 堀
勉 堀
雄 斎藤
雄 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2012541249A priority Critical patent/JPWO2013073216A1/ja
Publication of JPWO2013073216A1 publication Critical patent/JPWO2013073216A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

炭化珪素基板（１０）は、炭化珪素からなるベース層（１１）と、単結晶炭化珪素からなり、平面的に見てベース層（１１）上に並べて配置された炭化珪素層（１２）と、隣り合う炭化珪素層（１２）の間に形成された隙間を充填し、炭化珪素からなる充填部（１３）とを備えている。また、充填部（１３）の表面粗さは、ＲＭＳ値で５０μｍ以下である。

Description

本発明は、炭化珪素基板、半導体装置およびこれらの製造方法に関するものであり、より特定的には、高品質なエピタキシャル成長層を形成可能な炭化珪素基板および当該炭化珪素基板を備える半導体装置ならびにこれらの製造方法に関するものである。
近年、半導体装置の高耐圧化、低損失化などを可能とするため、半導体装置を構成する材料としての炭化珪素の採用が進められている。炭化珪素は、従来より半導体装置を構成する材料として広く用いられている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
半導体装置を効率よく製造するためには、大口径の基板を用いることが有効である。そのため、単結晶炭化珪素からなる直径３インチまたは４インチの炭化珪素基板やその製造方法に関して種々の検討がなされ、たとえば昇華法を用いた炭化珪素基板の製造方法が提案されている。
ここで、昇華法によって大口径の炭化珪素基板を作製するためには、温度が均一な領域を広くする必要がある。しかし、昇華法における炭化珪素の成長温度は２０００℃以上と高く温度制御が困難であるため、温度が均一な領域を広くすることは容易ではない。さらに、昇華法による炭化珪素基板の作製においては、炭化珪素の結晶成長の過程を確認することが難しく、外形上同条件で炭化珪素を結晶成長させた場合でも、得られた基板（結晶）の品質が異なるという問題も生じ得る。このように、比較的大口径化が容易である昇華法を用いた場合でも、結晶性に優れた大口径の炭化珪素基板を作製することは困難である。
これに対して、たとえば結晶性に優れた小口径のＳｉＣ基板を平面的に複数並べて配置した上で、これらを支持する大口径のベース基板を形成することにより、これらのＳｉＣ基板を結晶性に優れた大口径の炭化珪素基板として取り扱うことなどが提案されている（たとえば、国際公開第２０１１／０５２３２１号パンフレット（特許文献１）参照）。
国際公開第２０１１／０５２３２１号パンフレット
特許文献１において提案されている炭化珪素基板の製造方法においては、結晶性に優れた小口径のＳｉＣ基板と大口径のベース基板とを近接昇華法等によって接合することにより、大口径の基板として取り扱うことが可能な炭化珪素基板を得ることができる。しかし、この方法においては、ＳｉＣ基板とベース基板との十分な密着性が得られる一方で、隣り合うＳｉＣ基板の間の隙間を充填すると、上記隙間における充填率の低下や充填部における表面粗さの悪化などの充填不良が発生する場合がある。このような炭化珪素基板上にエピタキシャル成長層を形成すると、上述のような充填不良に起因して、たとえば針状突起などの異常成長した結晶が形成される。そして、このような針状突起は、その後の半導体装置の製造工程において容易に破損してパーティクル源となり、結果として半導体装置の電気特性や耐久性などの品質の劣化を招くという問題点がある。
本発明は上記課題に鑑みてなされたものであり、その目的は、高品質なエピタキシャル成長層を形成可能な炭化珪素基板および当該炭化珪素基板を備える半導体装置ならびにこれらの製造方法を提供することである。
本発明に従った炭化珪素基板は、炭化珪素からなるベース層と、単結晶炭化珪素からなり、平面的に見てベース層上に並べて配置された炭化珪素層と、隣り合う炭化珪素層の間に形成された隙間を充填し、炭化珪素からなる充填部とを備えている。また、充填部の表面粗さは、ＲＭＳ値で５０μｍ以下である。
本発明に従った炭化珪素基板において、隣り合う炭化珪素層の間に形成された隙間を充填する充填部の表面粗さは、ＲＭＳ値で５０μｍ以下にまで低減されている。そのため、本発明に従った炭化珪素基板の表面上へのエピタキシャル成長層の形成においては、異常成長した結晶の形成が抑制され、その結果このような結晶の破損により生成するパーティクルの発生を抑制することができる。したがって、本発明に従った炭化珪素基板によれば、高品質なエピタキシャル成長層を形成可能な炭化珪素基板を提供することができる。
上記炭化珪素基板において、充填部の表面粗さは、ＲＭＳ値で０．１μｍ以上であってもよい。
充填部の表面粗さがＲＭＳ値で０．１μｍ以下である場合には、上記炭化珪素基板を用いた半導体装置の歩留まりに対して、充填部の表面粗さの低減による顕著な効果は得られない。そのため、充填部の表面粗さをＲＭＳ値で０．１μｍ以上とすることにより、高品質なエピタキシャル成長層の形成を可能としつつ、上記炭化珪素基板の製造におけるコスト削減や生産性の改善を図ることができる。
上記炭化珪素基板において、炭化珪素層の表面粗さは、ＲＭＳ値で０．５ｎｍ以下であってもよい。これにより、上記炭化珪素基板上において高品質なエピタキシャル成長層をより容易に形成することができる。
上記炭化珪素基板において、炭化珪素層の転位密度は、１×１０３ｃｍ−２以上２×１０４ｃｍ−２以下であってもよい。これにより、上記炭化珪素基板を用いた半導体装置の歩留まりを向上させることができる。
上記炭化珪素基板において、炭化珪素層のキャリア濃度は、２×１０１８ｃｍ−３以上２×１０１９ｃｍ−３であってもよい。これにより、上記炭化珪素基板を用いた半導体装置において良好なオン抵抗を達成することができる。
上記炭化珪素基板の直径は、１１０ｍｍ以上であってもよい。このような大口径の炭化珪素基板を用いることにより、半導体装置の製造におけるコスト削減や効率化を図ることができる。
上記炭化珪素基板において、複数の炭化珪素層の各々は、六方晶炭化珪素からなっていてもよい。また、複数の炭化珪素層の各々のベース層とは反対側の主表面を構成する面の｛０００１｝面に対するオフ角は、０．１°以上１０°以下であってもよい。これにより、上記炭化珪素基板上において容易にエピタキシャル成長層を形成することができる。
上記炭化珪素基板において、複数の炭化珪素層の各々は、六方晶炭化珪素からなっていてもよい。また、複数の炭化珪素層の各々のベース層とは反対側の主表面を構成する面の｛０３−３８｝面に対するオフ角は、４°以下であってもよい。これにより、上記炭化珪素基板を用いた半導体装置において、良好なチャネル移動度を達成することができる。
上記炭化珪素基板において、炭化珪素層が配置される側の主表面上に存在する１ｃｍ２当たりの金属原子数は、１×１０１５以下であってもよい。これにより、上記炭化珪素基板上において高品質なエピタキシャル成長層をさらに容易に形成することができる。
上記炭化珪素基板において、炭化珪素層が配置される側の主表面上に存在する１ｃｍ２当たりのＮａ原子数は、１×１０１４以下であってもよい。これにより、上記炭化珪素基板上において高品質なエピタキシャル成長層を一層容易に形成することができる。
本発明に従った半導体装置は、基板と、基板上に形成された電極とを備えている。また、基板は、上記本発明に従った炭化珪素基板である。
本発明に従った半導体装置は、高品質なエピタキシャル成長層を形成可能な上記本発明に従った炭化珪素基板を備えている。したがって、本発明に従った半導体装置によれば、高品質な半導体装置を提供することができる。
上記半導体装置は、基板上に形成されたエピタキシャル成長層をさらに備えていてもよい。また、電極は、エピタキシャル成長層上に形成されていてもよい。
これにより、高品質なエピタキシャル成長層上に電極が形成された半導体装置を容易に製造することができる。
本発明の一の局面に従った炭化珪素基板の製造方法は、平面的に見て並べて配置された単結晶炭化珪素からなる複数の炭化珪素層が炭化珪素からなるベース層に保持された複合基板を準備する工程と、隣り合う炭化珪素層の間から露出するベース層の表層部を除去する工程と、ベース層の表層部を除去する工程の後に、隣り合う炭化珪素層同士の隙間を充填し、炭化珪素からなる充填部を形成する工程とを備えている。
また、本発明の他の局面に従った炭化珪素基板の製造方法は、平面的に見て並べて配置された単結晶炭化珪素からなる複数の炭化珪素層が炭化珪素からなるベース層に保持された複合基板を準備する工程と、隣り合う炭化珪素層の間から露出するベース層の表面を覆う被覆層を形成する工程と、ベース層の表面を覆う被覆層を形成する工程の後に、隣り合う炭化珪素層同士の隙間を充填し、炭化珪素からなる充填部を形成する工程とを備えている。
本発明者は、隣り合う炭化珪素層同士の隙間の充填率の低下や充填部における表面粗さの悪化の原因について詳細な検討を行なった。その結果、隣り合う炭化珪素層の間から露出するベース層の表面粗さが大きいことが原因となっていることが明らかとなった。
本発明の一の局面に従った炭化珪素基板の製造方法では、充填部が形成される前に、隣り合う炭化珪素の間から露出するベース層の表層部が除去されることにより、上記ベース層の表面粗さが低減される。また、本発明の他の局面に従った炭化珪素基板の製造方法では、充填部が形成される前に、隣り合う炭化珪素層の間から露出するベース層の表面を覆う被覆層が形成されることにより、上記ベース層の表面粗さが低減される。このように、本発明に従った炭化珪素基板の製造方法においては、充填部が形成される前に、隣り合う炭化珪素層の間から露出するベース層の表面粗さが低減されるため、炭化珪素層同士の隙間における充填率の低下や充填部における表面粗さの悪化が抑制された炭化珪素基板を製造することができる。そのため、炭化珪素基板上へのエピタキシャル成長層の形成においては、炭化珪素層同士の隙間における充填率や充填部における表面粗さの悪化に起因して発生する結晶の異常成長などが抑制され、結果として半導体装置の電気特性や耐久性などの品質の劣化の原因となるパーティクルの発生が抑制される。したがって、本発明に従った炭化珪素基板の製造方法によれば、高品質なエピタキシャル成長層を形成可能な炭化珪素基板を製造することができる。
上記一の局面に従った炭化珪素基板の製造方法において、ベース層の表層部を除去する工程では、隣り合う炭化珪素層の間から露出するベース層の表面粗さが、ＲＭＳ値で０．５μｍ以下となるようにベース層の表層部が除去されてもよい。
これにより、隣り合う炭化珪素層同士の隙間における充填率や充填部における表面粗さの悪化をより効果的に抑制することができる。
上記他の局面に従った炭化珪素基板の製造方法において、被覆層を形成する工程では、炭化珪素からなる被覆層が形成されてもよい。
このように、炭化珪素からなる被覆層を形成することにより、高品質なエピタキシャル成長層を形成可能な炭化珪素基板をより容易に製造することができる。
上記他の局面に従った炭化珪素基板の製造方法において、被覆層を形成する工程では、非晶質または多結晶炭化珪素からなる被覆層が形成されてもよい。
これにより、隣り合う炭化珪素層の間から露出するベース層の表面を覆う炭化珪素からなる被覆層をより容易に形成することができる。
上記他の局面に従った炭化珪素基板の製造方法において、被覆層を形成する工程は、隣り合う炭化珪素層の間から露出するベース層の表面を覆い、ＳｉおよびＣからなる有機材料を含む前駆体層を形成する工程と、前駆体層を焼成することにより、炭化珪素からなる被覆層を形成する工程とを含んでいてもよい。
これにより、隣り合う炭化珪素層の間から露出するベース層の表面を覆う炭化珪素からなる被覆層をさらに容易に形成することができる。
上記他の局面に従った炭化珪素基板の製造方法において、被覆層を形成する工程では、ＣＶＤ法により被覆層が形成されてもよい。
これにより、隣り合う炭化珪素層の間から露出するベース層の表面を覆う炭化珪素からなる被覆層を一層容易に形成することができる。
上記他の局面に従った炭化珪素基板の製造方法において、被覆層を形成する工程では、被覆層の表面粗さがＲＭＳ値で０．３μｍ以下となるように被覆層が形成されてもよい。
これにより、炭化珪素層同士の隙間における充填率の低下や充填部における表面粗さの悪化をさらに効果的に抑制することができる。
本発明の一の局面に従った半導体装置の製造方法は、基板を準備する工程と、基板上に電極を配置する工程とを備えている。そして、基板を準備する工程では、上記本発明に従った炭化珪素基板の製造方法により製造された炭化珪素基板が準備される。
また、本発明の他の局面に従った半導体装置の製造方法は、基板を準備する工程と、基板上に電極を配置する工程とを備えている。そして、基板を準備する工程では、上記本発明に従った炭化珪素基板が準備される。
本発明の一の局面に従った半導体装置の製造方法においては、上記本発明に従った炭化珪素基板の製造方法により製造された、高品質なエピタキシャル成長層を形成可能な炭化珪素基板が準備される。また、本発明の他の局面に従った半導体装置の製造方法においては、さらに高品質なエピタキシャル成長層を形成可能な上記本発明に従った炭化珪素基板が準備される。したがって、本発明に従った半導体装置の製造方法によれば、高品質なエピタキシャル成長層を形成することにより、高品質な半導体装置を製造することができる。
上記半導体装置の製造方法は、基板上にエピタキシャル成長層を形成する工程をさらに備えていてもよい。また、電極を形成する工程では、エピタキシャル成長層上に電極が形成されてもよい。
これにより、高品質なエピタキシャル成長層上に電極が形成された半導体装置を容易に製造することができる。
以上の説明から明らかなように、本発明に従った炭化珪素基板、半導体装置およびこれらの製造方法によれば、高品質なエピタキシャル成長層を形成可能な炭化珪素基板および当該炭化珪素基板を備える半導体装置ならびにこれらの製造方法を提供することができる。
ＭＯＳＦＥＴの構造を示す概略断面図である。 炭化珪素基板の構造を示す概略断面図である。 ＭＯＳＦＥＴおよび炭化珪素基板の製造方法を概略的に示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 実施の形態２に係る炭化珪素基板の製造方法を概略的に示すフローチャートである。 実施の形態２に係る炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態２に係る炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態３に係る炭化珪素基板の製造方法を概略的に示すフローチャートである。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。また、本明細書中においては、個別方位を[]、集合方位を＜＞、個別面を（）、集合面を｛｝でそれぞれ示す。また、負の指数については、結晶学上、”−”（バー）を数字の上に付けることになっているが、本明細書中では、数字の前に負の符号を付けている。
（実施の形態１）
まず、本発明の一実施の形態である実施の形態１に係る炭化珪素基板および半導体装置、ならびにこれらの製造方法について説明する。はじめに、本実施の形態に係る炭化珪素基板および半導体装置の構造について、図１および図２を参照して説明する。図１を参照して、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１は、炭化珪素基板１０と、エピタキシャル成長層である半導体層２０と、酸化膜３０と、ゲート電極４０と、ソース電極５０と、ドレイン電極６０とを備えている。半導体層２０には、ドリフト領域２１と、ボディ領域２２と、ソース領域２３と、コンタクト領域２４とが形成されている。また、炭化珪素基板１０は、本実施の形態に係る炭化珪素基板である。
図２を参照して、炭化珪素基板１０は、炭化珪素からなるベース層１１と、単結晶炭化珪素からなる複数の炭化珪素層１２と、炭化珪素からなる充填部１３とを備えている。炭化珪素層１２は、平面的に見て互いに間隔が形成されるようにベース層１１の主表面１１Ａ上に複数並べて配置されている。充填部１３は、隣り合う炭化珪素層１２の隙間を充填するように形成されている。また、充填部１３の主表面１３Ａの表面粗さは、ＲＭＳ値で５０μｍ以下となっている。
図１を参照して、ドリフト領域２１は、炭化珪素基板１０の一方の主表面上に形成されている。ドリフト領域２１は、たとえばＮ（窒素）などのｎ型不純物を含むことにより、導電型がｎ型となっている。
ボディ領域２２は、半導体層２０の主表面２０Ａを含み、ドリフト領域２１から見て炭化珪素基板１０とは反対側に形成されている。ボディ領域２２は、たとえばＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより、導電型がｐ型となっている。
ソース領域２３は、主表面２０Ａを含み、ボディ領域２２に接触するように形成されている。ソース領域２３は、たとえばＰ（リン）などのｎ型不純物を含むことにより、ドリフト領域２１と同様に導電型がｎ型となっており、その濃度は、ドリフト領域２１よりも高くなっている。
コンタクト領域２４は、主表面２０Ａを含み、ボディ領域２２およびソース領域２３に接触するように形成されている。コンタクト領域２４は、ボディ領域２２と同様に、たとえばＡｌ（アルミニウム）やＢ（硼素）などのｐ型不純物を含むことにより導電型がｐ型となっており、その濃度は、ボディ領域２２よりも高くなっている。
酸化膜３０は、たとえばＳｉＯ２（二酸化珪素）からなっており、主表面２０Ａを部分的に覆うように形成されている。
ゲート電極４０は、たとえば不純物が添加されたポリシリコン、Ａｌなどの導電体からなっており、酸化膜３０上に接触して形成されている。より具体的には、ゲート電極４０は、ゲート電極４０下において互いに対向する一方のソース領域２３から他方のソース領域２３にまで延在するように形成されている。
ソース電極５０は、主表面２０Ａ上において、ソース領域２３およびコンタクト領域２４に接触するように形成されている。ソース電極５０は、ソース領域２３に対してオーミック接触することができる材料、たとえばＮｉｘＳｉｙ（ニッケルシリサイド）、ＴｉｘＳｉｙ（チタンシリサイド）、ＡｌｘＳｉｙ（アルミシリサイド）およびＴｉｘＡｌｙＳｉｚ（チタンアルミシリサイド）などからなっており、ソース領域２３に対して電気的に接続されている。
ドレイン電極６０は、炭化珪素基板１０から見てドリフト領域２１とは反対側の主表面に接触して形成されている。ドレイン電極６０は、たとえばソース電極５０と同様の材料からなっており、炭化珪素基板１０に対して電気的に接続されている。
次に、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１の動作について説明する。図１を参照して、ゲート電極４０に印加された電圧が閾値電圧未満の状態、すなわちオフ状態では、ソース電極５０とドレイン電極６０との間に電圧が印加されても、ボディ領域２２とドリフト領域２１との間に形成されるｐｎ接合が逆バイアスとなり、非導通状態となる。一方、ゲート電極４０に閾値電圧以上の電圧が印加されると、ボディ領域２２のチャネル領域（ゲート電極４０下のボディ領域２２）に反転層が形成される。その結果、ソース領域２３とドリフト領域２１とが電気的に接続され、ソース電極５０とドレイン電極６０との間に電流が流れる。以上のようにして、ＭＯＳＦＥＴ１は動作する。
以上のように、本実施の形態に係る炭化珪素基板１０において、隣り合う炭化珪素層１２の間に形成された隙間を充填する充填部１３の主表面１３Ａの表面粗さは、ＲＭＳ値で５０μｍ以下にまで低減されている。そのため、本実施の形態に係る炭化珪素基板１０の主表面１０Ａ上へのエピタキシャル成長層の形成においては、異常成長した結晶の形成が抑制され、その結果このような結晶の破損により生成するパーティクルの発生を抑制することができる。したがって、本実施の形態に係る炭化珪素基板１０は、高品質なエピタキシャル成長層を形成可能な炭化珪素基板となっている。そのため、炭化珪素基板１０の主表面１０Ａ上に形成された半導体層２０は高品質となっている。したがって、本実施の形態に係る炭化珪素基板１０を備えた本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１は、高品質な半導体装置となっている。
また、上記本実施の形態に係る炭化珪素基板１０において、充填部１３の主表面１３Ａの表面粗さは、ＲＭＳ値で０．１μｍ以上であってもよい。これにより、高品質なエピタキシャル成長層の形成を可能としつつ、炭化珪素基板の製造におけるコスト削減や生産性の改善を図ることができる。
また、炭化珪素層１２同士の隙間の充填率の向上や充填部１３の表面粗さの低減という観点からすると、充填部１３の主表面１３Ａの表面粗さは、ＲＭＳ値で３０μｍ以下であることが好ましく、２０μｍ以下であることがより好ましく、１０μｍ以下であることが一層好ましい。また、炭化珪素基板の製造におけるコスト削減や生産性の改善という観点からすると、充填部１３の主表面１３Ａの表面粗さは、ＲＭＳ値で０．５μｍ以上であることが好ましく、１μｍ以上であることがより好ましい。
また、上記本実施の形態に係る炭化珪素基板１０において、炭化珪素層１２の主表面１２Ａの表面粗さは、ＲＭＳ値で０．５ｎｍ以下であってもよい。これにより、炭化珪素基板１０の主表面１０Ａ上において高品質なエピタキシャル成長層をより容易に形成することができる。また、炭化珪素層１２の主表面１２Ａの表面粗さは、ＲＭＳ値で０．３ｎｍ以下であることがより好ましい。なお、炭化珪素層１２の主表面１２Ａの表面粗さは、たとえば触針式粗さ計、レーザー変位計、レーザー顕微鏡、光干渉式粗さ計、あるいは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）などを用いて測定することができる。
また、上記本実施の形態に係る炭化珪素基板１０において、炭化珪素層１２の転位密度は、１×１０３ｃｍ−２以上２×１０４ｃｍ−２以下であってもよい。これにより、炭化珪素基板１０を用いた半導体装置の歩留まりを向上させることができる。なお、炭化珪素層１２の転位密度は、３×１０３ｃｍ−２以上１×１０４ｃｍ−２であることがより好ましい。
また、上記本実施の形態に係る炭化珪素基板１０において、炭化珪素層１２のキャリア濃度は、２×１０１８ｃｍ−３以上２×１０１９ｃｍ−３以下であってもよい。これにより、炭化珪素基板１０を用いた半導体装置において良好なオン抵抗を達成することができる。なお、炭化珪素層１２のキャリア濃度は、５×１０１８ｃｍ−３以上１×１０１９ｃｍ−３以下であることがより好ましい。
また、上記本実施の形態に係る炭化珪素基板１０の直径は、１１０ｍｍ以上であってもよく、また１５０ｍｍ以上であることがより好ましい。このような大口径の炭化珪素基板を用いることにより、半導体装置の製造におけるコスト削減や効率化を図ることができる。
また、上記本実施の形態に係る炭化珪素基板１０において、複数の炭化珪素層１２の各々は、六方晶炭化珪素からなっていてもよい。また、複数の炭化珪素層１２の各々の、ベース層１１とは反対側の主表面１２Ａを構成する面の｛０００１｝面に対するオフ角は、０．１°以上１０°以下であってもよい。これにより、炭化珪素基板１０上において容易にエピタキシャル成長層を形成することができる。
また、上記本実施の形態に係る炭化珪素基板１０において、複数の炭化珪素層１２の各々の主表面１２Ａを構成する面の｛０３−３８｝面に対するオフ角は、４°以下であってもよい。これにより、炭化珪素基板１０を用いたＭＯＳＦＥＴ１において、良好なチャネル移動度を達成することができる。また、複数の炭化珪素層１２の各々の、主表面１２Ａを構成する面の｛０１−１１｝面または｛０１−１２｝面に対するオフ角が４°以下であってもよい。
また、上記本実施の形態に係る炭化珪素基板１０において、炭化珪素層１２が配置される側の主表面１０Ａ上に存在する１ｃｍ２当たりの金属原子数は、１×１０１５以下であってもよい。炭化珪素基板１０の主表面１０Ａに金属不純物が存在する場合、主表面１０Ａ上におけるエピタキシャル成長が阻害され、異常成長した結晶の形成がより促進され易くなる。これに対して、炭化珪素基板１０の主表面１０Ａに存在する金属原子数を上記範囲とすることにより、エピタキシャル成長における異常成長した結晶の成長を抑制することができる。これにより、炭化珪素基板１０の主表面１０Ａ上に形成される半導体層２０はより高品質なものとなり、結果として炭化珪素基板１０を用いた半導体装置の歩留まりをより向上させることができる。
炭化珪素基板１０の主表面１０Ａ上に存在する金属原子数は、当該金属を薬液により抽出し、ＩＣＰ−ＭＳ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により測定することができる。このとき、主表面１０Ａの平坦部に存在する金属だけでなく、たとえば凹み部やボイド部に存在する金属も抽出し測定することができる。薬液としては、主表面１０Ａ上に存在する金属を効果的に抽出することができるものであればよく、たとえば塩酸、硝酸、フッ酸、フッ硝酸、王水あるいは塩酸過水などを採用することができる。
また、炭化珪素基板１０の主表面１０Ａ上のエピタキシャル成長における異常成長を抑制する観点からは、主表面１０Ａ上に存在する１ｃｍ２当たりの金属原子数は１×１０１４以下であることが好ましく、１×１０１３以下であることがより好ましく、１×１０１２以下であることがさらに好ましく、１×１０１１以下であることが一層好ましい。また、主表面１０Ａ上に存在する当該金属原子数が５×１０９以下である場合には、エピタキシャル成長における異常成長の抑制に対して顕著な効果は得られない。そのため、当該金属原子数を５×１０９以上とすることにより、エピタキシャル成長における異常成長を抑制しつつ、基板洗浄におけるコスト削減や生産性の改善を図ることができる。
また、上記本実施の形態に係る炭化珪素基板１０において、炭化珪素層１２が配置される側の主表面１０Ａ上に存在する１ｃｍ２当たりのＮａ原子数は、１×１０１４以下であってもよい。炭化珪素基板１０の主表面１０ＡにＮａが存在する場合、エピタキシャル成長において異常成長した結晶の形成がより促進され易くなるとともに、主表面１０Ａ上における酸化がより進行し易くなる。これに対して、炭化珪素基板１０の主表面１０Ａ上に存在するＮａ原子数を上記範囲とすることにより、エピタキシャル成長における異常成長した結晶の成長を抑制するとともに、主表面１０Ａにおける酸化の進行を抑制することができる。これにより、炭化珪素基板１０の主表面１０Ａ上に形成される半導体層２０はさらに高品質なものとなり、結果として炭化珪素基板１０を用いた半導体装置の歩留まりをさらに向上させることができる。
また、炭化珪素基板１０の主表面１０Ａ上に存在する１ｃｍ２当たりの金属原子数は、１×１０１３以下であることが好ましく、１×１０１２以下であることがより好ましく、１×１０１１以下であることがさらに好ましく、１×１０１０以下であることが一層好ましい。また、主表面１０Ａにおける当該Ｎａ原子数が５×１０９以下である場合には、エピタキシャル成長における異常成長、および主表面１０Ａにおける酸化の進行の抑制に対して顕著な効果は得られない。そのため、当該Ｎａ原子数を５×１０９以上とすることにより、エピタキシャル成長における異常成長、および主表面１０Ａにおける酸化の進行を抑制しつつ、基板洗浄におけるコスト削減や生産性の改善を図ることができる。
次に、本実施の形態に係る炭化珪素基板および半導体装置の製造方法について、図３〜図１２を参照して説明する。本実施の形態に係る半導体装置の製造方法により、上記本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１を製造することができる。
図３を参照して、まず、工程（Ｓ１０）として、炭化珪素基板準備工程が実施される。この工程（Ｓ１０）では、以下に説明する工程（Ｓ１１）〜（Ｓ１３）を備える本実施の形態に係る炭化珪素基板の製造方法が実施されることにより、上記本実施の形態に係る炭化珪素基板１０が準備される。
まず、工程（Ｓ１１）として、複合基板準備工程が実施される。この工程（Ｓ１１）では、図４を参照して、まず、単結晶炭化珪素からなる複数のＳｉＣ基板１２と、炭化珪素からなるベース基板１１とが準備される。ＳｉＣ基板１２には、あらかじめ面取り加工などが施されていてもよい。そして、複数のＳｉＣ基板１２が、ベース基板１１の主表面１１Ａ上において、隣り合うＳｉＣ基板１２同士の間に隙間が形成されるように並べて配置される。その後、たとえば炭化珪素の昇華温度以上の温度にまで加熱されることにより、複数のＳｉＣ基板１２とベース基板１１とが接合される。このようにして、平面的に見て互いに間隔が形成されるように並べて配置された複数のＳｉＣ基板１２がベース基板１１に保持された複合基板１４が準備される。
また、この工程（Ｓ１１）では、以下に説明するように複合基板１４が準備されてもよい。すなわち、図５を参照して、まず、複数のＳｉＣ基板１２と、ベース基板１１とが準備される。次に、複数のＳｉＣ基板１２が、ベース基板１１の主表面１１Ａ上において、隣り合うＳｉＣ基板１２同士の端面１２Ｂが互いに接触するように並べて配置される。そして、図６を参照して、たとえばダイシングなどにより、隣り合うＳｉＣ基板１２同士が接触する領域付近においてＳｉＣ基板１２が部分的に除去され、隣り合うＳｉＣ基板１２の間に隙間が形成される。このようにして、複合基板１４が準備されてもよい。
また、この工程（Ｓ１１）では、上述のように近接昇華法によりＳｉＣ基板１２とベース基板１１とが接合されてもよいが、これに限られるものではない。たとえばカーボン接着剤や、加熱処理によりＳｉＣを形成するＳｉＣ接着剤などを用いて、ＳｉＣ基板１２とベース基板１１とが接合されてもよい。
次に、工程（Ｓ１２）として、表層部除去工程が実施される。この工程（Ｓ１２）では、図７を参照して、たとえばダイシング、研磨およびエッチングなどを行なうことにより、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の表層部が除去される。また、この工程（Ｓ１２）では、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の主表面１１Ａの表面粗さが、ＲＭＳ値で０．５μｍ以下となるようにベース基板１１の表層部が除去される。これにより、後の工程（Ｓ１３）において隣り合うＳｉＣ基板１２同士の隙間を充填する充填部１３を形成する際に、上記隙間における充填率や充填部１３における表面粗さの悪化をより効果的に抑制することができる。
次に、工程（Ｓ１３）として、充填部形成工程が実施される。この工程（Ｓ１３）では、図８および図９を参照して、上記工程（Ｓ１２）において、ベース基板１１の表層部が除去された後に、隣り合うＳｉＣ基板１２同士の隙間を充填するように、炭化珪素からなる充填部１３が形成される。より具体的には、図８を参照して、まず、複合基板１４および炭化珪素からなる原料基板１５が、互いに対向するように配置された第１支持部材７０および第２支持部材７１にそれぞれ配置される。次に、原料基板１５と対向するＳｉＣ基板１２の主表面上に、たとえばカーボンからなるマスク層１６が形成される。次に、ヒータ７２を所定の温度にまで加熱することにより、原料基板１５の表面から炭化珪素が昇華する。そして、昇華した炭化珪素は、隣り合うＳｉＣ基板１２同士の隙間を充填するように堆積し、図９に示すように炭化珪素からなる充填部１３が形成される。
また、この工程（Ｓ１３）において、充填部１３を形成する方法は、上述のような昇華法に限られるものではない。たとえば、隣り合うＳｉＣ基板１２同士の隙間に有機材料を充填し、加熱処理を施すことにより炭化珪素からなる充填部１３が形成されてもよい。より具体的には、たとえばポリカルボシランなどのＳｉおよびＣからなる有機材料を上記隙間に充填し、９００℃から２１００℃の温度で加熱処理を施すことにより、非晶質または多結晶の炭化珪素からなる充填部１３が形成されてもよい。
また、この工程（Ｓ１３）では、充填部１３の形成が完了した後、超音波洗浄がさらに実施されてもよい。充填部１３の表面はその凹凸により表面積が大きいため、たとえば金属などの不純物が蓄積し易くなっている。そのため、上述のように超音波洗浄を実施することにより、蓄積した当該不純物を取り除くことができる。超音波洗浄に用いる薬液としては、たとえばコリンやＴＭＡＨ（Ｔｅｔｒａ Ｍｅｔｈｙｌ Ａｍｍｏｎｉｕｍ Ｈｙｄｒｏｘｉｄｅ）などの有機アルカリ、塩酸、硝酸、硫酸、フッ酸、フッ硝酸、王水あるいは塩酸過水などを採用することができる。また、上記薬液を複数組み合わせて多段階で超音波洗浄を実施してもよい。また、超音波洗浄時に薬液の温度を上昇させることにより、蓄積した不純物をより効果的に取り除くことができる。上記工程（Ｓ１１）〜（Ｓ１３）が実施されることにより、上記本実施の形態に係る炭化珪素基板１０が製造され、本実施の形態に係る炭化珪素基板の製造方法が完了する。
次に、工程（Ｓ２０）として、表面研磨工程が実施される。この工程（Ｓ２０）では、図９を参照して、炭化珪素基板１０の主表面１０Ａが研磨されることにより平坦化される。これにより、炭化珪素基板１０の主表面１０Ａ上により高品質なエピタキシャル成長層を形成することが可能になる。
次に、工程（Ｓ３０）として、エピタキシャル成長工程が実施される。この工程（Ｓ３０）では、図１０を参照して、エピタキシャル成長により、たとえば導電型がｎ型の炭化珪素からなる半導体層２０が、炭化珪素基板１０の主表面１０Ａ上に形成される。
次に、工程（Ｓ４０）として、イオン注入工程が実施される。この工程（Ｓ４０）では、図１１を参照して、まず、たとえばＡｌイオンが半導体層２０の主表面２０Ａを含む領域に注入されることにより、ボディ領域２２が形成される。次に、たとえばＰイオンが主表面２０Ａを含む領域において、上記Ａｌイオンの注入深さよりも浅い深さで注入されることにより、ソース領域２３が形成される。そして、たとえばＡｌイオンが、ソース領域２３に隣接し主表面２０Ａを含む領域に注入されることにより、ソース領域２３と同等の深さを有するコンタクト領域２４が形成される。また、半導体層２０において、ボディ領域２２、ソース領域２３およびコンタクト領域２４が形成されない領域は、ドリフト領域２１となる。
次に、工程（Ｓ５０）として、活性化アニール工程が実施される。この工程（Ｓ５０）では、ドリフト領域２１と、ボディ領域２２と、ソース領域２３と、コンタクト領域２４とを含む半導体層２０が形成された炭化珪素基板１０を加熱することにより、上記工程（Ｓ４０）において導入された不純物が活性化される。これにより、不純物が導入された領域において所望のキャリアが生成する。
次に、工程（Ｓ６０）として、酸化膜形成工程が実施される。この工程（Ｓ６０）では、図１２を参照して、たとえば酸素を含む雰囲気中において、半導体層２０が形成された炭化珪素基板１０が加熱されることにより、半導体層２０の主表面２０Ａを覆うようにＳｉＯ２（二酸化珪素）からなる酸化膜３０が形成される。
次に、工程（Ｓ７０）として、ゲート電極形成工程が実施される。この工程（Ｓ６０）では、図１を参照して、たとえばＬＰＣＶＤ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、酸化膜３０上に接触するようにポリシリコンからなるゲート電極４０が形成される。
次に、工程（Ｓ８０）として、オーミック電極形成工程が実施される。この工程（Ｓ８０）では、まず、ソース電極５０を形成すべき領域において、酸化膜３０が除去され、ソース領域２３およびコンタクト領域２４が露出した領域が形成される。そして、当該領域において、たとえばＮｉからなる膜が形成される。一方、ベース基板１１において、ドリフト領域２１が形成される側とは反対側の主表面上に、たとえばＮｉからなる膜が形成される。その後、合金化熱処理が施され、上記Ｎｉからなる膜の少なくとも一部がシリサイド化されることにより、ソース電極５０およびドレイン電極６０が形成される。
また、この工程（Ｓ８０）では、ドレイン電極６０が形成される前に、基板１０の厚みが調整されてもよい。具体的には、基板１０の主表面１０Ｂを研削または研磨することにより、ベース基板１１が除去されてもよく、さらに炭化珪素層１２が減厚されてもよい。このようにすることにより、ＭＯＳＦＥＴ１のオン抵抗をより低減することができる。なお、このようにベース基板１１が除去される場合には、ベース基板１１を構成する材料として、ＭＯＳＦＥＴ１のデバイス特性への影響を考慮することなく種々の材料を採用することができる。上記工程（Ｓ１０）〜（Ｓ８０）が実施されることにより、本実施の形態に係る半導体装置としてのＭＯＳＦＥＴ１が製造され、本実施の形態に係る半導体装置の製造方法が完了する。
以上のように、本実施の形態に係る炭化珪素基板の製造方法では、充填部１３が形成される前に、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の表層部が除去されることによりベース基板１１の表面粗さが低減されるため、ＳｉＣ基板１２同士の隙間における充填率の低下や充填部１３における表面粗さの悪化、あるいはＳｉＣ基板１２とベース基板１１との間における空隙の形成が抑制された炭化珪素基板１０を製造することができる。そのため、炭化珪素基板１０上へのエピタキシャル成長層の形成においては、結晶の異常成長などが抑制され、結果として半導体装置の電気特性や耐久性などの品質の劣化の原因となるパーティクルの発生が抑制される。したがって、本実施の形態に係る炭化珪素基板の製造方法によれば、高品質なエピタキシャル成長層を形成可能な炭化珪素基板１０を製造することができる。また、本実施の形態に係る半導体装置の製造方法においては、上記本実施の形態に係る炭化珪素基板の製造方法により製造された炭化珪素基板１０が準備される。したがって、本実施の形態に係る半導体装置の製造方法によれば、高品質な半導体装置を製造することができる。
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２に係る炭化珪素基板および半導体装置、ならびにその製造方法について説明する。本実施の形態に係る炭化珪素基板および半導体装置は、基本的には実施の形態１に係る炭化珪素基板および半導体装置と同様の構成を備え、かつ同様の効果を奏する。また、本実施の形態に係る炭化珪素基板および半導体装置の製造方法は、基本的には、実施の形態１に係る炭化珪素基板および半導体装置の製造方法と同様に実施され、かつ同様の効果を奏する。しかし、本実施の形態に係る炭化珪素基板の製造方法は、隣り合うＳｉＣ基板の間から露出するベース基板の表層部を除去する工程に代えて、ベース基板の表面を覆う被覆層を形成する工程が実施されるという点において実施の形態１とは異なっている。
以下、本実施の形態に係る炭化珪素基板の製造方法について説明する。図１３を参照して、まず、工程（Ｓ１０）として、複合基板準備工程が実施される。この工程（Ｓ１０）では、図４を参照して、実施の形態１と同様に、平面的に見て互いに間隔が形成されるように並べて配置された単結晶炭化珪素からなる複数のＳｉＣ基板１２が炭化珪素からなるベース基板１１に保持された複合基板１４が準備される。
次に、工程（Ｓ２０）として、被覆層形成工程が実施される。この工程（Ｓ２０）では、以下に説明する工程（Ｓ２１）および（Ｓ２２）が実施され、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の表面を覆う被覆層１７Ｂが形成される。
まず、工程（Ｓ２１）として、前駆体層形成工程が実施される。この工程（Ｓ２１）では、図１４を参照して、たとえばポリカルボシランなどのＳｉおよびＣからなる有機材料が塗布されることにより、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の主表面１１Ａを覆う前駆体層１７Ａが形成される。次に、工程（Ｓ２２）として、焼成工程が実施される。この工程（Ｓ２２）では、図１５を参照して、複合基板１４を加熱することにより、前駆体層１７Ａが焼成され、炭化珪素からなる被覆層１７Ｂが形成される。より具体的には、低温状態から９００℃以上２１００℃以下の温度にまで昇温することにより、ポリカルボシランからなる前駆体層１７Ａが焼成され、非晶質または多結晶の炭化珪素からなる被覆層１７Ｂが形成される。なお、この工程（Ｓ２２）では、昇温速度を制御しつつ上記温度範囲にまで昇温することにより、ポリカルボシランの体積収縮などによるクラックの発生を抑制することができる。
次に、工程（Ｓ３０）として、充填部形成工程が実施される。この工程（Ｓ３０）では、図９を参照して、実施の形態１と同様に、隣り合うＳｉＣ基板１２の隙間を充填する充填部１３が形成される。上記工程（Ｓ１０）〜（Ｓ３０）が実施されることにより上記本実施の形態に係る炭化珪素基板１０が製造され、本実施の形態に係る炭化珪素基板の製造方法が完了する。
以上のように、本実施の形態に係る炭化珪素基板の製造方法においては、充填部１３が形成される前に、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の表面を覆う被覆層１７Ｂが形成されることにより、ベース層１１の表面粗さが低減されるため、ＳｉＣ基板１２同士の隙間における充填率の低下や充填部１３における表面粗さの悪化が抑制された炭化珪素基板１０を製造することができる。そのため、炭化珪素基板１０上へのエピタキシャル成長層の形成においては、ＳｉＣ基板１２同士の隙間における充填率や充填部１３における表面粗さの悪化に起因して発生する結晶の異常成長などが抑制され、結果として半導体装置の電気特性や耐久性などの品質の劣化の原因となるパーティクルの発生が抑制される。したがって、本実施の形態に係る炭化珪素基板の製造方法によれば、高品質なエピタキシャル成長層を形成可能な炭化珪素基板１０を製造することができる。
また、上記本実施の形態に係る炭化珪素基板の製造方法において、工程（Ｓ２０）では、被覆層１７Ｂは、その表面粗さがＲＭＳ値で０．３μｍ以下となるように形成されてもよい。これにより、ＳｉＣ基板１２同士の隙間における充填率の低下や充填部１３における表面粗さの悪化をさらに効果的に抑制することができる。
（実施の形態３）
次に、本発明のさらに他の実施の形態である実施の形態３に係る炭化珪素基板および半導体装置、ならびにその製造方法について説明する。本実施の形態に係る炭化珪素基板および半導体装置は、基本的には実施の形態１および実施の形態２に係る炭化珪素基板および半導体装置と同様の構成を備え、かつ同様の効果を奏する。また、本実施の形態に係る炭化珪素基板および半導体装置の製造方法は、基本的には、実施の形態２に係る炭化珪素基板および半導体装置の製造方法と同様に実施され、同様の効果を奏する。しかし、本実施の形態に係る炭化珪素基板の製造方法は、被覆層を形成する方法において実施の形態２とは異なっている。
以下、本実施の形態に係る炭化珪素基板の製造方法について説明する。図１６を参照して、まず、工程（Ｓ１０）として、複合基板準備工程が実施される。この工程（Ｓ１０）では、図４を参照して、実施の形態１および２と同様に、平面的に見て互いに間隔が形成されるように並べて配置された単結晶炭化珪素からなる複数のＳｉＣ基板１２が炭化珪素からなるベース基板１１に保持された複合基板１４が準備される。
次に、工程（Ｓ２０）として、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）工程が実施される。この工程（Ｓ２０）では、図１５を参照して、複合基板１４にＣＶＤ処理を施すことにより、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の主表面１１Ａを覆うような被覆層１７Ｂが形成される。このように、ＣＶＤ法を用いることにより、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の表面を覆う炭化珪素からなる被覆層１７Ｂを一層容易に形成することができる。
次に、工程（Ｓ３０）として、充填部形成工程が実施される。この工程（Ｓ３０）では、図９を参照して、実施の形態１および２と同様に、隣り合うＳｉＣ基板１２の隙間を充填する充填部１３が形成される。上記工程（Ｓ１０）〜（Ｓ３０）が実施されることにより上記本実施の形態に係る炭化珪素基板１０が製造され、本実施の形態に係る炭化珪素基板の製造方法が完了する。
以上のように、本発明の実施の形態１に係る炭化珪素基板の製造方法では、充填部１３が形成される前に、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の表層部が除去される。また、本発明の実施の形態２および３に係る炭化珪素基板の製造方法では、充填部１３が形成される前に、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の表面を覆う被覆層１７Ｂが形成される。このように、本発明の実施の形態に係る炭化珪素基板の製造方法においては、充填部１３が形成される前に、隣り合うＳｉＣ基板１２の間から露出するベース基板１１の主表面１１Ａの表面粗さが低減されるため、隣り合うＳｉＣ基板１２同士の隙間における充填率や、充填部１３の表面粗さの悪化が抑制された炭化珪素基板１０を製造することができる。そのため、炭化珪素基板１０上へのエピタキシャル成長層の形成においては、ＳｉＣ基板１２同士の隙間における充填率や充填部１３の表面粗さの悪化に起因して発生する結晶の異常成長などが抑制され、結果として半導体装置の電気特性や耐久性などの品質の劣化の原因となるパーティクルの発生が抑制される。このように、本発明の実施の形態に係る炭化珪素基板の製造方法によれば、高品質なエピタキシャル成長層を形成可能な炭化珪素基板１０を製造することができる。また、本発明の実施の形態に係る半導体装置の製造方法においては、上記本発明の実施の形態に係る炭化珪素基板の製造方法により製造された、高品質なエピタキシャル成長層を形成可能な炭化珪素基板１０が準備される。したがって、本発明の実施の形態に係る半導体装置の製造方法によれば、高品質なＭＯＳＦＥＴ１を製造することができる。
まず、炭化珪素基板における充填部（継ぎ目部）の表面粗さと、炭化珪素基板上にエピタキシャル成長層を形成した際の結晶の異常成長の発生頻度、および当該炭化珪素基板を用いて半導体装置を製造した際の歩留まりとの関係を調査する実験を行なった。まず、図２を参照して説明した本発明の実施の形態１に係る炭化珪素基板１０と同様の構造を有する炭化珪素基板を準備した。具体的には、まず、平面的に見て間隔が形成されるように並べて配置された複数のＳｉＣ基板がベース基板に保持された複合基板を準備した。そして、昇華法によりＳｉＣ基板同士の隙間を充填することにより、またはポリカルボシランを上記隙間に充填して１５００℃で加熱処理を施すことにより、上記隙間を充填する継ぎ目部を形成した。ここで、継ぎ目部は、表面粗さがＲＭＳ値で０．０５μｍ、０．１μｍ、１μｍ、５μｍ、２０μｍ、５０μｍおよび７０μｍとなるように形成した。そして、それぞれの炭化珪素基板上にエピタキシャル成長層を形成し、結晶の異常成長の発生頻度を確認した。また、それぞれの炭化珪素基板を用いて半導体装置を製造し、その際の歩留まりを確認した。表１には、結晶の異常成長の発生頻度および半導体装置の歩留まりに対する炭化珪素基板の継ぎ目部分の表面粗さの影響を示す。
Figure 2013073216
上記実験結果について以下に説明する。表１から明らかなように、炭化珪素基板における継ぎ目部分の表面粗さが７０μｍの場合には、針状に異常成長した結晶が多数確認されたのに対して、継ぎ目部分の表面粗さが５０μｍ以下の場合には、結晶の異常成長の発生頻度は低下した。そして、結晶の異常成長の発生頻度が低下するに従い、半導体装置の歩留まりは向上した。また、継ぎ目部分の表面粗さが０．０５μｍの場合には、０．１μｍの場合に比べて歩留まりの向上は確認されなかった。なお、この実験結果は、昇華法により継ぎ目部を形成した場合、およびポリカルボシランをＳｉＣ基板同士の隙間に充填し１５００℃で加熱処理を施すことにより継ぎ目部を形成した場合のいずれにおいても同様であった。
このことから、本発明の炭化珪素基板において、継ぎ目部の表面粗さを５０μｍ以下とすることにより、結晶の異常成長の発生が少ない、高品質なエピタキシャル成長層が形成されることが確認された。また、本発明の炭化珪素基板において、継ぎ目部の表面粗さが０．１μｍ以下の場合には、上記炭化珪素基板を用いた半導体装置の歩留まりに対して継ぎ目部の表面粗さの低減による顕著な効果は得られないことが確認された。
次に、炭化珪素基板において主表面上に存在する金属量と、炭化珪素基板上にエピタキシャル成長層を形成した際の結晶の異常成長の発生頻度、および当該炭化珪素基板を用いて半導体装置を製造した際の歩留まりとの関係を調査する実験を行った。まず、上記実施例１と同様にして、炭化珪素基板を準備した。次に、準備した炭化珪素基板に超音波洗浄を施し、主表面上に所定量の金属が存在する炭化珪素基板を作成した。上記超音波洗浄は、超純水と薬液とを用いてクリーン環境にて実施した。そして、それぞれの炭化珪素基板上にエピタキシャル成長層を形成し、結晶の異常成長の発生頻度を確認した。また、それぞれの炭化珪素基板を用いて半導体装置を製造し、その際の歩留まりを確認した。表２には、結晶の異常成長の発生頻度および半導体装置の歩留まりに対する炭化珪素基板の主表面上に存在する金属量の影響を示す。
Figure 2013073216
上記実験結果について以下に説明する。表２から明らかなように、炭化珪素基板の主表面上に存在する１ｃｍ２当たりの金属原子数が１×１０１５より大きく、またＮａ原子数が１×１０１４より大きい場合に比べて、当該金属原子数が１×１０１５以下、また当該Ｎａ原子数が１×１０１４以下である場合には結晶の異常成長の発生頻度が低下した。そして、結晶の異常成長の発生頻度が低下するに従い、半導体装置のデバイス歩留まりが向上した。このことから、本発明の炭化珪素基板においては、継ぎ目部分の表面粗さを５０μｍ以下とした上で、さらに主表面上に存在する１ｃｍ２当たりの金属原子数を１×１０１５以下、またＮａ原子数を１×１０１４以下とすることにより、結晶の異常成長の発生が少ない、高品質なエピタキシャル成長層がより形成され易くなることが確認された。また、このように高品質なエピタキシャル成長層がより形成され易くなることにより、当該炭化珪素基板を用いた半導体装置のデバイス歩留まりが向上することが確認された。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板および半導体装置、ならびにその製造方法は、高品質な半導体装置を製造することが要求される炭化珪素基板および半導体装置、ならびにその製造方法において特に有利に適用され得る。
１ ＭＯＳＦＥＴ、１０ 炭化珪素基板、１１ ベース層（ベース基板）、１２ 炭化珪素層（ＳｉＣ基板）、１３ 充填部、１４ 複合基板、１５ 原料基板、１６ マスク層、１７Ａ 前駆体層、１７Ｂ 被覆層、２０ 半導体層、２１ ドリフト領域、２２ ボディ領域、２３ ソース領域、２４ コンタクト領域、３０ 酸化膜、４０ ゲート電極、５０ ソース電極、６０ ドレイン電極、７０ 第１支持部材、７１ 第２支持部材、７２ ヒータ、１０Ａ，１１Ａ，１２Ａ，１３Ａ，２０Ａ 主表面、１２Ｂ 端面。

Claims (23)

  1. 炭化珪素からなるベース層（１１）と、
    単結晶炭化珪素からなり、平面的に見て前記ベース層（１１）上に並べて配置された炭化珪素層（１２）と、
    隣り合う前記炭化珪素層（１２）の間に形成された隙間を充填し、炭化珪素からなる充填部（１３）とを備え、
    前記充填部（１３）の表面粗さは、ＲＭＳ値で５０μｍ以下である、炭化珪素基板（１０）。
  2. 前記充填部（１３）の表面粗さは、ＲＭＳ値で０．１μｍ以上である、請求項１に記載の炭化珪素基板（１０）。
  3. 前記炭化珪素層（１２）の表面粗さは、ＲＭＳ値で０．５ｎｍ以下である、請求項１または２に記載の炭化珪素基板（１０）。
  4. 前記炭化珪素層（１２）の転位密度は、１×１０３ｃｍ−２以上２×１０４ｃｍ−２以下である、請求項１〜３のいずれか１項に記載の炭化珪素基板（１０）。
  5. 前記炭化珪素層（１２）のキャリア濃度は、２×１０１８ｃｍ−３以上２×１０１９ｃｍ−３以下である、請求項１〜４のいずれか１項に記載の炭化珪素基板（１０）。
  6. 直径が１１０ｍｍ以上である、請求項１〜５のいずれか１項に記載の炭化珪素基板（１０）。
  7. 複数の前記炭化珪素層（１２）の各々は、六方晶炭化珪素からなり、
    複数の前記炭化珪素層（１２）の各々の、前記ベース層（１１）とは反対側の主表面（１２Ａ）を構成する面の｛０００１｝面に対するオフ角は、０．１°以上１０°以下である、請求項１〜６のいずれか１項に記載の炭化珪素基板（１０）。
  8. 複数の前記炭化珪素層（１２）の各々は、六方晶炭化珪素からなり、
    複数の前記炭化珪素層（１２）の各々の、前記ベース層（１１）とは反対側の主表面（１２Ａ）を構成する面の｛０３−３８｝面に対するオフ角は、４°以下である、請求項１〜６のいずれか１項に記載の炭化珪素基板（１０）。
  9. 前記炭化珪素層（１２）が配置される側の主表面上に存在する１ｃｍ２当たりの金属原子数は、１×１０１５以下である、請求項１〜８のいずれか１項に記載の炭化珪素基板（１０）。
  10. 前記炭化珪素層（１２）が配置される側の前記主表面上に存在する１ｃｍ２当たりのＮａ原子数は、１×１０１４以下である、請求項９に記載の炭化珪素基板（１０）。
  11. 基板と、
    前記基板上に形成された電極（４０，５０）とを備え、
    前記基板は、請求項１〜１０のいずれか１項に記載の炭化珪素基板（１０）である、半導体装置（１）。
  12. 前記基板上に形成されたエピタキシャル成長層（２０）をさらに備え、
    前記電極（４０，５０）は、前記エピタキシャル成長層（２０）上に形成されている、請求項１１に記載の半導体装置（１）。
  13. 平面的に見て並べて配置された単結晶炭化珪素からなる複数の炭化珪素層（１２）が炭化珪素からなるベース層（１１）に保持された複合基板（１４）を準備する工程と、
    隣り合う前記炭化珪素層（１２）の間から露出する前記ベース層（１１）の表層部を除去する工程と、
    前記ベース層（１１）の表層部を除去する工程の後に、隣り合う前記炭化珪素層（１２）同士の隙間を充填し、炭化珪素からなる充填部（１３）を形成する工程とを備える、炭化珪素基板の製造方法。
  14. 前記ベース層（１１）の表層部を除去する工程では、隣り合う前記炭化珪素層（１２）の間から露出する前記ベース層（１１）の表面粗さが、ＲＭＳ値で０．５μｍ以下となるように前記ベース層（１１）の表層部が除去される、請求項１３に記載の炭化珪素基板の製造方法。
  15. 平面的に見て並べて配置された単結晶炭化珪素からなる複数の炭化珪素層（１２）が炭化珪素からなるベース層（１１）に保持された複合基板（１４）を準備する工程と、
    隣り合う前記炭化珪素層（１２）の間から露出する前記ベース層（１１）の表面を覆う被覆層（１７Ｂ）を形成する工程と、
    前記ベース層（１１）の表面を覆う前記被覆層（１７Ｂ）を形成する工程の後に、隣り合う前記炭化珪素層（１２）同士の隙間を充填し、炭化珪素からなる充填部（１３）を形成する工程とを備える、炭化珪素基板の製造方法。
  16. 前記被覆層（１７Ｂ）を形成する工程では、炭化珪素からなる前記被覆層（１７Ｂ）が形成される、請求項１５に記載の炭化珪素基板の製造方法。
  17. 前記被覆層（１７Ｂ）を形成する工程では、非晶質または多結晶炭化珪素からなる前記被覆層（１７Ｂ）が形成される、請求項１６に記載の炭化珪素基板の製造方法。
  18. 前記被覆層（１７Ｂ）を形成する工程は、
    隣り合う前記炭化珪素層（１２）の間から露出する前記ベース層（１１）の表面を覆い、ＳｉおよびＣからなる有機材料を含む前駆体層（１７Ａ）を形成する工程と、
    前記前駆体層（１７Ａ）を焼成することにより、炭化珪素からなる前記被覆層（１７Ｂ）を形成する工程とを含む、請求項１６または１７に記載の炭化珪素基板の製造方法。
  19. 前記被覆層（１７Ｂ）を形成する工程では、ＣＶＤ法により前記被覆層（１７Ｂ）が形成される、請求項１６または１７に記載の炭化珪素基板の製造方法。
  20. 前記被覆層（１７Ｂ）を形成する工程では、前記被覆層（１７Ｂ）の表面粗さがＲＭＳ値で０．３μｍ以下となるように前記被覆層（１７Ｂ）が形成される、請求項１５〜１９のいずれか１項に記載の炭化珪素基板の製造方法。
  21. 基板を準備する工程と、
    前記基板上に電極（４０，５０）を形成する工程とを備え、
    前記基板を準備する工程では、請求項１３〜２０のいずれか１項に記載の炭化珪素基板の製造方法により製造された炭化珪素基板（１０）が準備される、半導体装置の製造方法。
  22. 基板を準備する工程と、
    前記基板上に電極（４０，５０）を形成する工程とを備え、
    前記基板を準備する工程では、請求項１〜１０のいずれか１項に記載の炭化珪素基板（１０）が準備される、半導体装置の製造方法。
  23. 前記基板上にエピタキシャル成長層（２０）を形成する工程をさらに備え、
    前記電極（４０，５０）を形成する工程では、前記エピタキシャル成長層（２０）上に前記電極（４０，５０）が形成される、請求項２１または２２に記載の半導体装置の製造方法。
JP2012541249A 2011-11-14 2012-05-09 炭化珪素基板、半導体装置およびこれらの製造方法 Pending JPWO2013073216A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012541249A JPWO2013073216A1 (ja) 2011-11-14 2012-05-09 炭化珪素基板、半導体装置およびこれらの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011248312 2011-11-14
JP2011248312 2011-11-14
JP2012541249A JPWO2013073216A1 (ja) 2011-11-14 2012-05-09 炭化珪素基板、半導体装置およびこれらの製造方法

Publications (1)

Publication Number Publication Date
JPWO2013073216A1 true JPWO2013073216A1 (ja) 2015-04-02

Family

ID=48279748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012541249A Pending JPWO2013073216A1 (ja) 2011-11-14 2012-05-09 炭化珪素基板、半導体装置およびこれらの製造方法

Country Status (3)

Country Link
US (1) US20130119406A1 (ja)
JP (1) JPWO2013073216A1 (ja)
WO (1) WO2013073216A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832904B2 (en) 2012-06-12 2020-11-10 Lam Research Corporation Remote plasma based deposition of oxygen doped silicon carbide films
US10211310B2 (en) 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US10297442B2 (en) 2013-05-31 2019-05-21 Lam Research Corporation Remote plasma based deposition of graded or multi-layered silicon carbide film
US9279192B2 (en) * 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
CN106796877B (zh) * 2014-10-23 2021-03-09 住友电气工业株式会社 碳化硅衬底和用于制造所述碳化硅衬底的方法
US20160314964A1 (en) * 2015-04-21 2016-10-27 Lam Research Corporation Gap fill using carbon-based films
US10002787B2 (en) 2016-11-23 2018-06-19 Lam Research Corporation Staircase encapsulation in 3D NAND fabrication
US9837270B1 (en) 2016-12-16 2017-12-05 Lam Research Corporation Densification of silicon carbide film using remote plasma treatment
US10840087B2 (en) 2018-07-20 2020-11-17 Lam Research Corporation Remote plasma based deposition of boron nitride, boron carbide, and boron carbonitride films
WO2020081367A1 (en) 2018-10-19 2020-04-23 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2876122B1 (ja) * 1998-02-25 1999-03-31 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP4786223B2 (ja) * 2005-05-24 2011-10-05 新日本製鐵株式会社 エピタキシャル炭化珪素単結晶基板及びその製造方法
JP5304255B2 (ja) * 2009-01-13 2013-10-02 住友電気工業株式会社 炭化ケイ素基板、エピタキシャルウエハおよび炭化ケイ素基板の製造方法
CN102449745A (zh) * 2009-04-30 2012-05-09 狮王株式会社 半导体用基板的清洗方法以及酸性溶液
US8168515B2 (en) * 2009-05-11 2012-05-01 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate
CN102449734A (zh) * 2009-10-30 2012-05-09 住友电气工业株式会社 制造碳化硅衬底的方法和碳化硅衬底
CA2764900A1 (en) * 2009-10-30 2011-05-05 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide substrate and silicon carbide substrate
CN102334176A (zh) * 2009-12-16 2012-01-25 住友电气工业株式会社 碳化硅衬底

Also Published As

Publication number Publication date
WO2013073216A1 (ja) 2013-05-23
US20130119406A1 (en) 2013-05-16

Similar Documents

Publication Publication Date Title
WO2013073216A1 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
JP5803934B2 (ja) 炭化珪素基板、半導体装置およびこれらの製造方法
WO2010131572A1 (ja) 半導体装置
KR20120022952A (ko) 탄화규소 기판의 제조 방법 및 탄화규소 기판
EP2551891B1 (en) Semiconductor device and method for producing same
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011118101A1 (ja) 半導体装置およびその製造方法
TW201203538A (en) Process for production of silicon carbide substrate, process for production of semiconductor device, silicon carbide substrate, and semiconductor device
CN102395715A (zh) 制造碳化硅衬底的方法
WO2013054580A1 (ja) 炭化珪素基板、炭化珪素半導体装置、炭化珪素基板の製造方法、および炭化珪素半導体装置の製造方法
TW201104860A (en) Semiconductor device
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2011074308A1 (ja) 炭化珪素基板
JP5870672B2 (ja) 半導体装置
JPWO2011077797A1 (ja) 炭化珪素基板
JPWO2012127748A1 (ja) 炭化珪素基板
TW201237960A (en) Production method for semiconductor device
TW201201284A (en) Method for manufacturing silicon carbide substrate, method for manufacturing semiconductor device, silicon carbide substrate and semiconductor device
JP6696247B2 (ja) 半導体装置の製造方法
US20120017826A1 (en) Method for manufacturing silicon carbide substrate
JP2011071196A (ja) 半導体基板の製造方法
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011071204A (ja) 半導体基板の製造方法