JPWO2011077797A1 - 炭化珪素基板 - Google Patents

炭化珪素基板 Download PDF

Info

Publication number
JPWO2011077797A1
JPWO2011077797A1 JP2011547362A JP2011547362A JPWO2011077797A1 JP WO2011077797 A1 JPWO2011077797 A1 JP WO2011077797A1 JP 2011547362 A JP2011547362 A JP 2011547362A JP 2011547362 A JP2011547362 A JP 2011547362A JP WO2011077797 A1 JPWO2011077797 A1 JP WO2011077797A1
Authority
JP
Japan
Prior art keywords
silicon carbide
substrate
carbide substrate
layer
sic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011547362A
Other languages
English (en)
Inventor
博揮 井上
博揮 井上
原田　真
真 原田
佐々木　信
信 佐々木
太郎 西口
太郎 西口
恭子 沖田
恭子 沖田
靖生 並川
靖生 並川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of JPWO2011077797A1 publication Critical patent/JPWO2011077797A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02444—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/02447—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

炭化珪素以外の材料からなる異種材料層が形成された場合でも反りを抑制可能な炭化珪素基板（１）は、炭化珪素からなるベース層（１０）と、ベース層（１０）上に平面的に見て並べて配置された単結晶炭化珪素からなる複数のＳｉＣ層（２０）とを備えている。そして、隣り合うＳｉＣ層（２０）の端面（２０Ｂ）同士の間には、隙間（６０）が形成されている。

Description

本発明は炭化珪素基板に関し、より特定的には、半導体装置の製造プロセスにおける反りの発生を抑制することが可能な炭化珪素基板に関するものである。
近年、半導体装置の高耐圧化、低損失化、高温環境下での使用などを可能とするため、半導体装置を構成する材料として炭化珪素（ＳｉＣ）の採用が進められつつある。炭化珪素は、従来から半導体装置を構成する材料として広く使用されている珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体である。そのため、半導体装置を構成する材料として炭化珪素を採用することにより、半導体装置の高耐圧化、オン抵抗の低減などを達成することができる。また、炭化珪素を材料として採用した半導体装置は、珪素を材料として採用した半導体装置に比べて、高温環境下で使用された場合の特性の低下が小さいという利点も有している。
炭化珪素を材料として採用した半導体装置は、炭化珪素基板上に活性層、電極等を形成することにより作製することができる。このような半導体装置の製造プロセスには、ステッパ等を用いた露光工程が含まれる。そして、露光工程においては、炭化珪素基板に反りがある場合、真空チャックなどの方法により反りを低減し、露光不良の発生が抑制されている。
しかし、炭化珪素基板の反りが大きい場合、上記真空チャックなどの固定方法では反りを十分に抑制できず、露光不良が生じるという問題がある。これに対し、炭化珪素基板の反りの低減についての検討がなされており、その対策についての提案もある（たとえば、米国特許出願公開第２００６／０２２５６４５号明細書（特許文献１）参照）。
米国特許出願公開第２００６／０２２５６４５号明細書
上記特許文献１によれば、炭化珪素基板の反りなどが低いレベルに低減されるとされている。しかしながら、半導体装置の製造プロセスにおいては、炭化珪素基板上に炭化珪素以外の材料からなる層（以下、異種材料層という）が形成される工程が含まれる。そして、上記特許文献１の炭化珪素基板を含めて、従来の炭化珪素基板では、異種材料層が炭化珪素基板上に形成された場合、反りが大きくなるという問題があった。
そこで、本発明の目的は、異種材料層が炭化珪素基板上に形成された場合でも、反りを抑制可能な炭化珪素基板を提供することである。
本発明に従った炭化珪素基板は、炭化珪素からなるベース層と、ベース層上に平面的に見て並べて配置された単結晶炭化珪素からなる複数のＳｉＣ層とを備えている。そして、隣り合うＳｉＣ層同士の間には隙間が形成されている。
本発明者は、炭化珪素基板において、基板上に異種材料層が形成された場合における基板の反りを低減する方策について検討を行なった。その結果、炭化珪素からなるベース層上に単結晶炭化珪素からなる複数のＳｉＣ層を並べて配置し、ＳｉＣ層同士の間に隙間を形成しておくことにより、当該ＳｉＣ層上に異種材料層を形成した場合でも、当該隙間による緩衝効果により反りを低減できることを見出した。したがって、本発明の炭化珪素基板によれば、異種材料層が炭化珪素基板上に形成された場合でも、反りを抑制することができる。
上記炭化珪素基板においては、上記隙間の幅は１ｍｍ以下とすることができる。半導体装置の製造プロセスにおいては、当該半導体装置の完成までに上記隙間が何らかの材料で充填されている必要がある場合がある。そして、上記隙間の幅が１ｍｍを超えると、半導体装置の製造プロセスにおいて隙間を充填することが難しくなる。そのため、上記隙間は１ｍｍ以下であることが好ましい。
上記炭化珪素基板においては、上記隙間の深さは、炭化珪素基板の厚みの２／３以下とすることができる。隙間の深さが基板の厚みの２／３を超えると、ベース層の強度が不足し、炭化珪素基板のハンドリングが難しくなる。そのため、上記隙間の深さは炭化珪素基板の厚みの２／３以下とすることが好ましい。
上記炭化珪素基板においては、複数の上記隙間が形成されていてもよい。これにより、隙間による緩衝効果が大きくなり、一層確実に反りを抑制することができる。
上記炭化珪素基板においては、上記複数の隙間は、互いに交差することなく延在する少なくとも一対の隙間を含んでいてもよい。この場合、当該一対の隙間同士の間隔は５ｍｍ以上であることが好ましい。
上記炭化珪素基板においては、単結晶炭化珪素からなるＳｉＣ層上に活性層や電極などが形成され、半導体装置が平面的に見て並べて作製される。そのため、上記隙間の間隔が小さい場合、半導体装置を効率よく作製することが困難となる。これに対し、上記隙間の間隔を５ｍｍ以上とすることにより、半導体装置を効率よく作製可能な炭化珪素基板を提供することができる。
上記炭化珪素基板においては、上記複数の隙間は、互いに交差する少なくとも一対の隙間を含んでいてもよい。これにより、複数の方向の反りを低減可能な炭化珪素基板を提供することができる。
上記炭化珪素基板においては、上記複数の隙間は、平面的に見て格子状に交差するように形成されていてもよい。これにより、ベース層上にＳｉＣ層を効率よく配置することが可能となる。その結果、半導体装置を効率よく作製可能な炭化珪素基板を提供することができる。
上記炭化珪素基板においては、上記ベース層の不純物密度は、ＳｉＣ層の不純物密度よりも大きくなっていてもよい。上述のように、上記炭化珪素基板においてはＳｉＣ層上に活性層等が形成されて半導体装置が作製される。そのため、ベース層の不純物密度を大きくしてベース層の欠陥密度等が大きくなっても、半導体装置の特性には直接影響しない。一方、ベース層の不純物密度を大きくすることにより、ベース層の抵抗率を低減することができる。そのため、炭化珪素基板の厚み方向における抵抗率が抑制される。その結果、炭化珪素基板の厚み方向に電流が流れる縦型の半導体装置の作製に好適な炭化珪素基板を提供することができる。
上記炭化珪素基板においては、上記ベース層の不純物密度は１×１０１８ａｔｍ／ｃｍ３以上とすることができる。これにより、炭化珪素基板の厚み方向における抵抗率を抑制し、縦型の半導体装置の作製に好適な炭化珪素基板を提供することができる。なお、炭化珪素基板の厚み方向における抵抗率を一層抑制する観点から、上記ベース層の不純物密度は１×１０２０ａｔｍ／ｃｍ３以上としてもよい。
上記炭化珪素基板においては、ＳｉＣ層のベース層とは反対側の主面は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。
六方晶の単結晶炭化珪素は、＜０００１＞方向に成長させることにより、高品質な単結晶を効率よく作製することができる。そして、＜０００１＞方向に成長させた炭化珪素単結晶からは、｛０００１｝面を主面とする炭化珪素基板を効率よく採取することができる。一方、面方位｛０００１｝に対するオフ角が５０°以上６５°以下である主面を有する炭化珪素基板を用いることにより、高性能な半導体装置を製造できる場合がある。
具体的には、たとえばＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；金属−酸化膜−半導体電界効果トランジスタ）の作製に用いられる炭化珪素基板は、面方位｛０００１｝に対するオフ角が８°程度である主面を有していることが一般的である。そして、当該主面上にエピタキシャル成長層が形成されるとともに、当該エピタキシャル成長層上に酸化膜、電極などが形成され、ＭＯＳＦＥＴが得られる。このＭＯＳＦＥＴにおいては、エピタキシャル成長層と酸化膜との界面を含む領域にチャネル領域が形成される。しかし、このような構造を有するＭＯＳＦＥＴにおいては、基板の主面の、面方位｛０００１｝に対するオフ角が８°程度であることに起因して、チャネル領域が形成されるエピタキシャル成長層と酸化膜との界面付近において多くの界面準位が形成され、キャリアの走行の妨げとなって、チャネル移動度が低下する。
これに対し、炭化珪素基板において、ＳｉＣ層におけるベース層とは反対側の主面の、｛０００１｝面に対するオフ角を５０°以上６５°以下とすることにより、上記界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを作製することができる。
上記炭化珪素基板においては、上記ＳｉＣ層のベース層とは反対側の主面のオフ方位と＜１−１００＞方向とのなす角は５°以下となっていてもよい。
＜１−１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板においては、上記ＳｉＣ層のベース層とは反対側の主面の、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下であってもよい。
これにより、炭化珪素基板を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。ここで、面方位{０３−３８}に対するオフ角を−３°以上＋５°以下としたのは、チャネル移動度と当該オフ角との関係を調査した結果、この範囲内で特に高いチャネル移動度が得られたことに基づいている。
また、「＜１−１００＞方向における{０３−３８}面に対するオフ角」とは、＜１−１００＞方向および＜０００１＞方向の張る平面への上記主面の法線の正射影と、{０３−３８}面の法線とのなす角度であり、その符号は、上記正射影が＜１−１００＞方向に対して平行に近づく場合が正であり、上記正射影が＜０００１＞方向に対して平行に近づく場合が負である。
なお、上記主面の面方位は、実質的に{０３−３８}であることがより好ましく、上記主面の面方位は{０３−３８}であることがさらに好ましい。ここで、主面の面方位が実質的に{０３−３８}であるとは、基板の加工精度などを考慮して実質的に面方位が{０３−３８}とみなせるオフ角の範囲に基板の主面の面方位が含まれていることを意味し、この場合のオフ角の範囲としてはたとえば{０３−３８}に対してオフ角が±２°の範囲である。これにより、上述したチャネル移動度をより一層向上させることができる。
上記炭化珪素基板においては、上記ＳｉＣ層のベース層とは反対側の主面のオフ方位と＜１１−２０＞方向とのなす角は５°以下となっていてもよい。
＜１１−２０＞は、上記＜１−１００＞方向と同様に、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、ＳｉＣ基板上へのエピタキシャル成長層の形成などを容易にすることができる。
上記炭化珪素基板においては、ＳｉＣ層の、ベース層とは反対側の主面は研磨されていてもよい。これにより、ＳｉＣ層の、ベース層とは反対側の主面上に高品質なエピタキシャル成長層を形成することができる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような構造を採用することにより、ＳｉＣ層上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板を得ることができる。
以上の説明から明らかなように、本発明の炭化珪素基板によれば、異種材料層が炭化珪素基板上に形成された場合でも、反りを抑制可能な炭化珪素基板を提供することができる。
炭化珪素基板の構造を示す概略断面図である。 炭化珪素基板の構造を示す概略平面図である。 炭化珪素基板の製造方法の概略を示すフローチャートである。 実施の形態２における炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の製造方法を説明するための概略断面図である。 炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態３における炭化珪素基板の構造を示す概略断面図である。 実施の形態３における炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 実施の形態４における炭化珪素基板の構造を示す概略断面図である。 実施の形態４における炭化珪素基板の製造方法の概略を示すフローチャートである。 炭化珪素基板の製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの構造を示す概略断面図である。 縦型ＭＯＳＦＥＴの製造方法の概略を示すフローチャートである。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 縦型ＭＯＳＦＥＴの製造方法を説明するための概略断面図である。 反り（ＳＯＲＩ）の定義を説明するための概略図である。
以下、図面に基づいて本発明の実施の形態を説明する。なお、以下の図面において同一または相当する部分には同一の参照番号を付し、その説明は繰返さない。
（実施の形態１）
まず、図１および図２を参照して、本発明の一実施の形態である実施の形態１について説明する。なお、図１は、図２の線分Ｉ−Ｉに沿う断面図に相当する。図１および図２を参照して、本実施の形態における炭化珪素基板１は、炭化珪素からなるベース層１０と、ベース層１０上に平面的に見て並べて配置された単結晶炭化珪素からなる複数のＳｉＣ層２０とを備えている。すなわち、ＳｉＣ層２０は、ベース層１０の主面１０Ａに沿って複数並べて配置されている。そして、隣り合うＳｉＣ層２０の端面２０Ｂ同士の間には隙間６０が形成されている。
本実施の形態における炭化珪素基板１においては、ＳｉＣ層２０同士の間に隙間６０が形成されている。そのため、当該ＳｉＣ層２０上に異種材料層を形成した場合でも、隙間６０による緩衝効果により反りが低減されている。その結果、炭化珪素基板１は、異種材料層が形成された場合でも反りを抑制可能な炭化珪素基板となっている。また、隙間６０の形成による反りの抑制効果を一層確実なものとするためには、図２を参照して、当該隙間６０は、平面的に見て、炭化珪素基板１を端部から他の端部まで横断するように形成されることが好ましい。
ここで、上記隙間６０の幅は任意の値を選択することができる。しかし、隙間６０の幅を１ｍｍ以下とすることにより、半導体装置の完成時において隙間６０が何らかの材料で充填されている必要がある場合、隙間６０の充填が容易となる。さらに、隙間６０の幅は１００μｍ以下とすることが好ましく、１０μｍ以下とすることがより好ましい。
また、隙間６０の深さについても任意の値を選択することができる。しかし、隙間６０の深さを炭化珪素基板１の厚みの２／３以下とすることにより、十分なベース層１０の強度が確保され、炭化珪素基板１のハンドリングが容易となる。
さらに、上記隙間６０は１つでもよいが、複数の隙間６０が形成されていることが好ましい。これにより、隙間６０による緩衝効果が大きくなり、一層確実に炭化珪素基板１の反りを抑制することができる。
また、複数の隙間６０が形成されている場合、隙間６０は任意に配置することができるが、互いに交差することなく延在する少なくとも一対の隙間６０を含んでいてもよい。このとき、一対の隙間６０同士の間隔は５ｍｍ以上であることが好ましい。これにより、炭化珪素基板１を用いた半導体装置の製造において、隙間６０の形成に起因した半導体装置の製造の効率低下が抑制される。
さらに、複数の隙間６０が形成されている場合、当該複数の隙間６０は、互いに交差する少なくとも一対の隙間６０を含んでいることが好ましい。これにより、複数の方向の反りを低減することができる。このとき、当該一対の隙間６０は、平面的に見て、炭化珪素基板１を端部から他の端部まで直線的に横断するものとすることにより、一層確実に反りを低減することができる。
また、複数の隙間６０が形成されている場合、当該複数の隙間６０は、図１および図２に示すように、平面的に見て格子状に交差するように形成されることが好ましい。これにより、ベース層１０上にＳｉＣ層２０を効率よく配置することが可能となり、炭化珪素基板１を用いた半導体装置の作製の効率が向上する。
さらに、炭化珪素基板１においてベース層１０およびＳｉＣ層２０の不純物密度の値は、炭化珪素基板１の用途等に応じて適切に選択することができる。たとえばベース層１０の不純物密度は、ＳｉＣ層２０の不純物密度よりも大きくすることができる。これにより、炭化珪素基板１を用いて炭化珪素基板１の厚み方向に電流が流れる縦型の半導体装置が作製される場合、半導体装置のオン抵抗を低減することができる。より具体的には、上記ベース層１０の不純物密度は１×１０１８ａｔｍ／ｃｍ３以上とすることができ、１×１０２０ａｔｍ／ｃｍ３以上としてもよい。
また、上記炭化珪素基板１においては、ＳｉＣ層２０のベース層１０とは反対側の主面２０Ａは、｛０００１｝面に対するオフ角が５０°以上６５°以下となっていてもよい。このような炭化珪素基板１を用いてＭＯＳＦＥＴを作製することにより、チャネル領域における界面準位の形成が低減され、オン抵抗が低減されたＭＯＳＦＥＴを得ることができる。一方、製造の容易性を考慮して、ＳｉＣ層２０の主面２０Ａは、｛０００１｝面であってもよい。
さらに、ＳｉＣ層２０の主面２０Ａのオフ方位と＜１−１００＞方向とのなす角は５°以下となっていてもよい。＜１−１００＞方向は、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを５°以下とすることにより、炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
また、上記炭化珪素基板１においては、ＳｉＣ層２０の主面２０Ａの、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下とすることが好ましい。これにより、炭化珪素基板１を用いてＭＯＳＦＥＴを作製した場合におけるチャネル移動度を、より一層向上させることができる。
さらに、上記炭化珪素基板１においては、ＳｉＣ層２０の主面２０Ａのオフ方位と＜１１−２０＞方向とのなす角は５°以下となっていてもよい。
＜１１−２０＞も、炭化珪素基板における代表的なオフ方位である。そして、基板の製造工程におけるスライス加工のばらつき等に起因したオフ方位のばらつきを±５°とすることにより、炭化珪素基板１上へのエピタキシャル成長層の形成などを容易にすることができる。
また、本実施の形態の炭化珪素基板１においては、ＳｉＣ層２０の主面２０Ａは研磨されていることが好ましい。これにより、主面２０Ａ上に高品質なエピタキシャル成長層を形成することが可能となる。その結果、高品質な当該エピタキシャル成長層をたとえば活性層として含む半導体装置を製造することができる。すなわち、このような構造を採用することにより、ＳｉＣ層２０上に形成されたエピタキシャル層を含む高品質な半導体装置を製造することが可能な炭化珪素基板１を得ることができる。
次に、上記炭化珪素基板１の製造方法の一例について説明する。図３を参照して、本実施の形態における炭化珪素基板の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、図１および図２を参照して、たとえば単結晶炭化珪素からなるベース基板１０およびＳｉＣ基板２０が準備される。このとき、ＳｉＣ基板２０の主面は、この製造方法により得られるＳｉＣ層２０の主面２０Ａとなることから（図１参照）、所望の主面２０Ａの面方位に合わせて、ＳｉＣ基板２０の主面の面方位を選択する。ここでは、たとえば主面が｛０３−３８｝面であるＳｉＣ基板２０が準備される。また、ベース基板１０には、たとえば不純物密度が２×１０１９ｃｍ−３よりも大きい基板が採用される。一方、ＳｉＣ基板２０には、不純物密度がベース基板１０よりも小さい基板が採用される。
次に、必要に応じて工程（Ｓ２０）として基板平坦化工程が実施される。この工程（Ｓ２０）では、後述する工程（Ｓ３０）において互いに接触すべきベース基板１０およびＳｉＣ基板２０の主面（接合面）が、たとえば研磨により平坦化される。この工程（Ｓ２０）は必須の工程ではないが、これを実施しておくことにより、互いに対向するベース基板１０とＳｉＣ基板２０との間の隙間の大きさが均一となるため、後述する工程（Ｓ４０）において接合面内での反応（接合）の均一性が向上する。その結果、ベース基板１０とＳｉＣ基板２０とをより確実に接合することができる。
一方、工程（Ｓ２０）を省略し、互いに接触すべきベース基板１０およびＳｉＣ基板２０の主面を研磨することなく工程（Ｓ３０）が実施されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。また、ベース基板１０およびＳｉＣ基板２０の作製時におけるスライスなどにより形成された表面付近のダメージ層を除去する観点から、たとえばエッチングによって当該ダメージ層が除去される工程が上記工程（Ｓ２０）に代えて、あるいは上記工程（Ｓ２０）の後に実施された上で、後述する工程（Ｓ３０）が実施されてもよい。
次に、工程（Ｓ３０）として、積層工程が実施される。この工程（Ｓ３０）では、ベース基板１０の主面１０Ａ上に接触するように複数のＳｉＣ基板２０が載置されて、積層基板が作製される。このとき、ＳｉＣ基板２０は、図１および図２に示すように隣り合うＳｉＣ基板２０の端面２０Ｂ同士の間に隙間６０が形成されるように、平面的に見て複数並べて配置される。より具体的には、複数のＳｉＣ基板２０は、ベース基板１０上において隣接するＳｉＣ層２０同士の間に隙間６０が形成されるように、マトリックス状に配置される。
次に、工程（Ｓ４０）として、接合工程が実施される。この工程（Ｓ４０）では、上記積層基板が加熱されることにより、ベース基板１０とＳｉＣ基板２０とが接合される。以上のプロセスにより、ベース基板１０をベース層１０として備え、かつベース層１０に接合された複数のＳｉＣ基板２０をＳｉＣ層２０として備え、隣り合うＳｉＣ層２０同士の間には隙間６０が形成された実施の形態１における炭化珪素基板１を容易に製造することができる。
ここで、上記工程（Ｓ４０）においては、炭化珪素の昇華温度以上の温度域に上記積層基板が加熱されることが好ましい。これにより、ベース基板１０とＳｉＣ基板２０とをより確実に接合することができる。特に、積層基板におけるベース基板１０とＳｉＣ基板２０との間に形成される隙間を１００μｍ以下としておくことにより、ＳｉＣの昇華による均質な接合を達成することができる。また、昇華温度以上に加熱することにより、工程（Ｓ２０）を省略し、互いに接触すべきベース基板１０およびＳｉＣ基板２０の主面を研磨することなく工程（Ｓ３０）が実施された場合でも、ベース基板１０とＳｉＣ基板２０とを容易に接合することができる。なお、この工程（Ｓ４０）では、大気雰囲気を減圧することにより得られた雰囲気中において上記積層基板が加熱されてもよい。これにより、炭化珪素基板１の製造コストを低減することができる。
さらに、工程（Ｓ４０）における積層基板の加熱温度は１８００℃以上２５００℃以下であることが好ましい。加熱温度が１８００℃よりも低い場合、ベース基板１０とＳｉＣ基板２０との接合に長時間を要し、炭化珪素基板１の製造効率が低下する。一方、加熱温度が２５００℃を超えると、ベース基板１０およびＳｉＣ基板２０の表面が荒れ、作製される炭化珪素基板１における結晶欠陥の発生が多くなるおそれがある。また、工程（Ｓ４０）における加熱時の雰囲気の圧力は、１０−５Ｐａ以上１０６Ｐａ以下とすることにより、簡素な装置により上記接合を実施することができる。さらに、１０−１Ｐａよりも高く１０４Ｐａよりも低い圧力下において上記積層基板が加熱されてもよい。これにより、一層簡素な装置により上記接合を実施することが可能になるとともに比較的短時間で接合を実施するための雰囲気を得ることが可能となり、炭化珪素基板１の製造コストを低減することができる。また、工程（Ｓ４０）における加熱時の雰囲気は、不活性ガス雰囲気であってもよい。そして、当該雰囲気に不活性ガス雰囲気を採用する場合、当該雰囲気は、アルゴン、ヘリウムおよび窒素からなる群から選択される少なくとも１つを含む不活性ガス雰囲気であることが好ましい。
また、本実施の形態における炭化珪素基板１の製造方法では、積層基板におけるＳｉＣ基板２０の、ベース基板１０とは反対側の主面２０Ａに対応するＳｉＣ基板２０の主面を研磨する工程をさらに備えていてもよい。これにより、ＳｉＣ層２０の、ベース層１０とは反対側の主面２０Ａが研磨された炭化珪素基板１を製造することができる。ここで、当該研磨を行なう工程は、工程（Ｓ１０）の後であればベース基板１０とＳｉＣ基板２０との接合の前に実施してもよいし、接合後に実施してもよい。
（実施の形態２）
次に、本発明の他の実施の形態である実施の形態２について説明する。図１を参照して、実施の形態２における炭化珪素基板１は、実施の形態１における炭化珪素基板１と基本的には同様の構造を有し、同様の効果を奏する。しかし、実施の形態２における炭化珪素基板１は、その製造方法において実施の形態１の場合とは異なっている。
図４を参照して、実施の形態２における炭化珪素基板１の製造方法においては、まず、工程（Ｓ１０）として基板準備工程が実施される。この工程（Ｓ１０）では、実施の形態１の場合と同様にＳｉＣ基板が準備されるとともに、炭化珪素からなる原料基板が準備される。
次に、図４を参照して、工程（Ｓ３１）として近接配置工程が実施される。この工程（Ｓ３１）では、図５を参照して、互いに対向するように配置された第１ヒータ８１および第２ヒータ８２により、それぞれ複数のＳｉＣ基板２０および原料基板１１が保持される。このとき、ＳｉＣ基板２０と原料基板１１とは、１μｍ以上１ｃｍ以下の間隔、たとえば１ｍｍ程度の間隔をおいて互いにその主面が対向するように近接して配置される。ここで、ＳｉＣ基板２０と原料基板１１との間隔の適正な値は、後述する工程（Ｓ４１）における加熱時の昇華ガスの平均自由行程に関係していると考えられる。具体的には、ＳｉＣ基板２０と原料基板１１との間隔の平均値は、後述する工程（Ｓ４１）における加熱時の昇華ガスの平均自由行程よりも小さくなるように設定することができる。たとえば圧力１Ｐａ、温度２０００℃の下では、原子、分子の平均自由行程は、厳密には原子半径、分子半径に依存するが、おおよそ数〜数十ｃｍ程度であり、よって現実的には上記間隔を数ｃｍ以下とすることが好ましい。より具体的には、ＳｉＣ基板２０と原料基板１１とは、１μｍ以上１ｃｍ以下の間隔をおいて互いにその主面が対向するように近接して配置される。上記間隔の平均値が１ｃｍ以下とされることにより、後述する工程（Ｓ４１）において形成されるベース層１０の膜厚分布を小さくすることができる。さらに、上記間隔の平均値が１ｍｍ以下とされることにより、後述する工程（Ｓ４１）において形成されるベース層１０の膜厚分布を一層小さくすることができる。また、上記間隔の平均値が１μｍ以上とされることにより、炭化珪素が昇華する空間を十分に確保することができる。なお、上記昇華ガスは、固体炭化珪素が昇華することによって形成されるガスであって、たとえばＳｉ、Ｓｉ２ＣおよびＳｉＣ２を含む。また、ＳｉＣ基板２０の端面２０Ｂ同士の間には、所定の幅の隙間６０が形成される。
次に、工程（Ｓ４１）として昇華工程が実施される。この工程（Ｓ４１）では、第１ヒータ８１によってＳｉＣ基板２０が所定の基板温度まで加熱される。また、第２ヒータ８２によって原料基板１１が所定の原料温度まで加熱される。このとき、原料基板１１が原料温度まで加熱されることによって、原料基板の表面からＳｉＣ（炭化珪素）が昇華する。一方、基板温度は原料温度よりも低く設定される。具体的には、たとえば基板温度は原料温度よりも１℃以上１００℃以下程度低く設定される。基板温度は、たとえば１８００°以上２５００℃以下である。これにより、図６に示すように、原料基板１１から昇華して気体となったＳｉＣは、ＳｉＣ基板２０の表面に到達して固体となり、ベース層１０を形成する。そして、この状態を維持することにより、図７に示すように原料基板１１を構成するＳｉＣが全て昇華してＳｉＣ基板２０の表面上に移動する。これにより、工程（Ｓ４１）が完了し、図１および図２に示す炭化珪素基板１が完成する。
（実施の形態３）
次に、本発明のさらに他の実施の形態である実施の形態３について説明する。図８を参照して、実施の形態３における炭化珪素基板１は、基本的には実施の形態１における炭化珪素基板１と同様の構成を有し、同様の効果を奏する。しかし、実施の形態３における炭化珪素基板１は、ベース層１０とＳｉＣ層２０との間に中間層としてのアモルファスＳｉＣ層４０が形成されている点において、実施の形態１の場合とは異なっている。
すなわち、実施の形態３における炭化珪素基板１においては、ベース層１０とＳｉＣ層２０との間に、非晶質ＳｉＣからなる中間層としてのアモルファスＳｉＣ層４０が配置されている。そして、ベース層１０とＳｉＣ層２０とは、このアモルファスＳｉＣ層４０により接続されている。このアモルファスＳｉＣ層４０の存在により、ベース層１０と平面的に見て並べて配置された複数のＳｉＣ層２０とを積層した炭化珪素基板１を容易に提供することができる。
次に、実施の形態３における炭化珪素基板１の製造方法について説明する。図９を参照して、実施の形態３における炭化珪素基板１の製造方法では、まず、工程（Ｓ１０）として基板準備工程が実施の形態１の場合と同様に実施され、ベース基板１０と複数のＳｉＣ基板２０とが準備される。
次に、工程（Ｓ２２）としてＳｉ層形成工程が実施される。この工程（Ｓ２２）では、図１０を参照して、工程（Ｓ１０）において準備されたベース基板１０の一方の主面１０Ａ上に、たとえば厚み１００ｎｍ程度のＳｉ層４１が形成される。このＳｉ層４１の形成は、たとえばスパッタリング法により実施することができる。
次に、工程（Ｓ３０）として積層工程が実施される。この工程（Ｓ３０）では、工程（Ｓ２２）において形成されたＳｉ層４１上に、工程（Ｓ１０）において準備された複数のＳｉＣ基板２０の端面２０Ｂが互いに隙間６０を有するように平面的に見て並べて載置される。これにより、ベース基板１０上にＳｉ層４１を挟んで複数のＳｉＣ基板２０が積層された積層基板が得られる。
次に、工程（Ｓ４１）として加熱工程が実施される。この工程（Ｓ４１）では、工程（Ｓ３０）において作製された積層基板が、たとえば圧力１×１０３Ｐａの水素ガスとプロパンガスとの混合ガス雰囲気中で、１５００℃程度に加熱され、３時間程度保持される。これにより、上記Ｓｉ層４１に、主にベース基板１０およびＳｉＣ基板２０からの拡散によって炭素が供給され、図８に示すようにアモルファスＳｉＣ層４０が形成される。これにより、ベース層１０と、平面的に見て端面２０Ｂ同士が隙間６０を有するように並べて配置されたＳｉＣ層２０とをアモルファスＳｉＣ層４０により接続した、実施の形態３における炭化珪素基板１を容易に製造することができる。
（実施の形態４）
次に、本発明のさらに他の実施の形態である実施の形態４について説明する。図１１を参照して、実施の形態４における炭化珪素基板１は、基本的には実施の形態１における炭化珪素基板１と同様の構成を有し、同様の効果を奏する。しかし、実施の形態４における炭化珪素基板１は、ベース層１０とＳｉＣ層２０との間に中間層７０が形成されている点において、実施の形態１の場合とは異なっている。
より具体的には、中間層７０は、炭素を含むことにより導電体となっている。ここで、この中間層７０は、たとえば黒鉛粒子と難黒鉛化炭素とを含むものを採用することができる。また、中間層７０は、黒鉛粒子および難黒鉛化炭素を含む炭素の複合構造を有することが好ましい。
すなわち、実施の形態４における炭化珪素基板１においては、ベース層１０と、平面的に見て隣接する端面２０Ｂが隙間６０を形成するように並べて配置された複数のＳｉＣ層２０との間に、炭素を含むことにより導電体となっている中間層７０が配置されている。そして、ベース層１０とＳｉＣ層２０とは、この中間層７０により接続されている。この中間層７０の存在により、ベース層１０とＳｉＣ層２０とを積層した炭化珪素基板１を容易に作製することができる。
次に、実施の形態４における炭化珪素基板１の製造方法について説明する。図１２を参照して、実施の形態４における炭化珪素基板１の製造方法では、まず、工程（Ｓ１０）が実施の形態１の場合と同様に実施され、必要に応じて工程（Ｓ２０）が実施の形態１の場合と同様に実施される。
次に、工程（Ｓ２３）として接着剤塗布工程が実施される。この工程（Ｓ２３）では、図１３を参照して、たとえばベース基板１０の主面１０Ａ上にカーボン接着剤が塗布されることにより、前駆体層７１が形成される。カーボン接着剤として、たとえば樹脂と、黒鉛微粒子と、溶剤とからなるものを採用することができる。ここで、樹脂としては、加熱されることにより難黒鉛化炭素となる樹脂、たとえばフェノール樹脂などを採用することができる。また、溶剤としては、たとえばフェノール、ホルムアルデヒド、エタノールなどを採用することができる。さらに、カーボン接着剤の塗布量は、１０ｍｇ／ｃｍ２以上４０ｍｇ／ｃｍ２以下とすることが好ましく、２０ｍｇ／ｃｍ２以上３０ｍｇ／ｃｍ２以下とすることがより好ましい。また、塗布されるカーボン接着剤の厚みは１００μｍ以下とすることが好ましく、５０μｍ以下とすることがより好ましい。
次に、工程（Ｓ３０）として、積層工程が実施される。この工程（Ｓ３０）では、図１３を参照して、ベース基板１０の主面１０Ａ上に接触して形成された前駆体層７１上に接触するように、複数のＳｉＣ基板２０が端面２０Ｂ同士の間に隙間６０を有するようにマトリックス状に載置されて、積層基板が作製される。
次に、工程（Ｓ４２）として、プリベーク工程が実施される。この工程（Ｓ４２）では、上記積層基板が加熱されることにより、前駆体層７１を構成するカーボン接着剤から溶剤成分が除去される。具体的には、たとえば上記積層基板に対して厚み方向に荷重を負荷しつつ、積層基板を溶剤成分の沸点を超える温度域まで徐々に加熱する。この加熱は、クランプなどを用いてベース基板１０とＳｉＣ基板２０とが圧着されつつ実施されることが好ましい。また、できるだけ時間をかけてプリベーク（加熱）が実施されることにより、接着剤からの脱ガスが進行し、接着の強度を向上させることができる。
次に、工程（Ｓ４３）として、焼成工程が実施される。この工程（Ｓ４３）では、工程（Ｓ４２）において加熱されて前駆体層７１がプリベークされた積層基板が高温、好ましくは９００℃以上１１００℃以下、たとえば１０００℃に加熱され、好ましくは１０分以上１０時間以下、たとえば１時間保持されることにより前駆体層７１が焼成される。焼成時の雰囲気としては、アルゴンなどの不活性ガス雰囲気が採用され、雰囲気の圧力はたとえば大気圧とすることができる。これにより、前駆体層７１が導電体である炭素からなる中間層７０となる（図１３および図１１参照）。以上のプロセスにより、ベース層１０と、平面的に見て隣接する端面２０Ｂが隙間６０を形成するように並べて配置されたＳｉＣ層２０とを中間層７０により接続した実施の形態４における炭化珪素基板１を容易に製造することができる。
なお、上記実施の形態３および４においては、中間層としてアモルファスＳｉＣからなるものや炭素を含むものを例示したが、中間層はこれに限られず、たとえばこれらに代えて金属からなる中間層を採用することもできる。この場合、当該金属としてはシリサイドを形成することにより炭化珪素とオーミックコンタクト可能な金属、たとえばニッケルなどが採用されることが好ましい。
（実施の形態５）
次に、上記本発明の炭化珪素基板を用いて作製される半導体装置の一例を実施の形態５として説明する。図１４を参照して、本発明による半導体装置１０１は、縦型ＤｉＭＯＳＦＥＴ（Ｄｏｕｂｌｅ Ｉｍｐｌａｎｔｅｄ ＭＯＳＦＥＴ）であって、基板１０２、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５、酸化膜１２６、ソース電極１１１および上部ソース電極１２７、ゲート電極１１０および基板１０２の裏面側に形成されたドレイン電極１１２を備える。具体的には、導電型がｎ型の炭化珪素からなる基板１０２の表面上に、炭化珪素からなるバッファ層１２１が形成されている。基板１０２としては、上記実施の形態１〜４において説明した炭化珪素基板１を含む本発明の炭化珪素基板が採用される。そして、上記実施の形態１〜４の炭化珪素基板１が採用される場合、バッファ層１２１は、炭化珪素基板１のＳｉＣ層２０上に形成される。バッファ層１２１は導電型がｎ型であり、その厚みはたとえば０．５μｍである。また、バッファ層１２１におけるｎ型の導電性不純物の濃度はたとえば５×１０１７ｃｍ−３とすることができる。このバッファ層１２１上には耐圧保持層１２２が形成されている。この耐圧保持層１２２は、導電型がｎ型の炭化珪素からなり、たとえばその厚みは１０μｍである。また、耐圧保持層１２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０１５ｃｍ−３という値を用いることができる。
この耐圧保持層１２２の表面には、導電型がｐ型であるｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部においては、ｐ領域１２３の表面層にｎ＋領域１２４が形成されている。また、このｎ＋領域１２４に隣接する位置には、ｐ＋領域１２５が形成されている。一方のｐ領域１２３におけるｎ＋領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ＋領域１２４上にまで延在するように、酸化膜１２６が形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ＋領域１２４およびｐ＋領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。そして、基板１０２において、バッファ層１２１が形成された側の表面とは反対側の面である裏面にドレイン電極１１２が形成されている。
本実施の形態における半導体装置１０１においては、基板１０２として上記実施の形態１〜４において説明した炭化珪素基板１などの本発明の炭化珪素基板が採用される。ここで、上述のように、本発明の炭化珪素基板は、異種材料層が炭化珪素基板上に形成された場合でも、反りを抑制可能な炭化珪素基板となっている。そのため、半導体装置１０１は、特性の安定した半導体装置となっている。
次に、図１５〜図１９を参照して、図１４に示した半導体装置１０１の製造方法を説明する。図１５を参照して、まず、基板準備工程（Ｓ１１０）を実施する。ここでは、たとえば（０３−３８）面が主面となった炭化珪素からなる基板１０２（図１６参照）を準備する。この基板１０２としては、上記実施の形態１〜４において説明した製造方法により製造された炭化珪素基板１を含む上記本発明の炭化珪素基板が準備される。
また、この基板１０２（図１６参照）としては、たとえば導電型がｎ型であり、基板抵抗が０．０２Ωｃｍといった基板を用いてもよい。
次に、図１５に示すように、エピタキシャル層形成工程（Ｓ１２０）を実施する。具体的には、基板１０２の表面上にバッファ層１２１を形成する。このバッファ層１２１は、基板１０２として採用される炭化珪素基板１のＳｉＣ層２０上（図１、図８、図１１参照）に形成される。バッファ層１２１としては、導電型がｎ型の炭化珪素からなり、たとえばその厚みが０．５μｍのエピタキシャル層を形成する。バッファ層１２１における導電型不純物の濃度は、たとえば５×１０１７ｃｍ−３といった値を用いることができる。そして、このバッファ層１２１上に、図１６に示すように耐圧保持層１２２を形成する。この耐圧保持層１２２としては、導電型がｎ型の炭化珪素からなる層をエピタキシャル成長法によって形成する。この耐圧保持層１２２の厚みとしては、たとえば１０μｍといった値を用いることができる。また、この耐圧保持層１２２におけるｎ型の導電性不純物の濃度としては、たとえば５×１０１５ｃｍ−３といった値を用いることができる。
次に、図１５に示すように注入工程（Ｓ１３０）を実施する。具体的には、フォトリソグラフィおよびエッチングを用いて形成した酸化膜をマスクとして用いて、導電型がｐ型の不純物を耐圧保持層１２２に注入することにより、図１７に示すようにｐ領域１２３を形成する。また、用いた酸化膜を除去した後、再度新たなパターンを有する酸化膜を、フォトリソグラフィおよびエッチングを用いて形成する。そして、当該酸化膜をマスクとして、ｎ型の導電性不純物を所定の領域に注入することにより、ｎ＋領域１２４を形成する。また、同様の手法により、導電型がｐ型の導電性不純物を注入することにより、ｐ＋領域１２５を形成する。その結果、図１７に示すような構造を得る。
このような注入工程の後、活性化アニール処理を行なう。この活性化アニール処理としては、たとえばアルゴンガスを雰囲気ガスとして用いて、加熱温度１７００℃、加熱時間３０分といった条件を用いることができる。
次に、図１５に示すようにゲート絶縁膜形成工程（Ｓ１４０）を実施する。具体的には、図１８に示すように、耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５上を覆うように酸化膜１２６を形成する。この酸化膜１２６を形成するための条件としては、たとえばドライ酸化（熱酸化）を行なってもよい。このドライ酸化の条件としては、加熱温度を１２００℃、加熱時間を３０分といった条件を用いることができる。
その後、図１５に示すように窒素アニール工程（Ｓ１５０）を実施する。具体的には、雰囲気ガスを一酸化窒素（ＮＯ）として、アニール処理を行なう。アニール処理の温度条件としては、たとえば加熱温度を１１００℃、加熱時間を１２０分とする。この結果、酸化膜１２６と下層の耐圧保持層１２２、ｐ領域１２３、ｎ＋領域１２４、ｐ＋領域１２５との間の界面近傍に窒素原子が導入される。また、この一酸化窒素を雰囲気ガスとして用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニールを行なってもよい。具体的には、アルゴンガスを雰囲気ガスとして用いて、加熱温度を１１００℃、加熱時間を６０分といった条件を用いてもよい。
次に、図１５に示すように電極形成工程（Ｓ１６０）を実施する。具体的には、酸化膜１２６上にフォトリソグラフィ法を用いてパターンを有するレジスト膜を形成する。当該レジスト膜をマスクとして用いて、ｎ＋領域１２４およびｐ＋領域１２５上に位置する酸化膜の部分をエッチングにより除去する。この後、レジスト膜上および当該酸化膜１２６において形成された開口部内部においてｎ＋領域１２４およびｐ＋領域１２５と接触するように、金属などの導電体膜を形成する。その後、レジスト膜を除去することにより、当該レジスト膜上に位置していた導電体膜を除去（リフトオフ）する。ここで、導電体としては、たとえばニッケル（Ｎｉ）を用いることができる。この結果、図１９に示すように、ソース電極１１１およびドレイン電極１１２を得ることができる。なお、ここでアロイ化のための熱処理を行なうことが好ましい。具体的には、たとえば雰囲気ガスとして不活性ガスであるアルゴン（Ａｒ）ガスを用い、加熱温度を９５０℃、加熱時間を２分といった熱処理（アロイ化処理）を行なう。
その後、ソース電極１１１上に上部ソース電極１２７（図１４参照）を形成する。また、基板１０２の裏面上にドレイン電極１１２（図１４参照）を形成する。また、酸化膜１２６上にゲート電極１１０（図１４参照）を形成する。このようにして、図１４に示す半導体装置１０１を得ることができる。つまり、半導体装置１０１は、炭化珪素基板１のＳｉＣ層２０上にエピタキシャル層および電極を形成することにより作製される。そして、本実施の形態における半導体装置１０１の製造方法においては、異種材料層が基板上に形成された場合でも反りを抑制可能な本発明の炭化珪素基板が用いられるため、たとえば工程（Ｓ１３０）における露光不良の発生が抑制され、高い歩留まりで半導体装置１０１を製造することができる。
なお、上記実施の形態５においては、本発明の炭化珪素基板を用いて作製可能な半導体装置の一例として、縦型ＭＯＳＦＥＴに関して説明したが、作製可能な半導体装置はこれに限られない。たとえばＪＦＥＴ（Ｊｕｎｃｔｉｏｎ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ；接合型電界効果トランジスタ）、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ；絶縁ゲートバイポーラトランジスタ）、ショットキーバリアダイオードなど、種々の半導体装置が本発明の炭化珪素基板を用いて作製可能である。また、上記実施の形態５においては、（０３−３８）面を主面とする炭化珪素基板上に動作層として機能するエピタキシャル層を形成して半導体装置が作製される場合について説明したが、上記主面として採用可能な結晶面はこれに限られず、（０００１）面を含めて用途に応じた任意の結晶面を上記主面として採用することができる。
以下、本発明の実施例について説明する。本発明の炭化珪素基板上に異種材料層を形成し、本発明の炭化珪素基板による反りの抑制効果について確認する実験を行なった。
具体的には、上記実施の形態１と同様の方法で直径２インチ、厚み４００μｍの単結晶炭化珪素からなるベース基板上に、単結晶炭化珪素からなり平面形状が一辺１０ｍｍの正方形形状を有し、厚み４００μｍのＳｉＣ基板を２１枚並べて接合して本発明の炭化珪素基板を作製した。このとき、隣り合うＳｉＣ基板の端面同士の間には、幅１０μｍ以上１００μｍ以下の隙間を形成した（実施例）。
一方、比較のため、ベース基板と同じ平面形状のＳｉＣ基板とを接合した本発明の範囲外の炭化珪素基板についても同様の方法で作製した（比較例）。そして、実施例および比較例の炭化珪素基板のＳｉＣ基板（ＳｉＣ層）上に異種材料層として厚み３μｍのＷ（タングステン）膜を堆積させた。そして、Ｗ膜の形成の前後における炭化珪素基板の反り（ＳＯＲＩ）の大きさを測定した。ここで反り（ＳＯＲＩ）の大きさは、図２０を参照して、基板の主面９０の最小二乗面９１から基板の主面９０の最高点９２までの距離と最低点９３までの距離との合計値で定義される。したがって、反り（ＳＯＲＩ）の値は常に正の値となる。
Figure 2011077797
表１に示すように、実施例の基板は、比較例の基板に比べてＷ膜形成前の反りの大きさが抑制されるとともに、Ｗ膜形成による反りの増大も抑制されている。このことから、本発明の炭化珪素基板によれば、異種材料層が基板上に形成された場合でも、反りを抑制可能な炭化珪素基板を提供できることが確認された。
上記実施の形態５において説明したように、本発明の炭化珪素基板を用いて半導体装置を作製することができる。すなわち、本発明の半導体装置は、上記本発明の炭化珪素基板上に活性層としてのエピタキシャル層が形成されている。より具体的には、本発明の半導体装置は、上記本発明の炭化珪素基板と、当該炭化珪素基板上に形成されたエピタキシャル成長層と、当該エピタキシャル層上に形成された電極とを備えている。
今回開示された実施の形態および実施例はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。
本発明の炭化珪素基板は、半導体装置の製造プロセスにおける反りの発生を抑制することが求められる炭化珪素基板に、特に有利に適用され得る。
１ 炭化珪素基板、１０ ベース層（ベース基板）、１０Ａ 主面、１１ 原料基板、２０ ＳｉＣ層（ＳｉＣ基板）、２０Ａ 主面、２０Ｂ 端面、４０ アモルファスＳｉＣ層、４１ Ｓｉ層、６０ 隙間、７０ 中間層、７１ 前駆体層、８１ 第１ヒータ、８２ 第２ヒータ、１０１ 半導体装置、１０２ 基板、１１０ ゲート電極、１１１ ソース電極、１１２ ドレイン電極、１２１ バッファ層、１２２ 耐圧保持層、１２３ ｐ領域、１２４ ｎ＋領域、１２５ ｐ＋領域、１２６ 酸化膜、１２７ 上部ソース電極。

Claims (14)

  1. 炭化珪素からなるベース層（１０）と、
    前記ベース層（１０）上に平面的に見て並べて配置された単結晶炭化珪素からなる複数のＳｉＣ層（２０）とを備え、
    隣り合う前記ＳｉＣ層（２０）同士の間には隙間（６０）が形成されている、炭化珪素基板（１）。
  2. 前記隙間（６０）の幅は１ｍｍ以下である、請求の範囲第１項に記載の炭化珪素基板（１）。
  3. 前記隙間（６０）の深さは、前記炭化珪素基板（１）の厚みの２／３以下である、請求の範囲第１項に記載の炭化珪素基板（１）。
  4. 複数の前記隙間（６０）が形成されている、請求の範囲第１項に記載の炭化珪素基板（１）。
  5. 前記複数の隙間（６０）は、互いに交差することなく延在する少なくとも一対の隙間（６０）を含み、
    前記一対の隙間（６０）同士の間隔は５ｍｍ以上である、請求の範囲第４項に記載の炭化珪素基板（１）。
  6. 前記複数の隙間（６０）は、互いに交差する少なくとも一対の隙間（６０）を含んでいる、請求の範囲第４項に記載の炭化珪素基板（１）。
  7. 前記複数の隙間（６０）は、平面的に見て格子状に交差するように形成されている、請求の範囲第６項に記載の炭化珪素基板（１）。
  8. 前記ベース層（１０）の不純物密度は、前記ＳｉＣ層（２０）の不純物密度よりも大きくなっている、請求の範囲第１項に記載の炭化珪素基板（１）。
  9. 前記ベース層（１０）の不純物密度は１×１０１８ａｔｍ／ｃｍ３以上である、請求の範囲第１項に記載の炭化珪素基板（１）。
  10. 前記ＳｉＣ層（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）は、｛０００１｝面に対するオフ角が５０°以上６５°以下となっている、請求の範囲第１項に記載の炭化珪素基板（１）。
  11. 前記ＳｉＣ層（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１−１００＞方向とのなす角は５°以下となっている、請求の範囲第１０項に記載の炭化珪素基板（１）。
  12. 前記ＳｉＣ層（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）の、＜１−１００＞方向における｛０３−３８｝面に対するオフ角は−３°以上５°以下である、請求の範囲第１１項に記載の炭化珪素基板（１）。
  13. 前記ＳｉＣ層（２０）の前記ベース層（１０）とは反対側の主面（２０Ａ）のオフ方位と＜１１−２０＞方向とのなす角は５°以下となっている、請求の範囲第１０項に記載の炭化珪素基板（１）。
  14. 前記ＳｉＣ層（２０）の、前記ベース層（１０）とは反対側の主面（２０Ａ）は研磨されている、請求の範囲第１項に記載の炭化珪素基板（１）。
JP2011547362A 2009-12-25 2010-09-28 炭化珪素基板 Withdrawn JPWO2011077797A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009295212 2009-12-25
JP2009295212 2009-12-25
PCT/JP2010/066765 WO2011077797A1 (ja) 2009-12-25 2010-09-28 炭化珪素基板

Publications (1)

Publication Number Publication Date
JPWO2011077797A1 true JPWO2011077797A1 (ja) 2013-05-02

Family

ID=44195343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011547362A Withdrawn JPWO2011077797A1 (ja) 2009-12-25 2010-09-28 炭化珪素基板

Country Status (8)

Country Link
US (1) US20120161157A1 (ja)
EP (1) EP2518757A1 (ja)
JP (1) JPWO2011077797A1 (ja)
KR (1) KR20120112376A (ja)
CN (1) CN102741973A (ja)
CA (1) CA2776403A1 (ja)
TW (1) TW201131756A (ja)
WO (1) WO2011077797A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120124352A (ko) * 2010-02-05 2012-11-13 스미토모덴키고교가부시키가이샤 탄화규소 기판의 제조 방법
JP2012089639A (ja) * 2010-10-19 2012-05-10 Sumitomo Electric Ind Ltd 単結晶炭化珪素基板を有する複合基板
JP2013089937A (ja) * 2011-10-24 2013-05-13 Sumitomo Electric Ind Ltd 炭化珪素基板の製造方法および炭化珪素基板
US9029874B2 (en) * 2012-09-13 2015-05-12 Panasonic Intellectual Property Management Co., Ltd. Semiconductor device having a first silicon carbide semiconductor layer and a second silicon carbide semiconductor layer
US10062749B2 (en) * 2013-06-18 2018-08-28 Monolith Semiconductor Inc. High voltage semiconductor devices and methods of making the devices
KR102631767B1 (ko) * 2019-08-22 2024-02-01 주식회사 효산 디스플레이 제조용 기판 및 이의 제조 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187200A (ja) * 1997-09-05 1999-03-30 Toshiba Corp 半導体基板及び半導体装置の製造方法
JP2000277405A (ja) * 1999-03-29 2000-10-06 Meidensha Corp 半導体素子の製造方法
US6660084B1 (en) * 1999-09-06 2003-12-09 Sixon, Inc. Sic single crystal and method for growing the same
WO2001018872A1 (fr) * 1999-09-07 2001-03-15 Sixon Inc. TRANCHE DE SiC, DISPOSITIF A SEMI-CONDUCTEUR DE SiC, ET PROCEDE DE PRODUCTION D'UNE TRANCHE DE SiC
US7422634B2 (en) 2005-04-07 2008-09-09 Cree, Inc. Three inch silicon carbide wafer with low warp, bow, and TTV
JP2007180273A (ja) * 2005-12-28 2007-07-12 Toyota Central Res & Dev Lab Inc 半導体装置の製造方法
KR20090130017A (ko) * 2007-04-05 2009-12-17 스미토모덴키고교가부시키가이샤 반도체 장치 및 그 제조 방법
JP2009081352A (ja) * 2007-09-27 2009-04-16 Seiko Epson Corp 半導体基板の製造方法及び半導体基板

Also Published As

Publication number Publication date
EP2518757A1 (en) 2012-10-31
CA2776403A1 (en) 2011-06-30
KR20120112376A (ko) 2012-10-11
CN102741973A (zh) 2012-10-17
TW201131756A (en) 2011-09-16
US20120161157A1 (en) 2012-06-28
WO2011077797A1 (ja) 2011-06-30

Similar Documents

Publication Publication Date Title
JP5344037B2 (ja) 炭化珪素基板および半導体装置
WO2011046020A1 (ja) 炭化珪素基板の製造方法、炭化珪素基板および半導体装置
JP6218773B2 (ja) 半導体装置およびその製造方法
JP2011243770A (ja) 炭化珪素基板、半導体装置、炭化珪素基板の製造方法
WO2011052321A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011052320A1 (ja) 炭化珪素基板の製造方法および炭化珪素基板
WO2011077797A1 (ja) 炭化珪素基板
WO2010131571A1 (ja) 半導体装置
WO2011092893A1 (ja) 炭化珪素基板の製造方法
WO2012127748A1 (ja) 炭化珪素基板
JPWO2011074308A1 (ja) 炭化珪素基板
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
WO2011152089A1 (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
US20120241741A1 (en) Silicon carbide substrate
JP2011243771A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011071204A (ja) 半導体基板の製造方法
WO2011086734A1 (ja) 炭化珪素基板の製造方法
JP2011071195A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20131203