CN110518074B - 阴阳极交替的大电流GaN肖特基二极管及其制作方法 - Google Patents
阴阳极交替的大电流GaN肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN110518074B CN110518074B CN201910664067.8A CN201910664067A CN110518074B CN 110518074 B CN110518074 B CN 110518074B CN 201910664067 A CN201910664067 A CN 201910664067A CN 110518074 B CN110518074 B CN 110518074B
- Authority
- CN
- China
- Prior art keywords
- layer
- cathode
- anode
- epitaxial wafer
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 238000002161 passivation Methods 0.000 claims abstract description 48
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 26
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000000463 material Substances 0.000 claims description 53
- 238000005530 etching Methods 0.000 claims description 52
- 239000002184 metal Substances 0.000 claims description 46
- 229910052751 metal Inorganic materials 0.000 claims description 46
- 238000001259 photo etching Methods 0.000 claims description 32
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 26
- 238000004140 cleaning Methods 0.000 claims description 24
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 18
- 238000001704 evaporation Methods 0.000 claims description 17
- 230000008020 evaporation Effects 0.000 claims description 17
- 239000008367 deionised water Substances 0.000 claims description 13
- 229910021641 deionized water Inorganic materials 0.000 claims description 13
- 238000004151 rapid thermal annealing Methods 0.000 claims description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 10
- 229910052593 corundum Inorganic materials 0.000 claims description 10
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 10
- 239000007787 solid Substances 0.000 claims description 9
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 8
- 238000005566 electron beam evaporation Methods 0.000 claims description 8
- 229910052681 coesite Inorganic materials 0.000 claims description 5
- 229910052906 cristobalite Inorganic materials 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 238000001883 metal evaporation Methods 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052682 stishovite Inorganic materials 0.000 claims description 5
- 229910052905 tridymite Inorganic materials 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 238000009835 boiling Methods 0.000 claims description 4
- 238000001035 drying Methods 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 4
- 238000004506 ultrasonic cleaning Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 229910052594 sapphire Inorganic materials 0.000 claims description 2
- 239000010980 sapphire Substances 0.000 claims description 2
- 229910015844 BCl3 Inorganic materials 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005533 two-dimensional electron gas Effects 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000003780 insertion Methods 0.000 description 2
- 230000037431 insertion Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
- H01L29/66204—Diodes
- H01L29/66212—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种阴阳极交替的大电流GaN肖特基二极管器件，主要解决现有GaN肖特基二极管器件无法满足更大电流以及更大功率应用需求的问题，其自下而上包括：衬底(1)、高阻Buffer层(2)、AlGaN势垒层(3)、AlN插入层(4)和GaN层(5)；GaN层(5)上设有钝化层(6)和阴极(7)，钝化层(6)和阴极(7)上设有介质层(8)；高阻Buffer层、AlGaN势垒层、AlN插入层、GaN层、钝化层和介质层内贯穿有凹槽(9)，该凹槽上设有阳极(10)，且阴极和阳极采用阳极环与阴极环的同心交替嵌套结构。本发明提高了阳极利用率，增大了电流密度，可用于微波整流、限幅器、功率开关和功率转换电路。
Description
技术领域
本发明属于宽禁带半导体器件技术领域，具体涉及一种GaN肖特基二极管，可用于微波整流、限幅器、功率开关和功率转换电路。
背景技术
随着高效完备的功率转换电路和系统需求的日益增加，具有低功耗和高速特性的功率器件最近吸引了很多关注。功率电子器件如功率整流器和功率开关广泛应用于各个领域，然而，随着硅工艺的多年发展，硅基功率电子器件已经逐渐接近其理论极限。近年来以SiC和GaN为代表的第三带宽禁带隙半导体以其禁带宽度大、击穿电场高、热导率高和饱和电子漂移速度大等多方面性能优势在国际上引起了广泛的关注，相关研究成果不断被报道。
在多种基于宽禁带半导体材料的功率电子器件中，GaN肖特基二极管由于其优越特性近年来受到了广泛关注。其中环形凹槽结构的GaN肖特基二极管如图4所示，自其下而上包括：衬底、高阻Buffer层、AlN插入层、AlGaN势垒层和GaN层，GaN层上设有钝化层和阴极，钝化层和阴极上设有介质层；高阻Buffer层、AlN插入层、AlGaN势垒层、GaN层、钝化层和介质层内贯穿有凹槽，该凹槽上设有阳极,其中阴极和阳极的结构如图5所示：其中阳极位于凹槽之上，阴极位于GaN层上，阴极和阳极之间为钝化层和介质层，阴阳极间距为3μm－5μm。
该GaN肖特基二极管同时具有低开启电阻、高击穿电压和很小的反向恢复时间等优异特性，因此被广泛应用于微波整流电流、限幅器、功率开关等电路。但是随着人们对功率器件要求越来越高，常规环形凹槽GaN肖特基二极管难以满足需求。为了提高电流密度，阳极半径通常做的很大，这是因为常规环形凹槽GaN肖特基二极管的二维电子气是被刻断的，阳极金属与高阻Buffer层直接接触，所以实际上只有与二维电子气直接接触的部分会影响电流密度大小，即是阳极金属圆形的周长影响电流密度大小。但是，由于阳极半径实际起作用的只是与二维电子气直接接触的1－2μm这部分，因而这种结构的阳极大部分区域被浪费了，仍然无法满足高频以及功率器件的需求。
发明内容
本发明的目的在于针对上述现有环形凹槽的GaN肖特基二极管器件的电流无法满足高频及功率器件需求的不足，提出一种阴阳极交替的大电流GaN肖特基二极管以及制作方法，以提高阳极利用率，增大电流密度，满足GaN基电子器件在高频器件、功率器件领域的应用要求。
本发明的技术方案是这样实现的：
1.一种阴阳极交替的大电流GaN肖特基二极管，自下而上包括：衬底、高阻Buffer层、AlN插入层、AlGaN势垒层和GaN层，GaN层上设有钝化层和阴极，钝化层和阴极上设有介质层；高阻Buffer层、AlN插入层、AlGaN势垒层、GaN层、钝化层和介质层内贯穿有凹槽，该凹槽上设有阳极，其特征在于：
阳极采用以实心圆为中心，外部分布有多个阳极开口圆环；阴极采用分布在阳极环之间的多个阴极开口圆环，形成阳极环与阴极环的同心交替嵌套结构；
阳极环与阴极环之间的间距均为1μm－50μm，且最大开口圆环半径为90μm－120μm；中心的阳极实心圆半径为0.5μm－3μm，阳极圆环与阴极圆环宽度均为1μm－5μm。
作为优选，所述钝化层采用LP-SiN材料，厚度为20nm－30nm。
作为优选，所述介质层采用PE-SiN或Al2O3或SiO2材料。
作为优选，所述凹槽的深度为150nm－300nm。
作为优选，所述阴极，金属采用Ti/Al/Ni/Au材料、厚度为22/140/55/45nm；所述阳极金属采用W或Ni/Au或Mo/Au，金属厚度为150nm－300nm。
2.一种阴阳极交替的大电流GaN肖特基二极管制作方法，其特征在于：包括如下步骤：
1)对自下而上包括衬底、高阻Buffer层、AlN插入层、AlGaN势垒层和GaN层的外延片材料，依次使用丙酮、乙醇，去离子水进行超声清洗；
2)在清洗后的外延片材料上生长厚度为20nm－30nm的LP-SiN钝化层，并进行有机清洗，即先使用丙酮超声清洗2min－3min，之后在60℃恒温剥离液中煮10min－12min，再依次使用丙酮、乙醇，去离子水超声清洗3min－5min，最后用流动的去离子水清洗并用高纯氮气吹干；
3)将生长完LP-SiN钝化层的外延片材料进行光刻，获得阴极图形；用RIE刻蚀设备在阴极图形区域刻蚀掉LP-SiN钝化层，刻蚀深度为20nm－30nm；
4)将刻蚀完LP-SiN钝化层后的外延片材料放入E-Beam电子束蒸发台，以0.1nm/s－0.15nm/s的蒸发速率进行阴极电极制作，阴极金属依次选用Ti/Al/Ni/Au，厚度为22/140/55/45nm；在淀积完阴极金属后进行剥离，再使用RTP快速热退火炉在800℃－900℃条件下，进行30s的快速热退火处理，形成欧姆接触，获得阴极；
5)在完成阴极制作的外延片材料上生长介质层，介质层材料是PE-SiN、或Al2O3或SiO2材料；
6)将完成介质层生长淀积的外延片材料进行光刻，获得凹槽图形；用RIE刻蚀设备在凹槽图形区域刻蚀掉介质层、LP-SiN钝化层、GaN层、AlGaN层、AlN插入层及部分高阻Buffer层，形成凹槽，刻蚀总深度为150nm－300nm；
7)将完成凹槽刻蚀的外延片材料进行光刻，获得阳极图形；使用Sputter设备以0.05nm/s－0.1nm/s的蒸发速率进行阳极电极制作，阳极金属选用W或Ni/Au或Mo/Au，厚度为150nm－300nm；在淀积完阳极金属后进行剥离，得到完整的阳极；
8)将完成阳极制作的外延片材料进行光刻，获得阴极区域开孔图形；用RIE刻蚀设备在开孔图形区域刻蚀，去除阴极电极区域上的介质层；
9)将完成开孔的外延片材料进行光刻，获得互联图形，再使用电子束蒸发台以0.25nm/s－0.3nm/s的蒸发速率对外延片材料进行金属蒸发，金属选用Ti厚度为20nm－50nm，Au厚度为200nm－250nm；最后在引线电极金属蒸发完成后进行剥离引线电极，完成整个器件的制作。
本发明由于采用阴阳极交替环结构，相较于常规环形凹槽的GaN肖特基二极管，具有如下优点：
1.大大提高了阳极整体利用率，提高了电流密度，能满足大功率应用场景的需求。
2.有助于缩小芯片面积，降低芯片成本,利于制作大规模集成电路。
附图说明
图1是本发明GaN肖特基二极管的结构示意图；
图2是本发明中的阴极和阳极结构图；
图3是本发明的制作工艺流程图；
图4是现有GaN肖特基二极管的结构示意图；
图5是现有GaN肖特基二极管的阴极和阳极结构图。
具体实现方式
以下参照附图对本发明的实施例进行进一步详细描述，然而，本发明可以以许多不同的形式来实施，且不应该解释为局限于在此阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完全的，并将本发明的范围充分地传达给本领域技术人员。
参照图1，本发明阴阳极交替的大电流GaN肖特基二极管器件，自下而上包括：衬底1、高阻Buffer层2、AlN插入层3、AlGaN势垒层4、和GaN层5，GaN层5上设有钝化层6和阴极7，钝化层6和阴极7上设有介质层8；高阻Buffer层2、AlN插入层3、AlGaN势垒层4、GaN层5、钝化层6和介质层8内贯穿有凹槽9，该凹槽9上设有阳极10。
参照图2，所述其阴极和阳极采用同心交替嵌套结构，其阳极10以实心圆为中心，外部分布有多个阳极开口圆环，阴极7采用分布在阳极环之间的多个阴极开口圆环，形成阳极环与阴极环的同心交替嵌套结构，阳极环与阴极环之间的间距均为1μm－50μm，且最大开口圆环半径为90μm－120μm；中心的阳极实心圆半径为0.5μm－3μm，阳极圆环与阴极圆环宽度均为1μm－5μm。
所述衬底1采用为SiC或蓝宝石；高阻Buffer层2的厚度为3μm－4μm，C掺杂浓度为1018cm-3－1019cm-3；AlGaN势垒层3的厚度为25nm－30nm，其Al组份为20％－30％；AlN层4的厚度为1nm－2nm；GaN层5厚度为1nm－3nm；钝化层6采用LP-SiN材料，厚度为20nm－30nm；介质层8采用PE-SiN或Al2O3或SiO2材料；凹槽9的深度为150nm－300nm；阴极7采用Ti/Al/Ni/Au金属材料，厚度为22/140/55/45nm；阳极10采用W或Ni/Au或Mo/Au金属材料，厚度为150nm－300nm。
参照图3，本发明制作GaN肖特基二极管的方法给出如下三种实施例：
实施例1，制作阳极金属为W，衬底为SiC的GaN肖特基二极管。
步骤一：清洗外延片材料，。
本实例使用的外延片，其自下而上包括衬底、高阻Buffer层、AlN插入层、AlGaN势垒层和GaN层的外延片材料，其中衬底材料为SiC，高阻Buffer层的C掺杂浓度为1018cm-3，厚度为3μm，AlGaN势垒层的厚度为25nm，Al组份为20％，AlN插入层的厚度为1nm，GaN层厚度为1nm；
将上述外延片先使用丙酮超声清洗2min，再使用乙醇超声清洗2min，最后使用去离子水超声清洗3min。
步骤二：生长LP-SiN钝化层。
先将清洗完后的外延片放入LPCVD设备的腔体，设置腔体温度为750℃，在外延片生长厚度为20nm的LP-SiN钝化层；
再对生长完钝化层之后的外延片进行有机清洗，先使用丙酮超声清洗2min，然后在60℃恒温剥离液中煮10min，再依次使用丙酮、乙醇，去离子水依次超声清洗3min，最后用流动的去离子水清洗并用高纯氮气吹干。
步骤三：阴极区域刻蚀。
将生长完LP-SiN钝化层的外延片进行光刻，获得阴极图形；再将光刻完成后的外延片放入用RIE刻蚀设备，通入气体流量为10sccm的CF4，气体流量为15sccm的CHF3和气体流量为80sccm的He，刻蚀掉阴极图形区域的LP-SiN钝化层，刻蚀深度为20nm。
步骤四：阴极金属淀积。
将刻蚀完LP-SiN钝化层后的外延片放入E-Beam电子束蒸发台，以0.1nm/s的蒸发速率进行阴极电极制作，阴极依次选用Ti/Al/Ni/Au金属，厚度分别为22/140/55/45nm；在淀积完阴极金属后对外延片进行剥离，再使用RTP快速热退火炉在850℃条件下，进行30s的快速热退火处理，形成欧姆接触，获得阴极。
步骤五：介质层淀积。
在完成阴极制作的外延片上使用PECVD工艺生长厚度为200nm的PE-SiN介质层8,淀积温度为250℃。
步骤六：凹槽区域刻蚀。
将完成介质层生长淀积的外延片进行光刻，获得凹槽图形；再将光刻后的外延片放入RIE刻蚀设备，通入气体流量为10sccm的CF4,气体流量为15sccm的CHF3，气体流量为80sccme的He和气体流量为80sccm的BCl3，刻蚀掉在凹槽图形区域的介质层、LP-SiN钝化层、GaN层、AlGaN层、AlN插入层及部分高阻Buffer层，形成凹槽，刻蚀总深度为300nm。
步骤七：阳极金属淀积。
将完成凹槽刻蚀的外延片进行光刻，获得阳极图形；再将光刻完成后的外延片放入Sputter设备，以0.1nm/s的蒸发速率进行阳极电极制作，其选用厚度为300nm的W金属；在淀积完阳极金属后对外延片进行剥离，得到完整的阳极；再使用RTP快速热退火炉在N2氛围中进行450℃条件下，进行5min退火处理，其中阳极环与阴极环之间的间距均为1μm，且最大开口圆环半径为90μm，中心的阳极实心圆半径为0.5μm，阳极圆环与阴极圆环宽度均为1μm。
步骤八：互联金属开孔。
将完成阳极制作的外延片进行光刻，获得阴极区域开孔图形；再将光刻完成后的外延片放入RIE刻蚀设备，通入气体流量为10sccm的CF4,气体流量为15sccm的CHF3，气体流量为80sccme的He，在开孔图形区域刻蚀，去除阴极电极区域上的介质层。
步骤九：互联金属淀积。
将完成开孔的外延片进行光刻，获得互联图形，再使用电子束蒸发台以0.3nm/s的蒸发速率对外延片进行金属蒸发，互联金属选用Ti/Au，其厚度分别为20/200nm；最后在引线电极金属蒸发完成后进行剥离，完成整个器件的制作。
实施例2，制作阳极金属为Mo/Au，衬底为Al2O3的GaN肖特基二极管。
步骤1：清洗外延片材料。
本实例使用的外延片，其自下而上包括衬底、高阻Buffer层、AlN插入层、AlGaN势垒层和GaN层的外延片材料，其中衬底材料为Al2O3,高阻Buffer层的C掺杂浓度为1019cm-3，厚度为3.5μm，AlGaN势垒层的厚度为27.5nm，Al组份为25％，AlN插入层的厚度为1.5nm，GaN层厚度为2nm；
将上述外延片先使用丙酮超声清洗2min，然后使用乙醇超声清洗2min，最后使用去离子水超声清洗3min。
步骤2：在外延片上生长厚度为25nm的LP-SiN钝化层，并进行清洗，其实现工艺与实施例1的步骤二相同。
步骤3：阴极区域刻蚀。
3.1)将生长完LP-SiN钝化层的外延片进行以此进行光刻，获得阴极图形；再将光刻完成后的外延片放入用RIE刻蚀设备，通入气体流量为10sccm的CF4，气体流量为15sccm的CHF3和气体流量为80sccm的He；
3.2)刻蚀掉阴极图形区域的LP-SiN钝化层，刻蚀深度为25nm。
步骤4：阴极金属淀积。
本步骤的具体实现与实施例1的步骤四相同。
步骤5：介质层淀积。
将完成阴极制作的外延片放入ALD设备，设置其生长温度为300℃，生长100nm的Al2O3介质层。
步骤6：凹槽区域刻蚀。
6.1)将完成介质层生长淀积的外延片进行光刻，获得凹槽图形；再将光刻后的外延片放入RIE刻蚀设备，通入气体流量为10sccm的CF4,气体流量为15sccm的CHF3，气体流量为80sccme的He和气体流量为80sccm的BCl3；
6.2)刻蚀掉在凹槽图形区域的介质层、LP-SiN钝化层、GaN层、AlGaN层、AlN插入层及部分高阻Buffer层，形成总深度为150nm的凹槽9。
步骤7：阳极金属淀积。
7.1)将完成凹槽刻蚀的外延片进行光刻，获得阳极图形；
7.2)将完成光刻的外延片放入Sputter设备，以0.05nm/s的蒸发速率进行阳极电极制作，阳极选用Mo/Au金属，厚度为30/120nm；
7.3)在淀积完阳极金属后进行剥离，得到完整的阳极，再使用RTP快速热退火炉在N2氛围中进行450℃条件下进行5min退火处理，阳极环与阴极环之间的间距均为50μm，且最大开口圆环半径为120μm，中心的阳极实心圆半径为3μm，阳极圆环与阴极圆环宽度均为5μm。
步骤8：互联金属开孔。
8.1)将完成阳极制作的外延片进行光刻，获得阴极区域开孔图形；
8.2)将光刻完成后的外延片放入RIE刻蚀设备，通入气体流量为10sccm的CF4,气体流量为15sccm的CHF3，气体流量为80sccme的He，在开孔图形区域刻蚀，去除阴极电极区域上的介质层。
步骤9：互联金属淀积。
9.1)将完成开孔的外延片进行光刻，获得互联图形；
9.2)将完成光刻的外延片放入电子束蒸发台，以0.25nm/s的蒸发速率对外延片材料进行金属蒸发，互联金属选用Ti/Au，厚度分别为20/200nm，
9.3)在引线电极金属蒸发完成后进行剥离，完成整个器件的制作。
实施例3，制作阳极金属为Ni/Au，衬底为Al2O3的GaN肖特基二极管。
步骤A：清洗外延片材料。
本实例使用的外延片，其自下而上包括衬底、高阻Buffer层、AlN插入层、AlGaN势垒层和GaN层的外延片材料，其中衬底材料为Al2O3,高阻Buffer层的C掺杂浓度为1019cm-3，厚度4为μm，AlGaN势垒层的厚度为30nm,Al组份为30％，AlN插入层的厚度为2nm，GaN层厚度为3nm；
将上述外延片依次使用丙酮和乙醇超声清洗2min，再使用去离子水超声清洗3min。
步骤B：生长LP-SiN钝化层。
B1)将清洗完后的外延片放入LPCVD设备的腔体，设置其生长温度为750℃，生长厚度为30nm的LP-SiN钝化层；
B2)对生长完钝化层之后的外延片进行清洗和吹干：
首先，使用丙酮超声清洗2min，再在60℃恒温剥离液中煮10min，
接着，依次使用丙酮、乙醇，去离子水依次超声清洗3min，
然后，用流动的去离子水清洗
最后，用高纯氮气吹干。
步骤C：阴极区域刻蚀。
先将生长完LP-SiN钝化层的外延片进行光刻，获得阴极图形；
再将光刻完成后的外延片放入用RIE刻蚀设备，通入气体流量为10sccm的CF4，气体流量为15sccm的CHF3和气体流量为80sccm的He，刻蚀掉阴极图形区域LP-SiN钝化层，刻蚀深度为30nm。
步骤D：阴极金属淀积。
本步骤的具体实现与实施例1的步骤四相同。
步骤E：将完成阴极制作的外延片放入EBeam设备腔体，生长厚度为150nm的SiO2介质层。
步骤F：凹槽区域刻蚀。
F1)将完成介质层生长淀积的外延片进行光刻，获得凹槽图形；
F2)将光刻后的外延片放入RIE刻蚀设备，通入气体流量为10sccm的CF4,气体流量为15sccm的CHF3，气体流量为80sccme的He和气体流量为80sccm的BCl3，刻蚀掉在凹槽图形区域的介质层、LP-SiN钝化层、GaN层、AlGaN层、AlN插入层及部分高阻Buffer层，形成凹槽，刻蚀总深度为225nm。
步骤G：阳极金属淀积。
G1)对完成凹槽刻蚀的外延片进行光刻，获得阳极图形；
G2)将光刻完成的外延片放入Sputter设备，以0.1nm/s的蒸发速率进行阳极电极制作，阳极选用厚度为75/150nm Ni/Au金属；
G3)对淀积完阳极金属的外延片进行剥离，去除阳极图形外的金属，得到完整的阳极；
G4)采用RTP快速热退火炉在N2氛围中进行450℃条件下，进行5min退火处理，阳极环与阴极环之间的间距均为25μm，且最大开口圆环半径为105μm；中心的阳极实心圆半径为2μm，阳极圆环与阴极圆环宽度均为3μm。
步骤H：互联金属开孔。
H1)将完成阳极制作的外延片进行光刻，获得阴极区域开孔图形；
H2)将光刻完成后的外延片放入RIE刻蚀设备，通入气体流量为10sccm的CF4,气体流量为15sccm的CHF3，气体流量为80sccm的He，在开孔图形区域刻蚀，去除阴极电极区域上的介质层。
步骤I：互联金属淀积。
将完成开孔的外延片进行光刻，获得互联图形，再将完成光刻的外延片放入电子束蒸发台，以0.3nm/s的蒸发速率对外延片材料进行金属蒸发，互联金属选用Ti/Au，厚度分别为20/200nm；最后在引线电极金属蒸发完成后进行剥离，完成整个器件的制作。
以上描述仅是本发明的三个具体实例，并未构成对本发明的任何限制，显然对于本领域的专业人员来说，在了解本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修改和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。
Claims (10)
1.一种阴阳极交替的大电流GaN肖特基二极管，自下而上包括：衬底(1)、高阻Buffer层(2)、AlN插入层(3)、AlGaN势垒层(4)、和GaN层(5)，GaN层(5)上设有钝化层(6)和介质层(8)；AlN插入层(3)、AlGaN势垒层(4)、GaN层(5)、钝化层(6)和介质层(8)内贯穿有阴极(7)；高阻Buffer层(2)、AlN插入层(3)、AlGaN势垒层(4)、GaN层(5)、钝化层(6)和介质层(8)内贯穿有凹槽(9)，该凹槽(9)上设有阳极(10)，其特征在于：
阳极(10)采用以实心圆为中心，外部分布有多个阳极开口圆环；阴极(7)采用分布在阳极环之间的多个阴极开口圆环，形成阳极环与阴极环的同心交替嵌套结构；
阳极环与阴极环之间的间距均为1μm－50μm，且最大开口圆环半径为90μm－120μm；中心的阳极实心圆半径为0.5μm－3μm，阳极圆环与阴极圆环宽度均为1μm－5μm。
2.根据权利要求书1所述的二极管，其特征在于：衬底(1)采用为SiC或者蓝宝石。
3.根据权利要求书1所述的二极管，其特征在于：高阻Buffer层(2)的C掺杂浓度为1018cm-3－1019cm-3，厚度为3－4μm。
4.根据权利要求书1所述的二极管，其特征在于：
AlGaN势垒层(3)的厚度为25nm－30nm，其Al组份为20－30％；
AlN层(4)的厚度为1nm－2nm；
GaN帽层(5)厚度为1nm－3nm。
5.根据权利要求书1所述的二极管，其特征在于：
钝化层(6)，采用LP-SiN材料，厚度为20nm－30nm；
介质层(8)，采用PE-SiN或Al2O3或SiO2材料，厚度为100－200nm。
6.根据权利要求书1所述的二极管，其特征在于：凹槽(9)的深度为150nm－300nm。
7.根据权利要求书1所述的二极管，其特征在于:
阴极(7)，金属采用Ti/Al/Ni/Au材料、厚度为22/140/55/45nm；
阳极(10)，金属采用W或Ni/Au或Mo/Au，金属厚度为150nm－300nm。
8.一种权利要求1所述阴阳极交替的大电流GaN肖特基二极管的制作方法，其特征在于：包括如下步骤：
1)对自下而上包括衬底、高阻Buffer层、AlN插入层、AlGaN势垒层和GaN层的外延片材料，依次使用丙酮、乙醇，去离子水进行超声清洗；
2)在清洗后的外延片材料上生长厚度为20nm－30nm的LP-SiN钝化层，并进行有机清洗，即先使用丙酮超声清洗2min－3min，之后在60℃恒温剥离液中煮10min－12min，再依次使用丙酮、乙醇，去离子水超声清洗3min－5min，最后用流动的去离子水清洗并用高纯氮气吹干；
3)将生长完LP-SiN钝化层的外延片材料进行光刻，获得阴极图形；用RIE刻蚀设备在阴极图形区域刻蚀掉LP-SiN钝化层，刻蚀深度为20nm－30nm；
4)将刻蚀完LP-SiN钝化层后的外延片材料放入E-Beam电子束蒸发台，以0.1nm/s－0.15nm/s的蒸发速率进行阴极电极制作，阴极金属依次选用Ti/Al/Ni/Au，厚度为22/140/55/45nm；在淀积完阴极金属后进行剥离，再使用RTP快速热退火炉在800℃－900℃条件下，进行30s的快速热退火处理，形成欧姆接触，获得阴极；
5)在完成阴极制作的外延片材料上生长介质层，介质层材料是PE-SiN、或Al2O3或SiO2材料；
6)将完成介质层生长淀积的外延片材料进行光刻，获得凹槽图形；用RIE刻蚀设备在凹槽图形区域刻蚀掉介质层、LP-SiN钝化层、GaN层、AlGaN层、AlN插入层及部分高阻Buffer层，形成凹槽，刻蚀总深度为150nm－300nm；
7)将完成凹槽刻蚀的外延片材料进行光刻，获得阳极图形；使用Sputter设备以0.05nm/s－0.1nm/s的蒸发速率进行阳极电极制作，阳极金属选用W或Ni/Au或Mo/Au，厚度为150nm－300nm；在淀积完阳极金属后进行剥离，得到完整的阳极；
8)将完成阳极制作的外延片材料进行光刻，获得阴极区域开孔图形；用RIE刻蚀设备在开孔图形区域刻蚀，去除阴极电极区域上的介质层；
9)将完成开孔的外延片材料进行光刻，获得互联图形，再使用电子束蒸发台以0.25nm/s－0.3nm/s的蒸发速率对外延片材料进行金属蒸发，金属选用Ti厚度为20nm－50nm，Au厚度为200nm－250nm；最后在引线电极金属蒸发完成后进行剥离，完成整个器件的制作。
9.根据权利要求8所述的方法，其中2)中在清洗后的外延片材料上生长LP-SiN钝化层，其生长方法为LPCVD,生长温度为750℃。
10.根据权利要求8所述的方法，其中：
3)用RIE刻蚀设备在阴极图形区域刻蚀掉LP-SiN钝化层，其刻蚀气体为CF4，CHF3和He，流量分别为15/10/80sccm；
6)用RIE刻蚀设备在凹槽图形区域刻蚀掉介质层、LP-SiN钝化层、GaN层、AlGaN层、AlN插入层及部分高阻Buffer层，其刻蚀气体为CF4，CHF3，He和BCl3，流量分别为15/10/80/80sccm；
8)用RIE刻蚀设备在开孔图形区域刻蚀，其刻蚀气体为CF4，CHF3和He，流量分别为15/10/80sccm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910664067.8A CN110518074B (zh) | 2019-07-23 | 2019-07-23 | 阴阳极交替的大电流GaN肖特基二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910664067.8A CN110518074B (zh) | 2019-07-23 | 2019-07-23 | 阴阳极交替的大电流GaN肖特基二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110518074A CN110518074A (zh) | 2019-11-29 |
| CN110518074B true CN110518074B (zh) | 2021-02-02 |
Family
ID=68623345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910664067.8A Active CN110518074B (zh) | 2019-07-23 | 2019-07-23 | 阴阳极交替的大电流GaN肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110518074B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112331718B (zh) * | 2019-08-05 | 2022-02-22 | 苏州捷芯威半导体有限公司 | 一种半导体器件及其制备方法 |
| CN111816696B (zh) * | 2020-06-12 | 2022-07-22 | 中国电子科技集团公司第五十五研究所 | 一种自对准的GaN肖特基二极管及其制造方法 |
| CN112133762A (zh) * | 2020-08-28 | 2020-12-25 | 西安电子科技大学 | 一种基于ScAlN势垒层的肖特基二极管及其制备方法 |
| CN114023808A (zh) * | 2021-11-04 | 2022-02-08 | 西安电子科技大学 | 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5561371B2 (ja) * | 2010-10-20 | 2014-07-30 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US8772842B2 (en) * | 2011-03-04 | 2014-07-08 | Transphorm, Inc. | Semiconductor diodes with low reverse bias currents |
| CN104332504A (zh) * | 2014-07-08 | 2015-02-04 | 中山大学 | 一种GaN基异质结肖特基二极管器件及其制作方法 |
| JP6347685B2 (ja) * | 2014-07-08 | 2018-06-27 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| CN106298973A (zh) * | 2015-05-18 | 2017-01-04 | 北京大学 | 一种肖特基二极管的制作方法及肖特基二极管 |
-
2019
- 2019-07-23 CN CN201910664067.8A patent/CN110518074B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN110518074A (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110518074B (zh) | 阴阳极交替的大电流GaN肖特基二极管及其制作方法 | |
| US11222985B2 (en) | Power semiconductor device | |
| CN100511706C (zh) | 基于组份渐变GaN MISFET的GaN器件及制备方法 | |
| CN102610638B (zh) | 用于功率集成电路的SiC-BJT器件及其制作方法 | |
| CN103904135B (zh) | 肖特基二极管及其制造方法 | |
| CN104091835A (zh) | 一种氮化镓异质结肖特基二极管及其制备方法 | |
| CN110491932B (zh) | 氮化镓肖特基二极管及其制作方法 | |
| CN109755325A (zh) | 一种新型双槽型金属氧化物半导体势垒肖特基二极管结构及实现方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN115360235A (zh) | 一种氮化镓肖特基势垒二极管及其制造方法 | |
| CN106298977A (zh) | 二极管阳极结构、纵向二极管以及横向二极管 | |
| CN113555429A (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| CN110416318A (zh) | 一种氮化镓基二极管结构及其制备方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| CN115642177A (zh) | 基于Fin-MESFET栅结构HEMT及其制作方法 | |
| CN115312605A (zh) | 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 | |
| CN115377224A (zh) | 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法 | |
| CN108365017A (zh) | 一种横向氮化镓功率整流器件及其制作方法 | |
| CN114497186A (zh) | 金刚石/氧化镓异质pn结二极管的制备方法 | |
| CN110729351B (zh) | 大功率阴阳极环形叉指GaN准垂直pn结二极管及制备方法 | |
| CN205911315U (zh) | 混合阳极电极结构的GaN基肖特基二极管 | |
| CN216528896U (zh) | 一种基于氧化镓的半导体装置 | |
| CN115274845B (zh) | 一种凹陷式Fin-MESFET栅结构HEMT及制作方法 | |
| CN112838006B (zh) | 一种氮化镓pin二极管及其制备方法 | |
| WO2022141171A1 (zh) | 气体传感器的制备方法及气体传感器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |