JP2004200432A

JP2004200432A - 半導体装置及びその製造方法

Info

Publication number: JP2004200432A
Application number: JP2002367550A
Authority: JP
Inventors: Akira Ezaki; 朗江崎
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2002-12-19
Filing date: 2002-12-19
Publication date: 2004-07-15

Abstract

【課題】本発明は、装置特性を損なわず、且つ製造歩留り向上、およびブレード寿命の向上が可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１０の表面に素子部１１を形成した後、半導体基板１０の表面に格子状の溝１８を半導体基板１０厚さの途中まで形成する。次に、この素子部１１の直下の半導体基板１０を溝１８底を越える深さまで除去、凹部１９を形成し、素子部１１の直下を薄くし、それ以外の領域の基板厚を厚く維持する。その後、凹部１９を含む半導体基板１０の裏面全体に金属膜を形成し、この溝１８に到達するまで半導体基板１０の裏面を除去し、個々の半導体装置に分離する。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、特に極薄な半導体基板を有する半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】
パワーデバイス等ディスクリート製品には、半導体基板の一方の主表面に形成した電極と相対向する他の主表面に形成した電極との間に主電流を流す製品がある。すなわち、半導体基板の厚み方向に電流を流す構造となるので、半導体基板の厚さは電流損失等の装置特性に大きく影響することになる。これらの製品では、これらの装置特性を確保するために、半導体基板をできるだけ薄くすることが要求される。
【０００３】
まず、一般的な半導体装置の製造方法を図４を用いて説明する。図４（ａ）に示すように、半導体基板５０の一方の主表面（表面）にｐｎ接合、配線、電極等を含んだ素子部５１を形成する。次に、図４（ｂ）に示すように、素子部５１が形成された表面に粘着テープ５６を貼付けた後、図４（ｃ）に示すように、半導体基板５０の素子部５１と反対の他の主表面（裏面）をグラインダーラップ等の方法で研削して、一様に半導体基板を薄くする。その後、図４（ｄ）に示すように、半導体基板５０の裏面に例えばＡｕ等を積層した金属膜からなる裏面電極５３を形成した後、図４（ｅ）に示すように、例えばブレードを用いたダイサーで溝５８を形成して、個々の半導体装置５に分離する。
【０００４】
しかしながら、このような製造方法では、半導体基板を薄くして行くと強度が低下する問題が発生する。例えば、厚さが２００μｍ以下になると、製造工程中の治具や装置との接触等で半導体基板の破損する率が上昇する。また、半導体基板表面に形成した素子部５１の無機／金属／有機材料の応力等に抗することができなくなり、半導体基板に反りが発生し、極端な場合は割れることになる。
【０００５】
更に、厚さが１００μｍ以下になると半導体基板の強度はさらに低下し、反りが大きくなり、例えば表面に素子部を形成したウェーハ径１５０ｍｍで、半導体基板厚さ１００μｍでは反りは５ｍｍ、厚さ８０μｍでは反りは１０ｍｍ以上に達する。従って、このような半導体基板の強度が低く反りが大きくなると、このような方法で半導体装置を製造することは困難である。
【０００６】
更には、延性金属からなる裏面電極を一様に形成した後、ダイシングを行うことになるので、ダイシングブレードの寿命が短くなったり、半導体装置にクラックが入る等の歩留り低下の問題も発生する。
【０００７】
このような薄い半導体基板の損傷を効果的に防止する半導体装置の製造方法として、素子部形成後の半導体基板の表面に所定深さの溝を形成した後、素子部形成の表面に粘着テープを貼付け、半導体基板の裏面を一様に研削して薄くする。その後、半導体基板裏面全体にダイボンド接着層を形成した後に、半導体基板表面の粘着テープを剥離する時の曲げモーメントを利用して、溝底面部に亀裂を入れて分離するか、あるいは半導体基板の裏面を溝に到達するまで研削して、個々の半導体装置に分離する方法が提案されている（例えば、特許文献１参照。）。
【０００８】
この提案の内、個々の半導体装置に分離する方法としては、半導体基板を裏面から溝に到達するまで研削して個々に分離する方法が半導体基板の損傷を効果的に防止できるため実用的である。しかし、この方法によって、半導体装置を形成した場合、次のような問題が起こる。
【０００９】
まず、図５（ａ）に示すように、素子部７１が形成された半導体基板７０の表面に溝７８を形成する。次に、図５（ｂ）に示すように、素子部７１が形成された半導体基板７０の表面に粘着テープ７６を貼付け、図５（ｃ）に示すように、半導体基板７０の裏面をグラインダーラップ等の方法で溝７８に到達するまで一様に研削し、粘着テープに貼付けた状態で個々の半導体装置に分離する。その後、図５（ｄ）に示すように、半導体基板７０の裏面側に例えばスパッタ法あるいは蒸着法でＡｕ等の金属を積層した裏面電極７３を形成した後、図５（ｅ）に示すように、粘着テープを剥がすことによって、個々の半導体装置７に分離する。
【００１０】
しかしながら、この製造方法では、図５（ｄ）に示すように溝７８に沿って裏面電極７３が半導体装置側面にも形成されてしまうために、半導体装置側面を通してのショートやリーク電流の増加を引き起こすことになる。
【００１１】
また、半導体基板表面の垂直方向に電流を流す半導体装置においては、基板を薄くすることは最も重要な特性対策の一つであるが、半導体基板を薄くすることによって起こる反りや強度低下を防ぐ構造として、半導体装置に分離する領域（ペレタイジング領域）あるいは半導体基板の周辺部に所定の厚みを確保する方法が提案されている（例えば、特許文献２参照。）。
【００１２】
しかし、この提案の方法では、Ｎｉ電極を両面に形成してからブレードダイシングを行う方法のため、前述のダイシングブレードの寿命低下やチップクラックの発生が避けられない。
【００１３】
【特許文献１】
特公平５−５４２６２号公報（第２−３頁、第１図）
【００１４】
【特許文献２】
特開平１０−５０７１８号公報（第２−３頁、図１）
【００１５】
【発明が解決しようとする課題】
上記したように一般的な製造方法では、半導体基板の基板強度が低下するためにその製造工程において反りや割れが発生する。
【００１６】
また、特許文献１の製造方法は、半導体基板の裏面に電極を形成してない半導体装置の場合に割れ等を防ぐ有効な方法である。しかし、裏面電極が必要な半導体装置では、個々に分離してから、裏面に電極を形成することになるために、分離のための溝に沿って電極金属が付着してしまい、装置特性悪化の原因となる。
【００１７】
一方、特許文献２の製造方法では、個々に半導体装置を分離する際、半導体基板の裏面に形成した金属電極を同時にブレードダイシングするために、ブレードの寿命が短くなったり、半導体装置にクラックが入る等により歩留りが低下する。
【００１８】
本発明は、上記問題に鑑みてなされたもので、特性を損なわず、且つ製造歩留り向上、およびブレード寿命の向上が可能な半導体装置及びその製造方法を提供することを目的とする。
【００１９】
【課題を解決するための手段】
上記目的を達成するために、本発明の半導体装置の製造方法は、半導体基板の相対向する二つの主表面の一方の主表面に素子部を形成する第１工程と、この第１工程後に前記半導体基板の一方の主表面に格子状の溝を半導体基板厚さの途中まで形成する第２工程と、この第２工程後に前記素子部の直下の半導体基板の他の主表面に前記溝底を越える深さの凹部を形成する第３工程と、この第３工程後に前記凹部表面を含む半導体基板の他の主表面全体に金属膜を形成する第４工程と、この第４工程後に前記溝底に到達するまで半導体基板の他の主表面を除去し、個々の半導体装置に分離する第５工程とを有することを特徴とする。
【００２０】
本発明によれば、素子部の直下に凹部を形成することにより半導体基板厚さを薄くして、装置特性を達成するようにしている。また、半導体装置に分離するペレタイジング領域には、凹部を形成しないで基板厚を厚く維持して基板強度を確保しているため、製造工程中における反りや割れの発生を抑制できる。更に、電極金属にブレードを当接することがないので、クラック等による製造歩留の低下を抑制でき、また、ブレードの寿命向上を図ることできる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２２】
（第１の実施の形態）
本発明の第１の実施の形態を図１および図２を参照して説明する。図１および図２は、第１の実施の形態に係る半導体装置の製造方法を工程順に示す模式的な断面図である。この第１の実施の形態は、半導体基板の裏面除去の方法に、研削およびドライエッチングを使用する方法である。
【００２３】
まず、図１（ａ）に示すように、例えば６２５μm厚の半導体基板１０の一方の主表面、例えば表面にｐｎ接合、配線、電極、保護膜等からなる素子部１１を形成する。
【００２４】
次に、図１（ｂ）に示すように、素子部１１の反対側に位置する半導体基板１０の他の主表面、例えば裏面に粘着テープ１５を貼付けて、予めダイシング用に確保した領域、すなわちペレタイジング領域に素子部１１側からダイサーのブレードを当接させ、半導体基板１０に格子状に例えば３００μｍの深さまで溝１８を形成する。
【００２５】
そして、図１（ｃ）に示すように、半導体基板１０の表面に粘着テープ１６を貼付けた後、半導体基板１０裏面の粘着テープ１５を除去して、半導体基板１０裏面を露出させる。なお、半導体基板１０が十分な強度を保っている場合は、表裏面の粘着テープの貼付／除去の順序は逆でも差し支えない。
【００２６】
次に、図１（ｄ）に示すように、半導体基板１０をグラインダーラップ装置に装着して、半導体基板１０の裏面にグラインダーを当接させ、例えば溝１８底部の厚さが１０〜５０μｍになるように一様に半導体基板１０の裏面を研削し、半導体基板１０を薄くする。この状態では、それぞれの半導体装置は溝１８底部の半導体基板１０部分で連結されている。
【００２７】
そして、図１（ｅ）に示すように、半導体基板１０の裏面全体にフォトレジストを塗布した後、フォトリソグラフィー技術により、フォトレジストをパターニングして、溝１８で囲まれた素子部１１の直下の半導体基板１０の裏面部分における凹部形成予定領域に開口を有するマスク２０を形成する。そして、ドライエッチング装置に装着し、マスク２０をマスクとして、半導体基板１０の裏面の凹部形成予定領域の裏面部分を、溝１８底部を越える深さまでエッチング除去して基板表面までの残しの基板厚さ１００μｍの凹部１９を形成する。
【００２８】
ここで、凹部が半導体基板１０の周囲に掛からないようにすることが重要である。半導体基板１０の周囲に凹部が掛かると、そこから基板にチッピングや割れが発生し易くなる。また、凹部は必要最小限に留め、ペレタイジングの連なった領域は半導体基板厚みを確保するようにする。また、マスク２０はフォトレジストに代えてアルミナあるいはチタン材等からなるハードマスクを半導体基板１０に密着させて使用してもよい。更に、凹部の形成においては、ハロゲン元素を含むガス等によるドライエッチング装置を使用したが、イオンや電子等のビームを用いてもよく、また、レーザ等の光でアシストしてエッチング行う方法等を使用してもよい。あるいは、チッ化珪素やアルミナセラミクス等の粉粒体を空気や他の気体に混ぜて噴射して加工する噴射加工法等を使用しても差し支えない。
【００２９】
次に、図２（ａ）に示すように、マスク２０を除去した後、凹部１９の表面を含む半導体基板１０の裏面全体にスパッタ法あるいは蒸着法等を用いて、Ａｕ等からなる金属膜を積層して裏面電極１３とする。
【００３０】
そして、図２（ｂ）に示すように、半導体基板１０の裏面を通常のポリッシングあるいはＣＭＰ（化学的機械研磨）により、溝１８に到達するまで除去して、個々の半導体装置１に分離する。また、この半導体基板１０の裏面の除去法として、図１（ｄ）で示すような、グラインダーラップ法による研削とポリシング等を組合せてもよい。
【００３１】
最後に、図２（ｃ）に示すように、半導体基板１０表面における粘着テープ１６を除去して、個々の半導体装置１を得る。
【００３２】
個々に分離された半導体装置１は、凹部１９の厚さは薄く、溝１８周辺領域は厚く、凹部１９の表面に裏面電極１３が形成された構造となっている。
【００３３】
そして、実装工程のマウント装置に供給する場合には、一般的に図２（ｄ）に示すように、半導体装置１の裏面電極１３側に粘着テープ１７を貼付する。手順は、図２（ｂ）の状態で半導体基板１０の裏面側に粘着テープ１７を貼付けた後、表面側の粘着テープ１６を除去する。また、必要に応じて、粘着テープ１７を引き伸ばして、半導体装置１の間隔を広げる場合もある。
【００３４】
以上のような本実施の形態の製造方法では、素子部の直下に凹部を形成することにより半導体基板厚さを薄くしているので、所定の装置特性を達成することができる。また、半導体基板表面に予め溝を形成しておき、最後に溝底部に達するように半導体基板裏面を除去することにより、個々の半導体装置に分離するため、ブレードによる切断分離する時に起こる半導体装置裏面のチッピング等の発生を抑えることができる。
【００３５】
更に、素子部の直下に凹部を形成することにより半導体基板厚さを薄くして、ペレタイジング領域を含むそれ以外の領域の半導体基板厚さを厚く維持し、基板強度を確保しているために、製造工程中における反りや割れ等を防止でき、更にまた、予め形成した溝は、裏面電極形成時点ではその底部が閉じているために、溝に沿って金属膜が付着することはなく、半導体装置側面を通してのショートやリーク電流の増加の心配はない。
【００３６】
更にまた、ダイシングブレードは半導体基板表面より基板厚さの途中まで溝を形成するために用いられるだけであり、Ａｕ等の延性金属を同時に切断する場合に比較して、ブレードの切れ味が良好な状態を長く維持することができ、ブレードの寿命向上を図ることができる。
【００３７】
更にまた、本実施の形態の製造方法により得られた半導体装置では、素子部の直下の半導体基板厚さが薄く形成されているので、所定の装置特性が得られる。そして、素子部を取囲む領域の半導体基板厚さを厚く維持し、基板強度を確保しているために、割れ等を防止できる。また、裏面電極は、凹部内にのみ形成されるために、半導体装置側面を通してのショートやリーク電流の増加の心配はない。
【００３８】
（第２の実施の形態）
次に、本発明の第２の実施の形態を図３を参照して説明する。図３は、第２の実施の形態による半導体装置の製造方法を工程順に示す模式的な断面図である。この第２の実施の形態は、半導体基板の裏面除去を、ドライエッチング法を主体にして行い、グラインダーラップ等の機械的な研削や研磨を極力使わない方法である。その製造工程の多くは、第１の実施の形態と同じなので、異なる工程を中心に図示して説明する。
【００３９】
まず、半導体基板３０の表面にｐｎ接合、配線、電極、保護膜等からなる素子部３１を形成した後、半導体基板３０の裏面に粘着テープ（図示略）を貼付け、半導体基板３０の表面のペレタイジング領域に、例えば裏面より１０〜５０μｍ浅い位置まで格子状の溝３８を形成したものを用意する。次に、図３（ａ）に示すように、半導体基板３０の表面に粘着テープ３６を貼付けて、半導体基板３０の裏面の粘着テープを除去する。
【００４０】
更に、溝３８で囲まれた素子部３１の直下の半導体基板３０の裏面部分における凹部形成予定領域に開口を有するマスク４０を形成した後、ドライエッチング装置に装着し、マスク４０をエッチングマスクとして、半導体基板３０の裏面の凹部形成予定領域の裏面部分を、溝３８底部を越える深さまでエッチング除去して基板表面までの残しの基板厚さ１００μｍの凹部３９を形成する。
【００４１】
次に、図３（ｂ）に示すように、マスク４０を除去した後、凹部３９の表面を含む半導体基板３０の裏面全体にスパッタ法あるいは蒸着法等を用いて、Ａｕ等からなる金属膜を積層して裏面電極３３とする。
【００４２】
そして、図３（ｃ）に示すように、半導体基板３０の裏面を通常のポリッシングあるいはＣＭＰ（化学的機械研磨）、または研削等により、素子部３１と対向する基板裏面側から切り溝３８に到達するまで除去して、個々の半導体装置が分離した状態とする。
【００４３】
この後は、図２（ｃ）に示した場合と同様に、半導体基板３０の表面の粘着テープ３６を除去すれば、個々の半導体装置３を得る。
【００４４】
個々に分離された半導体装置３は、凹部３９の厚さは薄く、溝３８周辺部分は厚く、凹部３９の表面に裏面電極３３が形成された構造となっている。
【００４５】
本実施の形態の特徴は、凹部３９の厚さは薄くして、それ以外の溝３８周辺領域等の厚さを半導体基板３０の元の厚さの８０〜９５％にすることが可能となり、第１の実施の形態に比較して、半導体基板の強度を更に強く維持することができる。
【００４６】
本実施の形態の製造方法では、第１の実施の形態の効果の他に、半導体基板厚さをより厚く残しているために、半導体基板の強度は強く、反りや割れの発生率を更に低く抑えることができる。また、第１の実施の形態におけるグラインダーラップによる半導体基板を薄くする工程を省略し、素子部の直下の半導体基板厚さをドライエッチングにより制御しているので、工程短縮が可能となり、他に、割れ、ゴミ付着等の歩留り低下要因を減少させることができる。
【００４７】
本実施の形態の製造方法による半導体装置においても、第１の実施の形態と同様な効果が得られる。
【００４８】
本発明は、上述した第１および第２の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で、種々、変形して実施することができる。
【００４９】
例えば、半導体基板の裏面を除去する方法には、研削、研磨、ＣＭＰ、エッチング等があり、エッチングについても、薬液を使用したウエットエッチング、ガスを使用したドライエッチングがあり、ドライエッチングの中には、プラズマ放電と電界・磁場を組合せた反応性イオンエッチングや光アシスト性のエッチング等があり、基板の機械的強度と薄化の効率等を考慮して、様々に組み合わせて実施してもよいことは勿論である。
【００５０】
【発明の効果】
本発明によれば、素子部直下に凹部を形成して基板厚さを薄くし、且つ、ペレタイジング領域を含むそれ以外の領域には凹部を形成しないで基板厚さを確保しているので、所望の装置特性を達成するとともに、歩留り向上が図れる。また、裏面の電極金属をブレードにより切断することがないので、ブレード寿命の向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る半導体装置の製造方法を模式的に示す断面図。
【図２】本発明の第１の実施の形態に係る半導体装置の製造方法を模式的に示す断面図。
【図３】本発明の第２の実施の形態に係る半導体装置の製造方法を模式的に示す断面図。
【図４】従来の半導体装置の製造方法を模式的に示す断面図。
【図５】従来の半導体装置の製造方法を模式的に示す断面図。
【符号の説明】
１、３、５、７半導体装置
１０、３０、５０、７０半導体基板
１１、３１、５１、７１素子部
１３、３３、５３、７３裏面電極
１５、１６、１７、３６、５６、７６粘着テープ
１８、３８、５８、７８溝
１９、３９凹部
２０、４０マスク

Claims

半導体基板の相対向する二つの主表面の一方の主表面に素子部を形成する第１工程と、
この第１工程後に前記半導体基板の一方の主表面に格子状の溝を半導体基板厚さの途中まで形成する第２工程と、
この第２工程後に前記素子部の直下の半導体基板の他の主表面に前記溝底を越える深さの凹部を形成する第３工程と、
この第３工程後に前記凹部表面を含む半導体基板の他の主表面全体に金属膜を形成する第４工程と、
この第４工程後に前記溝底に到達するまで半導体基板の他の主表面を除去し、個々の半導体装置に分離する第５工程と、
を有することを特徴とする半導体装置の製造方法。
前記第２工程と第３工程との間に、前記溝底に到達する直前まで半導体基板の他の主表面全体を除去する第６工程を加えることを特徴とする請求項１に記載の半導体装置の製造方法。
前記素子部は少なくとも１つのｐｎ接合を有することを特徴とする請求項１または２に記載の半導体装置の製造方法。
前記第２、第４、第５、または第６工程において、前記半導体基板の一方の主表面は粘着テープで覆われていることを特徴とする請求項１または２に記載の半導体装置の製造方法。
前記第３工程は、凹部形成予定領域以外の前記半導体基板の他の主表面をマスクしておき、ドライエッチングあるいは噴射加工により凹部を形成することを特徴とする請求項１または２に記載の半導体装置の製造方法。
半導体基板の相対向する二つの主表面の一方の主表面に形成された素子部と、
前記素子部の直下の半導体基板の他の主表面に形成された凹部と、
前記凹部の表面にのみ形成された金属膜と、
を有することを特徴とする半導体装置。