JP2006156567A - 表面保護テープおよび半導体装置の製造方法 - Google Patents

表面保護テープおよび半導体装置の製造方法 Download PDF

Info

Publication number
JP2006156567A
JP2006156567A JP2004342523A JP2004342523A JP2006156567A JP 2006156567 A JP2006156567 A JP 2006156567A JP 2004342523 A JP2004342523 A JP 2004342523A JP 2004342523 A JP2004342523 A JP 2004342523A JP 2006156567 A JP2006156567 A JP 2006156567A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
protection tape
surface protection
base material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004342523A
Other languages
English (en)
Inventor
Masashi Ogawa
将志 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004342523A priority Critical patent/JP2006156567A/ja
Publication of JP2006156567A publication Critical patent/JP2006156567A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06555Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract


【課題】 製造が容易であり、半導体ウェハに汚染部分を発生させることなく、裏面研削工程から絶縁膜形成工程および裏面配線形成工程まで一貫して使用できる表面保護テープを提供する。
【解決手段】 半導体ウェハ24に貼付される表面保護テープ21は、基材層22と粘着剤層23とを含み、基材層22には、粘着剤層23と接する側の面と反対側の面に切込部25が形成される。このような切込部25が基材層22に形成されると、曲率を有する半導体ウェハ24の周縁部にまで表面保護テープを粘着させることができ、エッチング液などの溶液の回り込みによる半導体ウェハの汚染を防止できる。
【選択図】 図1

Description

本発明は、表面保護テープおよび半導体装置の製造方法に関する。
コンピュータ、通信機器などの電子機器には、多数のトランジスタ、抵抗などの素子が半導体基板上に集積形成される半導体装置が搭載される。このような半導体装置の性能は、電子機器全体としての性能に大きく影響する。
近年では、半導体装置は携帯電話機などの携帯情報機器に代表される電子機器にも搭載される。このような携帯情報機器などの電子機器は、小型化および軽量化が要求されており、電子機器に搭載される半導体装置についても、小型化および高密度化が図られている。半導体装置を小型化および高密度化するために、複数の半導体装置を積層したマルチチップ半導体装置が提案されている(たとえば、特許文献1参照)。マルチチップ半導体装置は、平面面積が小さく、構造が単純で、かつ厚みが薄いので、さらに開発が進められている。
図12は、マルチチップ半導体装置1の構成の一例を簡略化して示す断面図である。マルチチップ半導体装置1は、複数(図12においては3つ)のチップ2が積層されて構成される。各チップ2は、それぞれ、表面に不図示の素子が集積形成された半導体基板3と、半導体基板3上に集積形成された素子の表面に形成される層間絶縁膜4と、半導体基板3を貫通する貫通孔内に形成され、チップ2同士を電気的に接続する埋込み電極5とを含む。半導体基板3と埋込み電極5との間には、側壁絶縁膜6が形成され、半導体基板3と埋込み電極5とが絶縁されるようになっている。半導体基板3の層間絶縁膜4が設けられる側と反対側には、裏面絶縁膜7が形成される。このようなマルチチップ半導体装置1では、各チップ2に設けられる埋込み電極5と、埋込み電極5同士を接続するバンプ電極8とによって、チップ2同士が電気的に接続される。
図13は、マルチチップ半導体装置1に含まれるチップ2の製造手順を示すフローチャートである。手順s1では、ウェハ状の半導体基板3表面に素子を集積形成し、該集積形成された素子の表面に層間絶縁膜4を形成する。手順s2では、半導体基板3の素子が形成される側の面(以後、主面と呼ぶことがある)に、半導体基板3を貫通しない非貫通孔を形成し、半導体基板3の非貫通孔を臨む内壁に側壁絶縁膜6および埋込み電極5を形成する。手順s3では、ウェハ状の半導体基板3の主面に、表面保護テープを貼付する。手順s4では、半導体基板3の主面と反対側の面(以後、裏面と呼ぶことがある)を研削して後退させ、埋込み電極5を半導体基板3の裏面において外方に露出させる。手順s5では、半導体基板3の裏面に裏面絶縁膜7を形成する。手順s6では、裏面絶縁膜7が形成された半導体基板3に、裏面配線を形成する。手順s7では、上記のようなウェハ状の半導体基板3の裏面にダイシングテープを貼付して主面から表面保護テープを剥離した後、ダイシングしてチップ2を切り出す。
手順s4の半導体基板3の裏面を研削する裏面研削工程においては、生産性が高く、研削品質が安定しているという理由から、ウェハ状の半導体基板3(以後、半導体ウェハと呼ぶことがある)の主面をステージに真空吸着させ、裏面を砥石などで機械的に研磨する方法が用いられる。さらに、最終的に半導体ウェハの厚さを、たとえば300μm以下とする場合、抗折強度の向上および研磨時に生じた破砕層の除去の目的で、半導体ウェハに化学的なエッチングを行う場合がある。このようなエッチング工程を含む裏面研削工程を行う前には、手順s3の表面保護テープ貼付工程が行われ、半導体ウェハおよび半導体ウェハに形成される素子を保護するための表面保護テープが半導体ウェハの主面に貼り付けられる。
図14は、従来の表面保護テープ12が半導体ウェハ11に貼付された状態を示す断面図である。表面保護テープ12は、樹脂などを主成分とする基材層13および基材層13に接して設けられる粘着剤層14からなり、粘着剤層14が円板形状の半導体ウェハ11の主面に粘着される。
表面保護テープ12は、半導体ウェハ11に形成される素子により生じる主面の凹凸を吸収するとともに、研磨によって発生した研磨屑、エッチング液などにより生じる半導体ウェハ11主面および半導体ウェハ11主面に形成される素子の汚染および破損を防止することができる。また半導体ウェハ11に表面保護テープ12を貼付することによって、研磨されて薄型化した半導体ウェハ11の取扱が容易となり、取扱性が向上する。しかしながら、このような従来の表面保護テープ12には、次のような問題がある。
図15は、従来の表面保護テープ12の問題点を説明する図である。半導体ウェハ11を作製する際には、インゴットから半導体ウェハ11を切断した後、半導体ウェハ11の周縁部が割れることを防ぐために、ベベリングと呼ばれる面取り研削が施される。ベベリングを施された半導体ウェハ11の周縁部は、半導体ウェハ11の厚み方向中央部が、半導体ウェハ11の半径方向外方に略放物線状に突出するような曲面を有する形状となっている。このため半導体ウェハ11に表面保護テープ12を貼付すると、半導体ウェハ11周縁部において表面保護テープ12が半導体ウェハ11に接着されずに浮き上がる状態となる。したがって、半導体ウェハ11を機械研磨した後エッチングを行うと、表面保護テープ12の浮き上がった部分15からエッチング液が回り込み、半導体ウェハ11と表面保護テープ12との間隙にエッチング液がしみ込むことによって、半導体ウェハ11に汚染部分16が発生するという問題が生じる。
また半導体ウェハ11には、裏面絶縁膜形成工程s5および裏面配線形成工程s6においても表面保護テープ12がそのまま貼付されている。したがって、裏面絶縁膜形成工程および裏面配線形成工程に使用する絶縁膜塗布液、メッキ液、剥離液なども、前述のエッチング液と同様に、汚染部分16が発生する原因となる。
上記のような汚染部分16の発生をなくすために、半導体ウェハ11の周縁部まで表面保護テープ12を粘着させる方法がいくつか提案されている。たとえば、粘着剤層14の粘着力を高くすることによって、半導体ウェハ11周縁部まで表面保護テープ12を粘着させる方法が提案されている。しかしながらこの方法では、表面保護テープの剥離性が悪くなり、ダイシング工程s7において表面保護テープ12の一部が剥離されずに残り、粘着剤層14の成分によって半導体ウェハ11が汚染されてしまう恐れがある。
また他の方法としては、基材層13に柔軟性を持たせることによって、半導体ウェハ11周縁部まで表面保護テープ12を粘着させる方法がある。しかしながらこの方法のように、表面保護テープ12を半導体ウェハ11周縁部まで貼付できるほどの柔軟性を基材層13に持たせると、柔軟性が高くなりすぎて、研磨されて薄型化した半導体ウェハ11の取扱性が低下してしまうという問題が発生する。
そこで、半導体ウェハの汚染部分発生の問題を解決する表面保護テープとして、保護層、保護層と半導体ウェハとを粘着する粘着剤層、補強層、および補強層と保護層とを粘着する粘着剤層の4層からなる表面保護テープが提案されている(たとえば、特許文献2参照)。
特許文献2に開示の表面保護テープは、裏面研磨時において、半導体ウェハ主面の素子による凹凸を吸収する補強層と、エッチング時ならびに裏面絶縁膜および裏面配線時においてエッチング液などが回り込まないように、半導体ウェハより一回り小さく設けられる保護層とを含む。このような表面保護テープは、補強層が形成されることによって、研磨されて薄型化した半導体ウェハの取扱性を向上させることができ、保護層が形成されることによって半導体ウェハと表面保護テープとの間に形成される間隙をなくし、半導体ウェハおよび半導体ウェハに形成される素子の汚染を防止することができるとされている。
しかしながら特許文献2に開示の表面保護テープは、4層と多層で構成されるので製造が困難であるという問題がある。また特許文献2に開示される表面保護テープは、補強層と保護層とをそれぞれ別個に剥離する必要があるので、保護層と半導体ウェハとを粘着する粘着剤層と、補強層と保護層とを粘着する粘着剤層とで、これらの粘着剤層を形成する粘着剤それぞれの材料選択が必要である。
したがって、製造が容易であり、半導体ウェハに汚染部分を発生させることなく、裏面研削工程から裏面絶縁膜および裏面配線形成工程まで一貫して使用できる表面保護テープが強く求められている。
特開平10−223833号公報(第5−6頁、第1図) 特開平11−87282号公報
本発明の目的は、製造が容易であり、半導体ウェハに汚染部分を発生させることなく、裏面研削工程から絶縁膜形成工程および裏面配線形成工程まで一貫して使用できる表面保護テープおよびそれを用いる半導体装置の製造方法を提供することである。
本発明は、半導体ウェハに貼付される表面保護テープにおいて、
基材層と、基材層に接して設けられる粘着剤層とを含み、
基材層は、
粘着剤層と接する側の面と反対側の面に切込部を有することを特徴とする表面保護テープである。
また本発明は、前記切込部は、
貼付される円板状の半導体ウェハの周縁部と同心円状に1つ以上形成されることを特徴とする。
また本発明は、前記切込部は、
貼付される円板状の半導体ウェハの周縁部と同心円状に複数形成され、
複数形成される切込部同士の間隔が、基材層の周縁部に近づくほど小さくなるように形成されることを特徴とする。
また本発明は、前記切込部は、
基材層の周縁部付近のみに形成されることを特徴とする。
また本発明は、基材層には、
周縁部に、半径方向に伸びる切欠部が形成されることを特徴とする。
また本発明は、前記切欠部は、
貼付される円板状の半導体ウェハの中心に関して放射状に配置されて形成されることを特徴とする。
また本発明は、半導体ウェハに貼付される表面保護テープにおいて、
基材層と、基材層に接して設けられる粘着剤層とを含み、
基材層は、
加熱されることによって収縮する熱収縮材料を含むことを特徴とする表面保護テープである。
また本発明は、基材層は、
粘着剤層と接する側の面と反対側の面に切込部を有することを特徴とする。
また本発明は、基材層には、
周縁部に、半径方向に伸びる切欠部が形成されることを特徴とする。
また本発明は、半導体素子が形成される面と反対側の面である半導体ウェハの裏面を研削する裏面研削工程を含む半導体装置の製造方法において、
半導体ウェハの半導体素子が形成される側の面に、前記のいずれか1つに記載の表面保護テープを貼付する表面保護テープ貼付工程を含むことを特徴とする半導体装置の製造方法である。
また本発明は、前記表面保護テープ貼付工程は、
真空中で行われることを特徴とする。
本発明によれば、半導体ウェハに貼付される表面保護テープは、基材層と、基材層に接して設けられる粘着剤層とを含み、基材層には、粘着剤層と接する側の面と反対側の面に切込部が形成される。このような切込部が基材層に形成されると、切込部において基材層を大きく変形させることができる。このような表面保護テープを半導体ウェハに貼付すると、基材層の変形が切込部において大きくなるので、周縁部が曲面形状の半導体ウェハであっても、周縁部にまで表面保護テープを粘着させることができる。したがって、半導体ウェハと表面保護テープとの間に間隙を生じさせることがなく、エッチング液などの溶液の回り込みによる半導体ウェハの汚染を防止できる。また基材層および粘着剤層に用いられる材料として特に限定されることがなく、基材層に切込部を形成するだけで表面保護テープを容易に製造できる。
また本発明によれば、切込部は、貼付される円板状の半導体ウェハの周縁部と同心円状に1つ以上形成される。このように切込部が形成されると、円板状の半導体ウェハの曲面に沿うように表面保護テープを粘着させることができるので、半導体ウェハの汚染をより確実に防止できる。
また本発明によれば、切込部は、貼付される円板状の半導体ウェハの周縁部と同心円状に複数形成され、複数形成される切込部同士の間隔が、基材層の周縁部に近づくほど小さくなるように形成される。したがって、曲率の大きい半導体ウェハ周縁部に貼付される基材層周縁部が、基材層中心付近よりも大きく変形するので、曲面形状の半導体ウェハ周縁部に対して、表面保護テープをより確実に粘着させることができる。
また本発明によれば、切込部は、基材層の周縁部付近のみに形成される。したがって、曲率の大きい半導体ウェハ周縁部に貼付される基材層周縁部を、基材層中心付近よりも大きく変形させることができ、表面保護テープを半導体ウェハ周縁部まで充分に粘着させることができる。また基材層の中心付近には切込部が形成されないので、中心付近における基材層の変形が小さくなり、切込部を形成することによる半導体ウェハの取扱性の低下を防ぐことができる。
また本発明によれば、基材層には、周縁部に、半径方向に伸びる切欠部が形成される。表面保護テープを半導体ウェハの曲面形状に沿って貼付するとき、表面保護テープの外周の長さは、半導体ウェハが曲率を有する分、半導体ウェハの表面保護テープが貼付される周縁部の周方向の長さよりも長くなる。したがって、表面保護テープの周縁部には、半導体ウェハに貼付されない余剰部分が発生することとなる。周縁部に半径方向に伸びる切欠部が形成される表面保護テープは、上記のような基材層周縁部に発生する表面保護テープの余剰部分を減少させることができ、半導体ウェハの汚染をより確実に防止することができる。
また本発明によれば、切欠部は、貼付される円板状の半導体ウェハの中心に関して放射状に配置されて形成される。このように切欠部が形成されることによって、表面保護テープの半導体ウェハへの貼付が容易となり、円板状の半導体ウェハに貼付する表面保護テープの前記余剰部分の発生を一層抑制することができる。
また本発明によれば、半導体ウェハに貼付される表面保護テープは、基材層と、基材層に接して設けられる粘着剤層とを含み、基材層は、加熱されることによって収縮する熱収縮材料を含む。このような表面保護テープは、切込部および切欠部を形成しなくても、基材層の熱収縮によって表面保護テープを半導体ウェハの曲面に沿うように変形させることができ、表面保護テープを半導体ウェハ周縁部まで粘着させることができる。また、切込部の形成が不要であるので、さらに製造が容易となる。
また本発明によれば、前記熱収縮材料を含む基材層を有する表面保護テープには、基材層の粘着剤層と接する側の面と反対側の面に切込部が形成される。このような切込部を形成することによって、さらに確実に半導体ウェハの周縁部まで表面保護テープを粘着させることができる。
また本発明によれば、前記熱収縮材料を含む基材層を有する表面保護テープには、基材層の周縁部に、半径方向に伸びる切欠部が形成される。このような切欠部を形成することによって、円板状の半導体ウェハに貼付する際に発生する表面保護テープの余剰部分を減少させることができる。
また本発明によれば、上記のような表面保護テープを半導体ウェハの半導体素子が形成される側の面に貼付して、半導体装置を製造する。上記のような表面保護テープを用いると、曲率を有する半導体ウェハの周縁部まで表面保護テープを粘着させることができ、半導体ウェハと表面保護テープとの間に間隙を生じさせないので、エッチング液などの溶液の回り込みによる半導体ウェハの汚染を防止できる。したがって、製造された半導体装置としての性能を向上させることができるとともに、該半導体装置を搭載する電子機器の性能も向上させることができる。
また本発明によれば、表面保護テープ貼付工程が真空中で行われるので、半導体ウェハと表面保護テープとの間に空気が入ることを防止でき、半導体ウェハと表面保護テープとの密着性を高めることができる。
図1は、本発明の表面保護テープの実施の第1形態である表面保護テープ21の構成を簡略化して示す断面図である。本実施形態の表面保護テープ21は、基材層22と、基材層22に接して設けられる粘着剤層23とを含み、基材層22は、粘着剤層23と接する側の面と反対側の面に切込部25を有することを特徴とする。また切込部25は、貼付される円板状の半導体ウェハ24の周縁部と同心円状に1つ以上(本実施形態においては3つ)形成されることを特徴とする。
表面保護テープ21は、円形状に形成される基材層22および粘着剤層23からなり、不図示の半導体素子が形成される半導体ウェハ24の、半導体素子が形成される側の面(以後、主面と呼ぶことがある)に貼付される。このような表面保護テープ21は、半導体ウェハ24の主面側をステージに真空吸着させ、主面の反対側の面である裏面を砥石などで機械的に研磨する方法などによって半導体ウェハの裏面を研削する裏面研削工程において、半導体ウェハ24および半導体ウェハ24に形成される半導体素子を保護する目的で用いられる。
基材層22は、たとえば、ポリエステル、ポリイミドなどの有機材料から構成される。基材層22は、単一層であっても2層以上の積層体であってもよい。基材層22の種類および構造については特に限定されないけれども、半導体素子の存在による半導体ウェハ24の凹凸を吸収するために、ある程度の柔軟性が必要である。
基材層22の厚みとしては、100μm以上300μm以下であることが好ましい。厚みが100μm未満であると、半導体素子の存在による半導体ウェハ24の凹凸を吸収することが困難になり、半導体ウェハ24の破損、半導体ウェハ24裏面の研磨むらなどを発生する恐れがある。また裏面研削によって薄型化された半導体ウェハ24の取扱性が低下する恐れがある。300μmを超えると、表面保護テープ21を半導体ウェハ24からの剥離しづらくなる恐れがある。
基材層22は、後に塗布される粘着剤層23との密着性を高めるために、物理的または化学的な処理が施されてもよい。このような物理的処理としては、たとえば、サンドブラスト、研磨処理などが挙げられる。化学的処理としては、たとえば、コロナ処理、プラズマ処理、プライマー処理などが挙げられる。このような処理の中で、処理が容易であるとともに充分な効果を得ることができるという理由から、コロナ処理が行われることが好ましい。
基材層22に塗布される粘着剤層23に用いられる粘着剤としては、たとえば、アクリル系樹脂などを使用できる。粘着剤層23は、その粘着力を向上させるために、架橋剤によって架橋されてもよい。架橋剤としては、たとえば、イソシアネート、エポキシ樹脂、アミン、イミド、メラミン樹脂などが使用できる。架橋剤の他に、粘着性付与剤、着色剤などの添加剤を添加してもよい。
粘着剤層23は、上記のような粘着剤を基材層22に均一に塗布し、乾燥させることによって得られる。粘着剤層23の厚みとしては、半導体ウェハ24と粘着剤層23との粘着力および基材層22と粘着剤層23との粘着力を考慮して、30μm以上60μm以下とされるのが好ましい。
このような基材層22と粘着剤層23とからなる表面保護テープ21には、その基材層22の粘着剤層23と接する側の面と反対側の面に切込部25が形成される。このような切込部25は、たとえば、カッターなどによる機械的手法、レーザなどによる手法によって形成される。切込部25の深さとしては、基材層22の厚みおよび半導体ウェハ24の曲率にもよるけれども、基材層22の厚みの30〜80%であることが好ましい。
図2は、切込部25が形成される表面保護テープ21の構成を簡略化して示す平面図である。なお図2は、表面保護テープ21を基材層22側から見た平面図である。本実施形態の表面保護テープ21には、基材層21の周縁部付近のみに、表面保護テープ21を貼付する円板状の半導体ウェハ24の周縁部と同心円状に切込部25が複数(本実施形態においては3つ)形成される。なお本発明において基材層22の周縁部付近とは、表面保護テープ21の基材層22の周縁部から半径方向に、基材層22の半径の3分の1までの部分である。
切込部25の断面形状は、特に限定されることなく、円形状に形成される基材層22の半径方向および円周方向に垂直な基材層22の厚み方向に延びる直線状であってもよいし、基材層22の、粘着剤層23と接する側の面と反対側の面表面で開口するV字状などの形状であってもよい。
図3は、表面保護テープ21が貼付された半導体ウェハ24の裏面が研磨された状態を示す概略断面図である。このように半導体ウェハ24は、その厚みが、たとえば700μmから300μm以下にまで研磨され、その面積も小さくなる。したがって表面保護テープ21は、円板状の半導体ウェハ24の裏面が研磨されることによって減少する面積を考慮して、半導体ウェハ24よりも若干小さい円形状に形成されることが好ましい。
このような表面保護テープ21は、半導体ウェハ24の裏面を研削する裏面研削工程の前に、半導体ウェハ24に貼付される。以下、半導体ウェハ24に表面保護テープ21を貼付する表面保護テープ貼付工程について説明する。
図4は、半導体ウェハ24に表面保護テープ21を貼付する表面保護テープ貼付工程における様子を示す概略断面図である。なお図面が錯綜して理解が困難になるので、押さえ治具26については切断端面図で示す。図4(a)に示す工程では、半導体ウェハ24の中心軸線と、表面保護テープ21の中心軸線とを一致させて、押さえ治具26の上に載置する。なお、押さえ治具26は、半導体ウェハ24および表面保護テープ21の載置面に、半導体ウェハ24の周縁部の曲面に沿うような角度の斜面部を有する。図4(b)に示す工程では、押さえ治具26上に載置された半導体ウェハ24および表面保護テープ21に、押さえ治具26に臨む側と反対側から圧力を加える。このように圧力が加えられた半導体ウェハ24および表面保護テープ21は、まず表面保護テープ21の端部が押さえ治具26の斜面部に接触する。さらに半導体ウェハ24に圧力を加えることによって、表面保護テープ21の端部は押さえ治具26の斜面部に接触したままで、切込部25において引き伸ばされ、図4(c)に示すように、表面保護テープ21が半導体ウェハ24の曲面に沿うように貼付される。
ここで、押さえ治具26は、半導体ウェハ24および表面保護テープ21に圧力が加えられても、表面保護テープ21の端部が斜面部に接触する状態を保持することが必要である。したがって押さえ治具26としては、斜面部が摩擦力の大きいもの、たとえば、凹凸を有するものなどを用いることが好ましい。
また、半導体ウェハ24への表面保護テープ21貼付工程は、真空中で行われることが好ましい。なお本発明において真空とは、10kPa以下の減圧雰囲気をいう。このような真空中で表面保護テープ貼付工程を行うことによって、半導体ウェハ24と表面保護テープ21との間に空気が入ることを防止でき、半導体ウェハ24と表面保護テープ21との密着性を高くすることができる。
本実施形態の表面保護テープ21は、切込部25が形成されるので、円板状の半導体ウェハ24に貼付するときに、切込部25において基材層22を大きく変形させることができる。またこの基材層22の変形は、粘着剤層23と接する側よりも、粘着剤層23と接する側と反対側のほうが大きくなる。したがって、図1に示すように、周縁部が半径方向外方に略放物線状に突出するような曲面を有する半導体ウェハ24の表面に沿って表面保護テープ21を変形させることができ、半導体ウェハ24の周縁部まで表面保護テープ21を粘着させることができる。また、切込部25が複数形成されることによって、曲率の大きい半導体ウェハ24にも、充分に周縁部まで表面保護テープ21を粘着させることができる。
このように半導体ウェハ24の周縁部まで表面保護テープ21を粘着させることができると、半導体装置の製造方法に含まれるエッチング工程、裏面絶縁膜形成工程、裏面配線形成工程などの各工程において、表面保護テープ21と半導体ウェハ24との間にエッチング液などの溶液が浸透することを防止でき、半導体ウェハ24に形成される半導体素子および半導体ウェハ24の汚染を防止することができる。
また切込部25が、表面保護テープ21の周縁部付近に半導体ウェハ24の周縁部と同心円状に形成されることによって、円板状の半導体ウェハ24の曲面に沿うように表面保護テープ21を粘着させることができる。
さらに、基材層22および粘着剤層23に用いられる材料として特に限定されることがなく、基材層22に切込部25を形成するだけで容易に表面保護テープを製造できる。したがって、基材層22としてある程度の硬さを有する材料を用いることができるので、薄型化した半導体ウェハ24の取扱性が低下しない。また粘着剤層23として、粘着力を大きくする必要がないので、半導体ウェハ24からの表面保護テープ21の剥離性が低下しない。
さらに、周縁部に比べて曲率が小さい半導体ウェハ24の中心付近に貼付される表面保護テープ21の中心付近、すなわち基材層22の中心付近において切込部25が形成されないことによって、基材層22の中心付近における変形が小さくなり、切込部25が形成されることによる半導体ウェハ24の取扱性の低下を防ぐことができる。
以上のように本実施形態では、切込部25を形成するという容易な方法によって、半導体ウェハ24に汚染部分を発生させることなく、裏面研削工程から絶縁膜形成工程および裏面配線形成工程まで一貫して使用できる表面保護テープ21を提供することができる。
図5は、本発明の実施の第2形態である表面保護テープ31の構成を概略的に示す平面図である。本実施形態の表面保護テープ31は、切込部32以外は前述の実施の第1形態の表面保護テープ21と類似するので、その説明を省略する。
本実施形態の表面保護テープ31は、切込部32が貼付される円板状の半導体ウェハ24の周縁部と同心円状に複数(本実施形態においては3つ)形成される。また切込部32は、基材層22の周縁部付近のみに形成され、複数の切込部32同士の間隔が、基材層22の周縁部に近づくほど小さくなるように形成される。さらに、基材層22の周縁部に最も近い位置に形成される切込部32と基材層22の周縁部との間隔は、切込部32同士の間隔よりも小さくなるように形成される。
このような切込部32を有する表面保護テープ31は、半導体ウェハ24の曲率が大きい周縁部付近に粘着される部分において大きく変形し、また半導体ウェハ24の曲率が小さい中心付近粘着される部分においてはあまり変形しない。したがって、特に曲率の大きい半導体ウェハ24の周縁部についても、その曲面に合わせて表面保護テープ31を粘着させることができる。
さらに、半導体ウェハ24の曲率が小さい中心付近において、基材層22中心付近に切込部32が形成されないことによって、表面保護テープ31中心付近における変形が小さくなり、研磨されて薄型化した半導体ウェハ24の取扱性が向上する。
図6は、本発明の実施の第3形態である表面保護テープ41の構成を概略的に示す平面図である。本実施形態の表面保護テープ41は、前述の実施の第1形態の表面保護テープ21と類似し、対応する部分については同一の参照符号を付して説明を省略する。
本実施形態の表面保護テープ41は、基材層22の周縁部に、半径方向に伸びる切欠部42が、表面保護テープ41が貼付される円板状の半導体ウェハ24の中心に関して放射状に配置されて形成されることを特徴とする。このように形成される切込部42は、円形状の表面保護テープ41の半径方向に伸びるように、表面保護テープ41の周縁部に向かって開口するV字型に形成されるのが好ましい。V字型に切欠かれた切欠部42の大きさとしては、基材層22の厚みおよび半導体ウェハ24の曲率にもよるけれども、基材層22の半径の3分の1までの部分であることが好ましい。また切欠部42は、4個以上形成されることが好ましい。
このような切欠部42を有する表面保護テープ41は、たとえば、基材層22に、カッターなどによる機械的手法、レーザなどによる手法によって切込部25および切欠部42を形成し、該切込部25および切欠部42が形成された基材層22に粘着剤を塗布することによって粘着剤層23を形成して得ることができる。なお切欠部42は、基材層22に粘着剤が塗布された後に形成されるものであってもよい。
表面保護テープ41は、切込部25が形成されるので、前述のように基材層22を大きく変形させることができ、半導体ウェハ24の曲面形状に沿って貼付することができる。ここで、表面保護テープ41を半導体ウェハ24の曲面形状に沿って貼付すると、表面保護テープ41の外周の長さは、半導体ウェハ24が曲率を有する分、半導体ウェハ24の表面保護テープ41が貼付される部分の円周の長さよりも長くなる。したがって、表面保護テープ41の周縁部には、半導体ウェハ24に貼付できない部分である余剰部分が発生することがある。
このような余剰部分が発生すると、表面保護テープ41の、余剰部分と半導体ウェハ24に貼付された部分との間に空間が形成されることがあり、この空間からエッチング液などの溶液が回り込んで半導体ウェハ24の汚染を発生させる恐れがある。また、半導体ウェハ24の主面側をステージに真空吸着させ、半導体ウェハの裏面を研削する裏面研削工程において、半導体ウェハ24の固定が不安定となり、均一に裏面を研削できないという恐れがある。
本実施形態のように表面保護テープ41に切欠部42を形成することによって、表面保護テープ41の外周を短くすることができ、表面保護テープ41の周縁部の余剰部分を減少させることができる。したがって、余剰部分による空間の発生を防止し、半導体ウェハ24の汚染をより確実に防止することができるとともに、半導体ウェハ24の固定を安定にし、半導体ウェハ24の裏面を均一に研削することができる。
図7は、本発明の実施の第4形態である表面保護テープ51の構成を概略的に示す平面図である。本実施形態の表面保護テープ51は、前述の実施の第2形態および実施の第3形態の表面保護テープ31および41と類似し、対応する部分については同一の参照符号を付して説明を省略する。
本実施形態の表面保護テープ51は、切込部32が、貼付される円板状の半導体ウェハ24の周縁部と同心円状に複数(本実施形態においては3つ)形成される。切込部32は、複数の切込部32同士の間隔が、基材層22の周縁部に近づくほど小さくなるように形成される。また、基材層22の周縁部に最も近い位置に形成される切込部32と基材層22の周縁部との間隔は、切込部32同士の間隔よりも小さくなるように形成される。さらに基材層22の周縁部には、半径方向に伸びる切欠部42が、表面保護テープ41が貼付される円板状の半導体ウェハ24の中心に関して放射状に配置されて形成される。
このような表面保護テープ51は、半導体ウェハ24の曲率が大きい周縁部付近に粘着する部分において大きく変形し、また半導体ウェハ24の曲率が小さい内部においてはあまり変形しない。したがって、半導体ウェハ24の曲率が大きくても、その曲面に合わせて表面保護テープ51を粘着させることができる。さらに切欠部42を有するので、表面保護テープ51の周縁部に半導体ウェハ24の外周の長さとの差によって生じる余剰部分をなくすことができ、半導体ウェハ24の汚染および半導体ウェハ24裏面の研磨むらを防止することができる。
図8は、本発明の実施の第5形態である表面保護テープ61の表面保護テープ貼付工程における状態を示す概略断面図である。本実施形態の表面保護テープ51は、前述の実施の第1形態の表面保護テープ21と類似し、対応する部分については同一の参照符号を付して説明を省略する。
本実施形態の表面保護テープ61は、基材層62が、加熱されることによって収縮する熱収縮材料を含むことを特徴とする。このような表面保護テープ61の基材層62に用いられる熱収縮材料としては、たとえば、ポリオレフィンなどの有機材料などが挙げられる。このような熱収縮材料を含む基材層62は、加熱によってその内部応力の一部を開放することができ、その応力の開放によって収縮される。
このような表面保護テープ61は、加熱されない状態では、半導体ウェハ24に貼付しても、図8(a)に示すように周縁部において半導体ウェハ24に粘着されずに浮いた状態となる。このような表面保護テープ61を、外力を与えることによって、図8(b)に示すように半導体ウェハ24の曲面に沿うように反らせる。この表面保護テープ61を反らせる方法については後述する。図8(b)に示すような状態の表面保護テープ61の基材層62は、与えられた外力と反対の方向、すなわち基材層62の粘着剤層23を臨む側に向かう方向と反対の方向に内部応力を有する。
図8(c)に示す工程では、基材層62を加熱して収縮させる。加熱温度および加熱時間については、熱収縮材料の種類によって適宜選択される。本実施形態の表面保護テープ61の基材層62は、加熱によって内部応力の一部を開放して収縮するので、表面保護テープ61の基材層62は、矢符63方向である粘着剤層23と接する側に変形する。すなわち、表面保護テープ61の基材層62は、半導体ウェハ24に沿うように変形する。このことによって、表面保護テープ61の粘着剤層23は、半導体ウェハ24に粘着する。
図9は、本発明の実施の第5形態である表面保護テープ61を半導体ウェハ24の曲面に沿うように反らせる方法を説明する概略断面図である。表面保護テープ61を半導体ウェハ24の曲面に沿うように反らせる方法は、図4に示す表面保護テープ21の半導体ウェハ24への貼付方法に類似し、対応する部分については同一の参照符号を付して説明を省略する。図9(a)に示す工程では、図8(a)に示すように半導体ウェハ24の中心軸線と、表面保護テープ61の中心軸線とを一致させて重ね、押さえ治具26の上に載置する。図9(b)に示す工程では、押さえ治具26上に載置された半導体ウェハ24および表面保護テープ61に、押さえ治具26に臨む側と反対側から圧力を加える。このように圧力が加えられることによって、表面保護テープ61は、前述の実施の第1形態の表面保護テープ21と同様にして図9(c)に示すように、表面保護テープ61が半導体ウェハ24の曲面に沿うように反らせることができる。
このようにして表面保護テープ61を半導体ウェハ24の曲面に沿うように反らせ、基材層62を加熱することによって半導体ウェハ24の曲面に表面保護テープ61を貼付すると、図8(c)に示すように半導体ウェハ24の曲面に沿って表面保護テープ61が変形され、半導体ウェハ24の周縁部まで表面保護テープ61を粘着させることができる。
図10は、本発明の実施の第6形態である表面保護テープ71の表面保護テープ貼付工程における状態を示す概略断面図である。本実施形態の表面保護テープ71は、前述の実施の第5形態の表面保護テープ61と類似し、対応する部分については同一の参照符号を付して説明を省略する。
本実施形態の表面保護テープ71は、基材層72が加熱されることによって収縮する熱収縮材料4を含み、基材層72の粘着剤層23と接する側の面と反対側の面に切込部73を有することを特徴とする。
本実施形態の表面保護テープ71は、基材層72が熱収縮性材料であるとともに、切込部25が複数(図10においては3つ)形成されるので、図10(a)に示す状態の表面保護テープ71を加熱する際、切込部73の存在によって、切込部73周辺を矢符74方向に大きく変形させることができるので、半導体ウェハ24の周縁部の曲率が大きくても、表面保護テープ71を半導体ウェハ24の周縁部まで充分に貼付することができる。
なお、本発明の表面保護テープは、上記の実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲で、種々の変更が可能である。たとえば、表面保護テープに形成される切込部は、円板状の半導体ウェハ24の周縁部と同心円状に形成される構成に限定されることなく、格子状に形成されるものなどであってもよい。また、基材層の種類、厚みなどによっては、半導体ウェハの周縁部まで貼付できるのであれば、切込部を形成することなく、放射状に形成される切欠部だけであってもよい。実施の第5および第6形態のように、基材層が熱収縮性材料で構成される表面保護テープに、さらに切欠部を形成してもよい。
また切込部は、表面保護テープを半導体ウェハに貼付する前に形成されることに限定されない。たとえば、表面保護テープを半導体ウェハに貼付した後、レーザなどによって表面保護テープの基材層に切込部を形成することもできる。
以下、半導体素子が形成される面と反対側の面である半導体ウェハの裏面を研削する裏面研削工程を含む半導体装置の製造方法において、半導体ウェハの半導体素子が形成される側の面に、本発明の表面保護テープを貼付する表面保護テープ貼付工程を含むことを特徴とする半導体装置の製造方法について説明する。
図11は、半導体装置の製造手順を示すフローチャートである。なお図11に示すフローチャートは、埋込み電極が形成された後の工程、すなわち、前述の図13における手順s2の側壁絶縁膜が形成された非貫通孔内部に埋込み電極が形成される工程よりも後の工程を示す。埋込み電極が形成された後の半導体装置の製造手順は、前述の図13における手順s3〜s7と同様の工程である、表面保護テープ貼付工程a1、裏面研削工程a2、絶縁膜形成工程a3、裏面配線形成工程a4およびダイシング工程a5を含む。
手順a1では、半導体ウェハの半導体素子が形成される側の面に、本発明の表面保護テープを貼付する。表面保護テープ貼付方法については、前述の図4に示す表面保護テープ貼付方法と同様であるので、説明を省略する。
手順a2では、半導体素子が形成される面と反対側の面である半導体ウェハの裏面を研削し、埋込み電極が外方に露出するまで半導体ウェハを後退させる。この裏面研削工程a2は、公知の方法を用いて実行することができ、その概要を説明する図を省略する。裏面研削工程a2では、生産性が高く、研削品質が安定しているという理由から、半導体ウェハの主面側をステージに真空吸着させ、裏面を砥石などで機械的に研磨する方法が用いられる。裏面研削工程a2では、最終的に半導体ウェハの厚さを、たとえば300μm以下とする。また、裏面を機械的に研磨した後、抗折強度の向上および研磨時に生じた破砕層の除去の目的で、化学的にエッチングを行うことが好ましい。
化学的エッチングは、たとえば、フッ化水素、硝酸、硫酸、酢酸などの単独または混合液からなる酸性水溶液、水酸化カリウム水溶液、水酸化ナトリウム水溶液などのアルカリ性水溶液からなる群から選択されるエッチング液に、表面保護テープが貼付された半導体ウェハを浸漬する方法などによって行われる。
手順a3では、半導体基板の裏面に裏面絶縁膜を形成する。絶縁膜形成工程a3は、公知の方法を用いて実行することができ、その概要を説明する図を省略する。絶縁膜形成工程a3では、半導体ウェハ裏面全面に裏面絶縁膜材料を塗布した後、埋込み電極の部分を開口するようにフォトリソグラフィーによってパターンニングを行う。その後、残存するフォトレジストを除去するアッシングを行い、ベークを行って半導体ウェハを乾燥する。
手順a4では、埋込み電極と外部回路との電気的接続を行うための裏面配線を、たとえば、めっき法によって形成する。めっき法による裏面配線形成工程a4では、スパッタによって半導体ウェハ裏面に導電性材料を用いて導電膜を形成し、導電膜上にめっきレジストを塗布し、配線パターン以外の部分にめっきレジストが残存するようにパターンニングする。次いで、めっきレジストの形成されていない部分である配線パターン部分に電界めっきなどによってめっきを施す裏面配線めっきを行う。その後、アルカリ剥離液などの剥離液を用いる剥離法などによって、めっきレジストを剥離する。
手順a5のダイシング工程では、半導体基板ウェハを切断し、チップを切り出す。ダイシング工程a5は、公知の方法を用いて実行することができ、その概要を説明する図を省略する。ダイシング工程a5では、半導体ウェハを固定するとともに、切断された半導体ウェハの飛散を防止するためのダイシングテープが半導体ウェハの裏面に貼付される。ダイシングテープを貼付した後、半導体ウェハの主面に貼付されている表面保護テープを剥離し、ダイシングブレード、切削水などによって半導体ウェハを切断し、チップを切り出す。
上記のような半導体装置の製造方法では、表面保護テープ貼付工程a1において、本発明の表面保護テープを用いることによって、周縁部が半径方向外方に略放物線状に突出するような曲面形状の半導体ウェハに対しても、その曲面に沿って表面保護テープを変形させることができ、半導体ウェハの周縁部まで表面保護テープを粘着させることができる。
裏面研削工程a2において、表面保護テープ貼付工程a1で貼付された表面保護テープは、研磨によって発生した研磨屑、エッチング液などにより生じる、半導体ウェハ主面および半導体ウェハ主面に形成される素子の汚染および破損を防止することができる。さらに、周縁部が曲率を有する半導体ウェハであっても、周縁部まで表面保護テープを粘着させることができ、表面保護テープと半導体ウェハとの間に間隙を生じさせることがないので、研磨後にエッチング液に半導体ウェハを浸漬しても、エッチング液の回り込みによる半導体ウェハの汚染を防止することができる。また本発明の表面保護テープは、基材層の材質として特に限定されることなく適宜好ましいものを使用することができるので、薄型化した半導体ウェハの取扱性を低下させることがない。
絶縁膜形成工程a3および裏面配線形成工程a4では、本発明の表面保護テープは、前述のように表面保護テープと半導体ウェハとの間に間隙を生じさせることがないので、各工程で用いられる絶縁膜塗布液、メッキ液、剥離液などの溶液の前記間隙への回り込みを防止し、半導体ウェハおよび半導体ウェハ主面に形成される素子の汚染を防止することができる。
ダイシング工程a5では、貼付された表面保護テープが剥離される。本発明の表面保護テープは、半導体ウェハの周縁部まで粘着させるために、粘着剤層の粘着力を大きくする必要がないので、表面保護テープの剥離時に、半導体ウェハ主面および半導体ウェハ主面に形成される素子表面への粘着剤の残渣の発生が防止されるとともに、表面保護テープの剥離を容易に行うことができる。
本発明の表面保護テープは、切込部および必要に応じて形成される切欠部を形成する方法または基材層に熱収縮材料を用いる方法という容易な方法によって製造できるにも関わらず、曲率を有する半導体ウェハの周縁部まで粘着することができる。このような表面保護テープは、半導体ウェハと表面保護テープとの間に間隙を形成しないので、半導体ウェハに汚染部分を発生させることがない。また上記のように、裏面研削工程a2から絶縁膜形成工程a3および裏面配線形成工程a4まで表面保護テープを剥離することなく、一貫して表面保護テープを貼付したまま各工程を行うことができるので、工程数を増加させることなく良好な半導体装置を製造することができ、このような半導体装置を搭載する電子機器の性能についても向上させることができる。
本発明の表面保護テープの実施の第1形態である表面保護テープ21の構成を簡略化して示す断面図である。 切込部25が形成される表面保護テープ21の構成を簡略化して示す平面図である。 表面保護テープ21が貼付された半導体ウェハ24の裏面が研磨された状態を示す概略断面図である。 半導体ウェハ24に表面保護テープ21を貼付する表面保護テープ貼付工程における様子を示す概略断面図である。 本発明の実施の第2形態である表面保護テープ31の構成を概略的に示す平面図である。 本発明の実施の第3形態である表面保護テープ41の構成を概略的に示す平面図である。 本発明の実施の第4形態である表面保護テープ51の構成を概略的に示す平面図である。 本発明の実施の第5形態である表面保護テープ61の表面保護テープ貼付工程における状態を示す概略断面図である。 本発明の実施の第5形態である表面保護テープ61を半導体ウェハ24の曲面に沿うように反らせる方法を説明する概略断面図である。 本発明の実施の第6形態である表面保護テープ71の表面保護テープ貼付工程における状態を示す概略断面図である。 半導体装置の製造手順を示すフローチャートである。 マルチチップ半導体装置1の構成の一例を簡略化して示す断面図である。 マルチチップ半導体装置1に含まれるチップ2の製造手順を示すフローチャートである。 従来の表面保護テープ12が半導体ウェハ11に貼付された状態を示す断面図である。 従来の表面保護テープ12の問題点を説明する図である。
符号の説明
11,24 半導体ウェハ
12,21,31,41,51,61,71 表面保護テープ
13,22,62,72 基材層
14,23 粘着剤層
25,32,73 切込部
26 押さえ治具
42 切欠部

Claims (11)

  1. 半導体ウェハに貼付される表面保護テープにおいて、
    基材層と、基材層に接して設けられる粘着剤層とを含み、
    基材層は、
    粘着剤層と接する側の面と反対側の面に切込部を有することを特徴とする表面保護テープ。
  2. 前記切込部は、
    貼付される円板状の半導体ウェハの周縁部と同心円状に1つ以上形成されることを特徴とする請求項1記載の表面保護テープ。
  3. 前記切込部は、
    貼付される円板状の半導体ウェハの周縁部と同心円状に複数形成され、
    複数形成される切込部同士の間隔が、基材層の周縁部に近づくほど小さくなるように形成されることを特徴とする請求項1記載の表面保護テープ。
  4. 前記切込部は、
    基材層の周縁部付近のみに形成されることを特徴とする請求項1〜3のいずれか1つに記載の表面保護テープ。
  5. 基材層には、
    周縁部に、半径方向に伸びる切欠部が形成されることを特徴とする請求項1〜4のいずれか1つに記載の表面保護テープ。
  6. 前記切欠部は、
    貼付される円板状の半導体ウェハの中心に関して放射状に配置されて形成されることを特徴とする請求項5記載の表面保護テープ。
  7. 半導体ウェハに貼付される表面保護テープにおいて、
    基材層と、基材層に接して設けられる粘着剤層とを含み、
    基材層は、
    加熱されることによって収縮する熱収縮材料を含むことを特徴とする表面保護テープ。
  8. 基材層は、
    粘着剤層と接する側の面と反対側の面に切込部を有することを特徴とする請求項7記載の表面保護テープ。
  9. 基材層には、
    周縁部に、半径方向に伸びる切欠部が形成されることを特徴とする請求項7または8記載の表面保護テープ。
  10. 半導体素子が形成される面と反対側の面である半導体ウェハの裏面を研削する裏面研削工程を含む半導体装置の製造方法において、
    半導体ウェハの半導体素子が形成される側の面に、請求項1〜9のいずれか1つに記載の表面保護テープを貼付する表面保護テープ貼付工程を含むことを特徴とする半導体装置の製造方法。
  11. 前記表面保護テープ貼付工程は、
    真空中で行われることを特徴とする請求項10記載の半導体装置の製造方法。
JP2004342523A 2004-11-26 2004-11-26 表面保護テープおよび半導体装置の製造方法 Pending JP2006156567A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004342523A JP2006156567A (ja) 2004-11-26 2004-11-26 表面保護テープおよび半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004342523A JP2006156567A (ja) 2004-11-26 2004-11-26 表面保護テープおよび半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2006156567A true JP2006156567A (ja) 2006-06-15

Family

ID=36634477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004342523A Pending JP2006156567A (ja) 2004-11-26 2004-11-26 表面保護テープおよび半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2006156567A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220935A (ja) * 2006-02-17 2007-08-30 Shin Etsu Polymer Co Ltd 固定キャリア
JP2009130241A (ja) * 2007-11-27 2009-06-11 Disco Abrasive Syst Ltd ウエーハの裏面に装着された接着フィルムの破断方法および接着フィルム
JP2009246195A (ja) * 2008-03-31 2009-10-22 Lintec Corp 接着シート及びこれを用いた半導体ウエハの処理方法
US8492256B2 (en) 2010-04-14 2013-07-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor apparatus
JP5474221B1 (ja) * 2013-01-16 2014-04-16 大宮工業株式会社 貼付装置
JP2014082501A (ja) * 2013-11-22 2014-05-08 Lintec Corp 半導体ウエハ加工用接着シート及びこれを用いた半導体ウエハの加工方法
US10727128B2 (en) 2018-02-14 2020-07-28 Disco Corporation Method of processing a wafer

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007220935A (ja) * 2006-02-17 2007-08-30 Shin Etsu Polymer Co Ltd 固定キャリア
JP2009130241A (ja) * 2007-11-27 2009-06-11 Disco Abrasive Syst Ltd ウエーハの裏面に装着された接着フィルムの破断方法および接着フィルム
JP2009246195A (ja) * 2008-03-31 2009-10-22 Lintec Corp 接着シート及びこれを用いた半導体ウエハの処理方法
US8492256B2 (en) 2010-04-14 2013-07-23 Fuji Electric Co., Ltd. Method of manufacturing semiconductor apparatus
JP5474221B1 (ja) * 2013-01-16 2014-04-16 大宮工業株式会社 貼付装置
JP2014082501A (ja) * 2013-11-22 2014-05-08 Lintec Corp 半導体ウエハ加工用接着シート及びこれを用いた半導体ウエハの加工方法
US10727128B2 (en) 2018-02-14 2020-07-28 Disco Corporation Method of processing a wafer

Similar Documents

Publication Publication Date Title
JP4447280B2 (ja) 表面保護用シートおよび半導体ウエハの研削方法
US7919394B2 (en) Method for thinning substrate and method for manufacturing circuit device
US8846499B2 (en) Composite carrier structure
US9773660B2 (en) Wafer processing methods
JP3553551B2 (ja) 半導体ウェハを用いた半導体装置の製造方法
KR20130095605A (ko) 디바이스 웨이퍼와 캐리어 웨이퍼의 본딩과 디본딩 장치
US8820728B2 (en) Semiconductor wafer carrier
JP2010027685A (ja) 半導体ウエハの研削方法
JP2006156567A (ja) 表面保護テープおよび半導体装置の製造方法
WO2020174529A1 (ja) 半導体素子の製造方法
JP6550741B2 (ja) 半導体装置の製造方法
JP2005019435A (ja) ウェハ研磨方法
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP7551787B2 (ja) ウエハの裏面研削方法及び電子デバイスの製造方法
JP5911670B2 (ja) 半導体ウエハの製造方法及び半導体ウエハ
JP2012209385A (ja) ピックアップテープおよびチップ状部品の製造方法
US20140290843A1 (en) Method of preparing an adhesive film into a precut semiconductor wafer shape on a dicing tape
JP2002270560A (ja) ウエハの加工方法
TW201842120A (zh) 切晶黏晶膜
JPH10335195A (ja) 張り合わせ基板の製造方法
JP4342340B2 (ja) 半導体装置の製造方法
JP2003124147A (ja) 半導体装置の製造方法
JP2003218191A (ja) 保護テープ及びその剥離方法
JP2006073577A (ja) 半導体ウエハの薄型加工方法
JPH04336448A (ja) 半導体装置の製造方法